CN103295622B - 一种动态随机存取存储器的变频方法 - Google Patents

Abstract

本发明公开了一种DRAM的变频方法，包括：冻结与该DRAM相关的外部设备，禁止外部设备输出请求新数据的指令；控制DRAM进入省电模式或进行自刷新；将第一变频代码拷贝至预设缓冲区；运行第一变频代码，控制锁相环将DRAM的时钟频率调整至预设频率；控制DRAM退出省电模式或停止自刷新；解冻外部设备，允许外部设备输出请求新数据的指令。基于本发明公开的变频方法，在DRAM进行变频过程中，微处理器不会向DRAM发出访问请求，保证了微处理器不会从DRAM中获取错误数据，而是将已缓存的有效数据传输至外部设备，确保在DRAM变频过程中，外部设备不会获取错误数据的问题，进而提高用户的用户体验。

Description

一种动态随机存取存储器的变频方法

技术领域

本发明属于动态随机存取存储器技术领域，尤其涉及一种动态随机存取存储器(DRAM)的变频方法。

背景技术

随着嵌入式电子产品的发展，现在的微处理器已经能够运行更高的主频，比如说arm-contexta9已经可以达到主频1.2Ghz，满足了嵌入式智能操作系统运行的需要，实现智能操作系统的各种应用需求。基于操作系统的大内存的需求和成本的考虑，目前市场一般选择DRAM作为系统内存。例如，将DDR(双倍速率同步动态随机存储器)，DDR2和DDR3这些速度快、成本低的存储器作为系统内存。

锁相环(PLL)可以分别为系统中的微处理器、存储器和外设接口提供不同频率的时钟信号。在系统运行过程中，需要根据功耗要求或运算速度要求对DRAM的时钟信号进行频率调整，也就是对DRAM进行变频操作。在DRAM变频过程中，需要停止微处理器对DRAM的访问。

但是，在DRAM进行变频的过程中，与该DRAM相关的外部设备会通过微处理器获取错误数据，外部设备利用该错误数据进行后续操作时，必然会产生预期外的效果，从而影响用户的用户体验。因此，如何解决该问题是本领域技术人员亟待解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种DRAM的变频方法，可以解决DRAM变频过程中外部设备会获取错误数据的问题，从而提高用户的用户体验。

为实现上述目的，本发明提供如下技术方案：

一种DRAM的变频方法，包括：冻结与所述DRAM相关的外部设备，禁止所述外部设备输出请求新数据的指令；控制所述DRAM进入省电模式或进行自刷新；将第一变频代码拷贝至预设缓冲区；运行所述第一变频代码，控制锁相环将所述DRAM的时钟频率调整至预设频率；控制所述DRAM退出省电模式或停止自刷新；解冻所述外部设备，允许所述外部设备输出请求新数据的指令。

优选的，

在上述方法中，控制锁相环将所述DRAM的时钟频率调整至预设频率，具体为：通过调整所述DRAM时钟信号的分频系数，将所述DRAM的时钟频率调整至预设频率。

优选的，

在上述方法中，控制锁相环将所述DRAM的时钟频率调整至预设频率，具体为：通过调整所述锁相环的时钟源的频率，将所述DRAM的时钟频率调整至预设频率。

优选的，

在上述方法中，所述预设缓冲区为静态随机存储器SRAM缓冲区、假静态随机存储器PSRAM缓冲区或者同步动态随机存储器SDRAM缓冲区。

优选的，

在上述方法中，在解冻所述外部设备，允许所述外部设备输出请求新数据的指令之后，当需要调整所述锁相环的时钟源的频率以调整嵌入式系统中接口的时钟频率时，还包括：将第二变频代码拷贝至所述DRAM；运行所述第二变频代码，控制所述锁相环调整其时钟源的频率，同时控制所述锁相环调整所述DRAM时钟信号的分频系数。

由此可见，本发明的有益效果为：本发明公开的DRAM的变频方法中，由于在对DRAM进行变频之前，首先冻结外部设备、禁止外部设备向微处理器输出请求新数据的指令，因此在DRAM进行变频过程中，微处理器不会向DRAM发出访问请求，保证了微处理器不会从DRAM中获取错误数据，而是将已缓存的有效数据传输至外部设备，确保在DRAM变频过程中，外部设备不会获取错误数据的问题，进而提高用户的用户体验。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明公开的一种DRAM的变频方法的流程图。

具体实施方式

对下文出现的英文缩写或技术术语进行说明。

DRAM，DynamicRandomAccessMemory，动态随机存取存储器；

DDR，即DDRSDRAM，双倍速率同步动态随机存储器；

DDR2，DDRSDRAM的第二代产品；

DDR3，DDRSDRAM的第三代产品；

SRAM，StaticRandomAccessMemory，静态随机存取存储器；

PSRAM，假静态随机存储器；

SDRAM，同步动态随机存储器；

PLL，锁相环或锁相回路。

本发明申请人经过长期研究发现：在DRAM变频过程中，会停止响应微处理器发出的访问请求，此时，如果外部设备向微处理器发出请求新数据的指令，微处理器将向DRAM发出访问请求，虽然处于变频过程中的DRAM不会响应该访问请求，但微处理器会获取到一些错误数据，最终将该错误数据返回至外部设备。当外部设备接收到错误数据，并依据该错误数据进行后续操作时，必然会产生预期外的效果，影响用户体验。例如，当LCD显示屏通过微处理器获取到错误数据时，会导致花屏、画面不连续等问题，严重影响用户的感官体验。

因此，本发明公开了一种DRAM的变频方法，用以解决DRAM变频过程中外部设备会获取错误数据的问题，进而提高用户的用户体验。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，图1为本发明公开的一种DRAM的变频方法的流程图。包括：

步骤S1：冻结与DRAM相关的外部设备，禁止该外部设备输出请求新数据的指令。

外部设备与系统中的外设接口连接，该外部设备可以通过系统中的微处理器向DRAM请求信息，与系统存在连接关系的所有外部设备均可认为是与DRAM相关的。在对DRAM进行变频之前，要冻结所有与DRAM相关的外部设备，具体的是要禁止外部设备输出请求新数据的指令。当外部设备不向微处理器请求新数据时，微处理器也不会向DRAM发出访问请求，微处理器缓存的数据不会被刷新。

步骤S2：控制DRAM进入省电模式或进行自刷新。

在对DRAM进行变频操作之前，要确保该DRAM处于省电(powerdown)模式或者自刷新状态。

步骤S3：将第一变频代码拷贝至预设缓冲区。

该第一变频代码预先存储于固态存储器中，例如系统的硬盘。在进行变频操作之前，需要将该第一变频代码拷贝至微处理器可以直接访问的内存中。由于DRAM在变频过程中不响应微处理器的访问请求，因此需要将第一变频代码拷贝至系统的预设缓冲区。需要说明的是，该预设缓冲区是系统中除DRAM之外的其他存储器，例如SRAM缓冲区、PSRAM缓冲区或者SDRAM缓冲区，本发明中不对其进行限定。

步骤S4：运行第一变频代码，控制锁相环将DRAM的时钟频率调整至预设频率。

锁相环可以为系统中的微处理器、存储器和外设接口分别提供不同频率的时钟信号。锁相环在工作过程中，首先产生特定频率的时钟源，之后采用不同的分频系数对该时钟源进行分频操作，从而产生不同频率的时钟信号，具体的，时钟信号的频率等于时钟源的频率与相应分频系数的比值，之后，将各个时钟信号分别提供给系统的各个模块。

实施中，控制锁相环将DRAM的时钟频率调整至预设频率可以通过多种方式实现，例如：锁相环的时钟源的频率保持不变，通过调整DRAM时钟信号的分频系数，将DRAM的时钟频率调整至预设频率；或者，DRAM时钟信号的分频系数保持不变，通过调整锁相环的时钟源的频率，将DRAM的时钟频率调整至预设频率；或者，同时调整锁相环的时钟源的频率和DRAM时钟信号的分频系数，将DRAM的时钟频率调整至预设频率。

步骤S5：控制DRAM退出省电模式或停止自刷新。

在DRAM退出省电模式或停止自刷新后，DRAM采用变频后的时钟信号运行。

步骤S6：解冻外部设备，允许该外部设备输出请求新数据的指令。

在DRAM完成变频后解冻外部设备，外部设备可以向系统中的微处理器输出请求新数据的指令，微处理器接收到该指令后向DRAM发送访问请求，并将DRAM返回的数据传输至外部设备。

本发明上述公开的DRAM的变频方法中，由于在对DRAM进行变频之前，首先冻结外部设备、禁止外部设备向微处理器输出请求新数据的指令，因此在DRAM进行变频过程中，微处理器不会向DRAM发出访问请求，保证了微处理器不会从DRAM中获取错误数据，而是将已缓存的有效数据传输至外部设备，确保在DRAM变频过程中，外部设备不会获取错误数据的问题，进而提高用户的用户体验。

实施过程中，当完成对DRAM的变频之后，如果需要调整系统中外设接口的时钟信号的频率，可以通过调整外设接口的时钟信号的分频系数来实现。但是，当调整外设接口的时钟信号的分频系数无法满足其变频要求时，就需要对锁相环的时钟源的频率进行调整。

为了避免锁相环的时钟源的频率被调整后，对DRAM的时钟频率造成影响，可以采用如下步骤：

将第二变频代码拷贝至DRAM；

运行第二变频代码，控制锁相环调整其时钟源的频率，同时控制锁相环调整DRAM时钟信号的分频系数。

在上述过程中，DRAM的时钟信号的频率保持不变，可以响应微处理器的访问请求，因此可以将第二变频代码拷贝至DRAM，当然也可以将第二变频代码拷贝至微处理器可以直接访问的其他存储器。另外，锁相环新的时钟源频率与DRAM的时钟频率之比，即为DRAM时钟信号的新的分频系数。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种动态随机存取存储器DRAM的变频方法，其特征在于，包括：

冻结与所述DRAM相关的外部设备，禁止所述外部设备输出请求新数据的指令；

控制所述DRAM进入省电模式或进行自刷新；

将第一变频代码拷贝至预设缓冲区；

运行所述第一变频代码，控制锁相环将所述DRAM的时钟频率调整至预设频率；

控制所述DRAM退出省电模式或停止自刷新；

解冻所述外部设备，允许所述外部设备输出请求新数据的指令。

2.根据权利要求1所述的方法，其特征在于，控制锁相环将所述DRAM的时钟频率调整至预设频率，具体为：

通过调整所述DRAM时钟信号的分频系数，将所述DRAM的时钟频率调整至预设频率。

3.根据权利要求1所述的方法，其特征在于，控制锁相环将所述DRAM的时钟频率调整至预设频率，具体为：

通过调整所述锁相环的时钟源的频率，将所述DRAM的时钟频率调整至预设频率。

4.根据权利要求1、2或3所述的方法，其特征在于，所述预设缓冲区为静态随机存储器SRAM缓冲区、假静态随机存储器PSRAM缓冲区或者同步动态随机存储器SDRAM缓冲区。

5.根据权利要求1所述的方法，其特征在于，在解冻所述外部设备，允许所述外部设备输出请求新数据的指令之后，当需要调整所述锁相环的时钟源的频率以调整嵌入式系统中外设接口的时钟频率时，还包括：

将第二变频代码拷贝至所述DRAM；

运行所述第二变频代码，控制所述锁相环调整其时钟源的频率，同时控制所述锁相环调整所述DRAM时钟信号的分频系数。