CN107132904B - 一种ddr系统的控制系统及控制方法 - Google Patents

一种ddr系统的控制系统及控制方法 Download PDF

Info

Publication number
CN107132904B
CN107132904B CN201610113635.1A CN201610113635A CN107132904B CN 107132904 B CN107132904 B CN 107132904B CN 201610113635 A CN201610113635 A CN 201610113635A CN 107132904 B CN107132904 B CN 107132904B
Authority
CN
China
Prior art keywords
parameter
ddr
target value
power supply
ddr system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610113635.1A
Other languages
English (en)
Other versions
CN107132904A (zh
Inventor
曹友铭
姚琮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610113635.1A priority Critical patent/CN107132904B/zh
Priority to BR112018067462A priority patent/BR112018067462A2/pt
Priority to EP17759213.6A priority patent/EP3413162B1/en
Priority to PCT/CN2017/075117 priority patent/WO2017148362A1/zh
Publication of CN107132904A publication Critical patent/CN107132904A/zh
Priority to US16/116,352 priority patent/US10915158B2/en
Application granted granted Critical
Publication of CN107132904B publication Critical patent/CN107132904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种DDR系统的控制系统及控制方法，能够减小DDR系统的功耗。该系统包括：监测单元，用于监测与DDR系统共用电源域的各功能系统的工作状态；根据各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值；控制单元，用于根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。

Description

一种DDR系统的控制系统及控制方法
技术领域
本发明涉及计算机技术领域，特别涉及一种DDR系统的控制系统及控制方法。
背景技术
随着计算机技术的发展，目前的很多通信设备中都会设置DDR(Double DataRate，双倍速率同步动态随机存储器)系统，通常，设备中的一些功能系统如ISP(InternetService Provider，互联网服务提供商)系统、显示系统等会和DDR系统共用一个电源域。
现有技术中，当多个功能系统和DDR系统共用一个电源域时，DDR系统的电源电压和时钟频率往往被设置为能满足所有功能模块需求的固定值，这样虽然能够保证各功能系统正常工作，但同时也带来了DDR系统的功耗问题。
发明内容
本发明实施例提供一种DDR系统的控制系统及控制方法，能够减小DDR系统的功耗。
本发明实施例提供了一种DDR系统的控制系统，包括监测单元和控制单元，其中：
监测单元监测与DDR系统共用电源域的各功能系统的工作状态，并根据监测到的各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值；
控制单元根据监测单元确定的DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。
其中，电源参数具体可以为电源电压，时钟参数具体可以为时钟频率。
即，监测单元具体可以根据监测到的各功能系统的工作状态，确定DDR系统的电源电压目标值和时钟频率目标值；
控制单元具体可以根据监测单元确定的DDR系统的电源电压目标值和时钟频率目标值，控制DDR系统的电源电压和时钟频率。
具体的，监测单元可以根据监测到的各功能系统的工作状态，确定各功能系统的时钟频率需求值；然后根据各功能系统的时钟频率需求值，确定DDR系统的电源电压目标值和时钟频率目标值。
在本发明的一个具体实施例中，监测单元可以在各功能系统的时钟频率需求值中确定出最大值作为DDR系统的时钟频率目标值；然后根据DDR系统的时钟频率目标值，确定DDR系统的电源电压目标值。
进一步的，在本发明实施例中，在控制单元控制DDR系统的电源参数和时钟参数变化的过程中，DDR系统处于自刷新状态；此时，上述DDR系统的控制系统，还包括延迟缓冲单元，在DDR系统处于自刷新状态时，延迟缓冲单元作为各功能系统的数据存储缓存。
较佳的，控制单元可以在控制DDR系统的电源参数和时钟参数变化之前，确定延迟缓冲单元中的数据量达到预设数据量。
较佳的，控制单元可以在控制DDR系统的电源参数和时钟参数变化之后，根据变化后的电源参数或时钟参数，控制DDR系统进入相应的工作模式。
本发明实施例还提供了一种DDR系统的控制方法，包括：
监测与DDR系统共用电源域的各功能系统的工作状态；
根据各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值；
根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。
其中，电源参数具体可以为电源电压，时钟参数具体可以为时钟频率。
即，根据各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值，具体可以包括：根据各功能系统的工作状态，确定DDR系统的电源电压目标值和时钟频率目标值；
根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数，具体可以包括：根据DDR系统的电源电压目标值和时钟频率目标值，控制DDR系统的电源电压和时钟频率。
具体的，根据各功能系统的工作状态，确定DDR系统的电源电压目标值和时钟频率目标值，可以包括：
根据各功能系统的工作状态，确定各功能系统的时钟频率需求值；
根据各功能系统的时钟频率需求值，确定DDR系统的电源电压目标值和时钟频率目标值。
在本发明的一个具体实施例中，根据各功能系统的时钟频率需求值，确定DDR系统的电源电压目标值和时钟频率目标值，具体可以包括：
在各功能系统的时钟频率需求值中确定出最大值作为DDR系统的时钟频率目标值；
根据DDR系统的时钟频率目标值，确定DDR系统的电源电压目标值。
进一步的，在本发明实施例中，在控制DDR系统的电源参数和时钟参数变化的过程中，DDR系统处于自刷新状态；较佳的，在控制DDR系统的电源参数和时钟参数变化之前，还包括：确定延迟缓冲单元中的数据量达到预设数据量；其中，延迟缓冲单元，在DDR系统处于自刷新状态时作为各功能系统的数据存储缓存。
较佳的，在控制DDR系统的电源参数和时钟参数变化之后，还可以根据变化后的电源参数或时钟参数，控制DDR系统进入相应的工作模式。
根据本发明实施例提供的DDR系统的控制系统及控制方法，根据与DDR系统共用电源域的各功能系统的工作状态，对DDR系统的电源参数和时钟参数进行控制，即DDR系统的电源参数和时钟参数与各功能系统的工作状态有关，既能够保证各功能系统正常工作，又减小了DDR系统的功耗。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例提供的DDR系统的控制系统的结构示意图之一；
图2为本发明实施例提供的DDR系统的控制系统的结构示意图之二；
图3为本发明实施例提供的DDR系统的控制系统中的控制单元执行的流程示意图；
图4为本发明实施例提供的DDR系统中的DDR控制器执行的流程示意图；
图5为本发明实施例提供的DDR系统的控制方法的流程示意图。
具体实施方式
为了给出减小DDR系统功耗的实现方案，本发明实施例提供了一种DDR系统的控制系统及控制方法，以下结合说明书附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种DDR系统的控制系统，如图1所示，具体可以包括如下单元：
监测单元101，用于监测与DDR系统共用电源域的各功能系统的工作状态；根据监测到的各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值。其中，功能系统的工作状态具体可以但不限于包括功能系统的负载状态、运行场景等。
控制单元102，用于根据监测单元101确定的DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。
通常，DDR系统的电源参数和时钟参数是一一对应的关系，因此当DDR系统的电源参数目标值与DDR系统的电源参数当前值相同时，DDR系统的时钟参数目标值与DDR系统的时钟参数当前值也相同；当DDR系统的电源参数目标值与DDR系统的电源参数当前值不相同时，DDR系统的时钟参数目标值与DDR系统的时钟参数当前值也不相同。
因此实际实施时，控制单元102可以先判断DDR系统的电源参数目标值与DDR系统的电源参数当前值是否不相同；在DDR系统的电源参数目标值与DDR系统的电源参数当前值相同时，控制单元102不输出参数调整指令，此时，DDR系统的电源参数和时钟参数不变；在DDR系统的电源参数目标值与DDR系统的电源参数当前值不相同时，控制单元102输出参数调整指令，控制DDR系统的电源参数变化至电源参数目标值，控制DDR系统的时钟参数变化至时钟参数目标值。
即本发明实施例提供的DDR系统的控制系统，DDR系统的电源参数和时钟参数与各功能系统的工作状态有关，不再为固定值，这样既能够保证各功能系统正常工作，又能够减小DDR系统的功耗。
在本发明实施例中，上述电源参数具体可以为电源电压，时钟参数具体可以为时钟频率。
此时，监测单元101具体根据监测到的各功能系统的工作状态，确定DDR系统的电源电压目标值和时钟频率目标值；控制单元102具体根据监测单元101确定的DDR系统的电源电压目标值和时钟频率目标值，控制DDR系统的电源电压和时钟频率。
具体的，监测单元101可以根据监测到的各功能系统的工作状态，先确定各功能系统的时钟频率需求值；然后根据各功能系统的时钟频率需求值，确定DDR系统的电源电压目标值和时钟频率目标值。根据各功能系统的时钟频率需求值确定的DDR系统的电源电压目标值和时钟频率目标值，能够保证各功能系统的正常工作。
在本发明的一个具体实施例中，监测单元101可以在各功能系统的时钟频率需求值中确定出最大值作为DDR系统的时钟频率目标值；然后根据DDR系统的时钟频率目标值，确定DDR系统的电源电压目标值。
需要说明的是，上述具体实施例仅为一个较佳示例，监测单元101确定DDR系统的电源电压目标值和时钟频率目标值的方法简单直接，效率较高，且易于实现。
在本发明的其它具体实施例中，监测单元101也可以采用其它方式根据各功能系统的时钟频率需求值确定DDR系统的电源电压目标值和时钟频率目标值。由于各功能系统的电源参数和时钟参数也是一一对应的关系，因此，在本发明的一个具体实施例中，监测单元101可以根据各功能系统的时钟频率需求值，确定各功能系统的电源电压需求值，然后在各功能系统的电源电压需求值中确定出最大值作为DDR系统的电源电压目标值，然后根据DDR系统的电源电压目标值，确定DDR系统的时钟频率目标值，当然也可以同前述具体实施例，在各功能系统的时钟频率需求值中直接确定出最大值作为DDR系统的时钟频率目标值。
当然，监测单元101还可以采用其它方式根据各功能系统的时钟频率需求值确定DDR系统的电源电压目标值和时钟频率目标值，在此不再举例详述。
在本发明实施例中，在控制单元102控制DDR系统的电源参数和时钟参数变化的过程中，DDR系统处于自刷新状态。
因此，实际实施时，控制系统除了包括监测单元101、控制单元102，还可以如图2所示，包括：
延迟缓冲单元103，用于在DDR系统处于自刷新状态时作为各功能系统的数据存储缓存。
较佳的，控制单元102，还可以在控制DDR系统的电源参数和时钟参数变化之前，确定延迟缓冲单元103中的数据量达到预设数据量。
在DDR系统的电源参数和时钟参数变化过程中，DDR系统处于自刷新状态时，各功能系统无法再从DDR系统中读取数据，只能从延迟缓冲单元103中读取数据，若延迟缓冲单元103中的数据量过少，数据来不及送入功能系统，则会引发异常。
因此，控制单元102在控制DDR系统的电源参数和时钟参数变化之前，确定延迟缓冲单元103中的数据量不少于DDR系统的电源参数和时钟参数变化过程中各功能系统的数据需求量，即确定延迟缓冲单元103中的数据量达到预设数据量，能够避免引发异常。
即当电源参数具体为电源电压，时钟参数具体为时钟频率，控制单元102在根据监测单元101确定的DDR系统的电源电压目标值和时钟频率目标值，控制DDR系统的电源电压和时钟频率时，具体可以如图3所示，执行下述步骤：
步骤301、判断DDR系统的电源电压目标值与DDR系统的电源电压当前值是否不相同。
当DDR系统的电源电压目标值与DDR系统的电源电压当前值不相同时，进入步骤302；
当DDR系统的电源电压目标值与DDR系统的电源电压当前值相同时，循环执行本步骤301。
步骤302、判断延迟缓冲单元103中的数据量是否达到预设数据量。
当延迟缓冲单元103中的数据量达到预设数据量时，进入步骤303；
当延迟缓冲单元103中的数据量未达到预设数据量时，返回执行步骤301。
步骤303、输出参数调整指令，控制DDR系统的电源电压变化至电源电压目标值，控制DDR系统的时钟频率变化至时钟频率目标值。
如图2中所示，DDR系统中包括DDR控制器以及DDR PHY(Physical Layer，物理层)，控制单元102输出的参数调整指令可以输入至DDR系统的DDR控制器，DDR控制器在接收到参数调整指令后控制DDR PHY进入自刷新状态，即使DDR系统处于自刷新状态。
当电源参数具体为电源电压时，DDR控制器可以在控制DDR PHY进入自刷新状态后进行DDR系统的电源电压的变化。
当时钟参数具体为时钟频率时，控制单元102输出的参数调整指令还需要输入至时钟产生单元，由时钟产生单元根据时钟频率目标值产生相应的时钟频率输入至DDR系统的DDR控制器和DDR PHY，实现DDR系统的时钟频率的变化。
较佳的，控制单元102在控制DDR系统的电源参数变化至电源参数目标值、时钟参数变化至时钟参数目标值之后，还可以根据变化后的电源参数或变化后的时钟参数，即电源参数目标值或时钟参数目标值，控制DDR系统进入相应的工作模式；不同的工作模式下，DDR系统的DDR PHY中开启的具体电路数量不同，因此DDR系统的功耗也不同，所以根据变化后的电源参数或变化后的时钟参数，控制DDR系统进入相应的工作模式，能够进一步减小DDR系统的功耗。之后，DDR控制器可以控制DDR PHY离开自刷新状态，即使DDR系统离开自刷新状态，恢复正常工作状态。
实际实施时，工作模式指示信息可以携带在参数调整指令，由控制单元102发送至DDR控制器。
当电源参数具体为电源电压，时钟参数具体为时钟频率时，假设，DDR系统的工作模式包括低能耗的低压模式和高能耗的高压模式，那么DDR系统中的DDR控制器具体可以执行图4流程，包括下述步骤：
步骤401、判断是否接收到参数调整指令。
当接收到参数调整指令时，进入步骤402；
当未接收到参数调整指令时，循环执行本步骤401。
步骤402、控制DDR PHY进入自刷新状态，然后控制DDR系统的电源电压变化。
在DDR PHY进入自刷新状态后，DDR系统的时钟频率也发生变化。
步骤403、电源电压和时钟频率是否已经稳定。
当电源电压和时钟频率已经稳定时，进入步骤404；
当电源电压和时钟频率未稳定时，循环执行本周步骤403。
步骤404、判断是否为低压模式。
当确定为低压模式时，进入步骤405；
当确定不为低压模式时，进入步骤406。
步骤405、控制DDR PHY进入低压模式，而后进入步骤407。
步骤406、控制DDR PHY进入高压模式，而后进入步骤407。
步骤407、控制DDR PHY离开自刷新状态。
综上，采用本发明实施例提供的DDR系统的控制系统，能够减小DDR系统的功耗，节省大量资源。
本发明实施例还提供了一种移动终端，包括上述DDR系统的控制系统。
基于同一发明构思，根据本发明上述实施例提供的DDR系统的控制系统，相应地，本发明实施例还提供一种DDR系统的控制方法，如图5所示，具体可以包括如下步骤：
步骤501、监测与DDR系统共用电源域的各功能系统的工作状态；其中，功能系统的工作状态具体可以但不限于包括功能系统的负载状态、运行场景等。
步骤502、根据各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值。
步骤503、根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。
即本发明实施例提供的DDR系统的控制方法，DDR系统的电源参数和时钟参数与各功能系统的工作状态有关，不再为固定值，这样既能够保证各功能系统正常工作，又能够减小DDR系统的功耗。
在本发明实施例中，上述电源参数具体可以为电源电压，时钟参数具体可以为时钟频率。
此时，步骤502、根据各功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值，具体可以包括：根据各功能系统的工作状态，确定DDR系统的电源电压目标值和时钟频率目标值；
步骤503、根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数，具体可以包括：根据DDR系统的电源电压目标值和时钟频率目标值，控制DDR系统的电源电压和时钟频率。
具体的，上述根据各功能系统的工作状态，确定DDR系统的电源电压目标值和时钟频率目标值，可以包括：根据各功能系统的工作状态，确定各功能系统的时钟频率需求值；然后根据各功能系统的时钟频率需求值，确定DDR系统的电源电压目标值和时钟频率目标值，这样能够保证各功能系统的正常工作。
在本发明的一个具体实施例中，上述根据各功能系统的时钟频率需求值，确定DDR系统的电源电压目标值和时钟频率目标值，具体可以包括：在各功能系统的时钟频率需求值中确定出最大值作为DDR系统的时钟频率目标值；根据DDR系统的时钟频率目标值，确定DDR系统的电源电压目标值。
在本发明的其它具体实施例中，根据各功能系统的时钟频率需求值确定DDR系统的电源电压目标值和时钟频率目标值还可以采用其它方式实现，在此不再举例详述。
在本发明实施例中，在控制DDR系统的电源参数和时钟参数变化的过程中，DDR系统处于自刷新状态；较佳的，在控制DDR系统的电源参数和时钟参数变化之前，还包括：确定延迟缓冲单元中的数据量达到预设数据量；其中，延迟缓冲单元，在DDR系统处于自刷新状态时作为各功能系统的数据存储缓存。
较佳的，在控制DDR系统的电源参数和时钟参数变化之后，还可以根据变化后的电源参数或时钟参数，控制DDR系统进入相应的工作模式，能够进一步减小DDR系统的功耗。
上述各步骤可以可对应于图1、图2所示结构中的相应单元功能，在此不再赘述。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中特定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中特定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中特定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种DDR系统的控制系统，其特征在于，包括：
监测单元，用于监测与DDR系统共用电源域的至少两个功能系统的工作状态；根据所述至少两个功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值；其中，所述确定DDR系统的电源参数目标值和时钟参数目标值包括：将所述至少两个功能系统的时钟频率需求值中的最大值，作为所述时钟参数目标值，或者，将所述至少两个功能系统的电源电压需求值中的最大值，作为所述电源参数目标值；
控制单元，用于根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。
2.如权利要求1所述的控制系统，其特征在于，在所述控制单元控制DDR系统的电源参数和时钟参数变化的过程中，DDR系统处于自刷新状态；
所述控制系统，还包括：
延迟缓冲单元，用于在DDR系统处于自刷新状态时作为所述至少两个功能系统的数据存储缓存。
3.如权利要求2所述的控制系统，其特征在于，所述控制单元，还用于在控制DDR系统的电源参数和时钟参数变化之前，确定所述延迟缓冲单元中的数据量达到预设数据量。
4.如权利要求1或3任一所述的控制系统，其特征在于，所述控制单元，还用于在控制DDR系统的电源参数和时钟参数变化之后，根据变化后的电源参数或时钟参数，控制DDR系统进入相应的工作模式。
5.一种DDR系统的控制方法，其特征在于，包括：
监测与DDR系统共用电源域的至少两个功能系统的工作状态；
根据所述至少两个功能系统的工作状态，确定DDR系统的电源参数目标值和时钟参数目标值；其中，所述确定DDR系统的电源参数目标值和时钟参数目标值包括：将所述至少两个功能系统的时钟频率需求值中的最大值，作为所述时钟参数目标值，或者，将所述至少两个功能系统的电源电压需求值中的最大值，作为所述电源参数目标值；
根据DDR系统的电源参数目标值和时钟参数目标值，控制DDR系统的电源参数和时钟参数。
6.如权利要求5所述的控制方法，其特征在于，在控制DDR系统的电源参数和时钟参数变化的过程中，DDR系统处于自刷新状态；
在控制DDR系统的电源参数和时钟参数变化之前，还包括：确定延迟缓冲单元中的数据量达到预设数据量；其中，所述延迟缓冲单元，在DDR系统处于自刷新状态时作为所述至少两个功能系统的数据存储缓存。
7.如权利要求5或6所述的控制方法，其特征在于，在控制DDR系统的电源参数和时钟参数变化之后，还包括：根据变化后的电源参数或时钟参数，控制DDR系统进入相应的工作模式。
CN201610113635.1A 2016-02-29 2016-02-29 一种ddr系统的控制系统及控制方法 Active CN107132904B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610113635.1A CN107132904B (zh) 2016-02-29 2016-02-29 一种ddr系统的控制系统及控制方法
BR112018067462A BR112018067462A2 (pt) 2016-02-29 2017-02-28 sistema de controle e método de controle para sistema de ddr
EP17759213.6A EP3413162B1 (en) 2016-02-29 2017-02-28 Control system and control method for ddr system
PCT/CN2017/075117 WO2017148362A1 (zh) 2016-02-29 2017-02-28 一种ddr系统的控制系统及控制方法
US16/116,352 US10915158B2 (en) 2016-02-29 2018-08-29 Control system and control method for DDR SDRAM system with shared power domain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610113635.1A CN107132904B (zh) 2016-02-29 2016-02-29 一种ddr系统的控制系统及控制方法

Publications (2)

Publication Number Publication Date
CN107132904A CN107132904A (zh) 2017-09-05
CN107132904B true CN107132904B (zh) 2020-12-15

Family

ID=59721047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610113635.1A Active CN107132904B (zh) 2016-02-29 2016-02-29 一种ddr系统的控制系统及控制方法

Country Status (5)

Country Link
US (1) US10915158B2 (zh)
EP (1) EP3413162B1 (zh)
CN (1) CN107132904B (zh)
BR (1) BR112018067462A2 (zh)
WO (1) WO2017148362A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943205B (zh) * 2017-12-15 2020-12-29 四川长虹电器股份有限公司 Ddr可综合物理层中用延迟链计算时钟周期的电路及方法
CN108536271B (zh) * 2018-03-30 2021-07-06 海信视像科技股份有限公司 一种降低功耗的方法、装置及存储介质
CN109101384A (zh) * 2018-08-10 2018-12-28 晶晨半导体（深圳）有限公司 Ddr模块的调试方法及系统
US20210200298A1 (en) * 2019-12-30 2021-07-01 Advanced Micro Devices, Inc. Long-idle state system and method
CN112397027B (zh) * 2020-12-11 2021-09-21 上海天马有机发光显示技术有限公司 一种驱动模块及其电压生成方法、显示装置
CN114121131A (zh) * 2021-12-03 2022-03-01 西安广和通无线通信有限公司 一种外置flash自适应方法、装置、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169357A (zh) * 2011-02-23 2011-08-31 北京大学深圳研究生院 可调工作电压和时钟频率的dsp及其调节方法
CN103295622A (zh) * 2012-03-05 2013-09-11 安凯(广州)微电子技术有限公司 一种动态随机存取存储器的变频方法
CN103632708A (zh) * 2012-08-28 2014-03-12 珠海全志科技股份有限公司 同步动态随机存储器的自刷新控制装置及方法
CN104484030A (zh) * 2014-12-22 2015-04-01 广东欧珀移动通信有限公司 智能终端降功耗的方法与装置
WO2015197633A1 (en) * 2014-06-27 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) Memory management based on bandwidth utilization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334167B1 (en) * 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
JP4517312B2 (ja) * 2008-07-08 2010-08-04 ソニー株式会社 メモリアクセス制御装置および撮像装置
US20100138684A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Memory system with dynamic supply voltage scaling
CN102365606B (zh) * 2009-03-30 2015-02-18 高通股份有限公司 自适应电压定标
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US20120095607A1 (en) * 2011-12-22 2012-04-19 Wells Ryan D Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems
US9116856B2 (en) * 2012-11-08 2015-08-25 Qualcomm Incorporated Intelligent dual data rate (DDR) memory controller
JP6190697B2 (ja) * 2013-11-07 2017-08-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2016018430A (ja) * 2014-07-09 2016-02-01 ソニー株式会社 メモリ管理装置
US10007292B2 (en) * 2016-01-11 2018-06-26 Qualcomm Incorporated Energy aware dynamic adjustment algorithm

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169357A (zh) * 2011-02-23 2011-08-31 北京大学深圳研究生院 可调工作电压和时钟频率的dsp及其调节方法
CN103295622A (zh) * 2012-03-05 2013-09-11 安凯(广州)微电子技术有限公司 一种动态随机存取存储器的变频方法
CN103632708A (zh) * 2012-08-28 2014-03-12 珠海全志科技股份有限公司 同步动态随机存储器的自刷新控制装置及方法
WO2015197633A1 (en) * 2014-06-27 2015-12-30 Telefonaktiebolaget L M Ericsson (Publ) Memory management based on bandwidth utilization
CN104484030A (zh) * 2014-12-22 2015-04-01 广东欧珀移动通信有限公司 智能终端降功耗的方法与装置

Also Published As

Publication number Publication date
US20180364791A1 (en) 2018-12-20
EP3413162A4 (en) 2019-01-23
US10915158B2 (en) 2021-02-09
EP3413162B1 (en) 2022-05-04
WO2017148362A1 (zh) 2017-09-08
BR112018067462A2 (pt) 2019-01-02
CN107132904A (zh) 2017-09-05
EP3413162A1 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
CN107132904B (zh) 一种ddr系统的控制系统及控制方法
CN108223415B (zh) 一种调整风扇转速的方法及扩展坞
WO2015168189A1 (en) Cpu/gpu dcvs co-optimization for reducing power consumption in graphics frame processing
US20150015589A1 (en) Device and method of power management for graphic processing unit
CN102402454B (zh) 一种调节内存运行频率的方法及电子设备
WO2018190931A1 (en) Method and apparatus for implementing heterogeneous frequency operation and scheduling task of heterogeneous frequency cpu
CN104778074A (zh) 一种计算任务处理方法及装置
CN102624546B (zh) 功耗封顶的控制方法、设备和系统
CN104239153A (zh) 多核cpu负载均衡的方法和装置
US20140132070A1 (en) Rack and power control method thereof
US11144085B2 (en) Dynamic maximum frequency limit for processing core groups
JP2018527676A (ja) メモリ状態遷移タイマを動的に調整するためのシステムおよび方法
CN104615415A (zh) 一种信息处理方法及电子设备
JP2019220137A (ja) 冗長電源装置の制御方法
CN104243531A (zh) 一种数据处理的方法、装置及系统
CN115941464A (zh) 智能网卡供电状态控制方法、装置、电子设备和存储介质
CN112463367A (zh) 一种存储系统性能优化方法、系统及电子设备和存储介质
CN115545549A (zh) 一种集群储能容量配置方法、装置及存储介质
US20160116962A1 (en) Controlling method for electronic device
CN103678002A (zh) 资源复用的控制方法和装置
EP2620876A1 (en) Method and apparatus for data processing, pci-e bus system and server
CN111025178B (zh) 一种电源模块主备切换的稳定性测试方法及相关组件
CN104391564A (zh) 功耗控制方法和装置
CN107396428B (zh) 一种切频方法和装置
CN113703906A (zh) 一种数据处理方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant