JP2018527676A - メモリ状態遷移タイマを動的に調整するためのシステムおよび方法 - Google Patents

メモリ状態遷移タイマを動的に調整するためのシステムおよび方法 Download PDF

Info

Publication number
JP2018527676A
JP2018527676A JP2018511240A JP2018511240A JP2018527676A JP 2018527676 A JP2018527676 A JP 2018527676A JP 2018511240 A JP2018511240 A JP 2018511240A JP 2018511240 A JP2018511240 A JP 2018511240A JP 2018527676 A JP2018527676 A JP 2018527676A
Authority
JP
Japan
Prior art keywords
memory
state transition
power state
value
transition timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018511240A
Other languages
English (en)
Other versions
JP2018527676A5 (ja
Inventor
ヒー・ジュン・パク
ハウ−ジン・ロ
クンス・ロ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018527676A publication Critical patent/JP2018527676A/ja
Publication of JP2018527676A5 publication Critical patent/JP2018527676A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

メモリ電力状態遷移タイマを動的に調整するためのシステム、方法、およびコンピュータプログラムが開示される。方法の一実施形態は、コンピューティングデバイス内のプロセッサに結合されたメモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを受領するステップを備える。1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値が決定される。メモリ電力状態遷移タイマ設定値の現在値が最適値で更新される。

Description

本発明は、メモリ状態遷移タイマを動的に調整するためのシステムおよび方法に関する。
ポータブルコンピューティングデバイス(たとえば、セルラー電話、スマートフォン、タブレットコンピュータ、携帯情報端末(PDA)、ポータブルゲームコンソール、ウェアラブルデバイス、および他のバッテリ駆動デバイス)、ならびに他のコンピューティングデバイスは、絶えず拡大する多数の特徴およびサービスを提供し続け、情報、リソース、および通信への先例のないレベルのアクセスをユーザに提供する。これらのサービス拡張とペースを合わせるために、そのようなデバイスは、より強力、かつより複雑になってきた。現在、ポータブルコンピューティングデバイスには、一般に、単一の基板上に組み込まれた1つまたは複数のチップ構成要素(たとえば、1つまたは複数の中央処理ユニット(CPU)、グラフィックス処理ユニット(GPU)、デジタル信号プロセッサなど)を含む、システムオンチップ(SoC)が含まれる。SoCは、ダブルデータレート(DDR)高性能データおよび制御インターフェースを介して、ダイナミックランダムアクセスメモリ(DRAM)など、1つまたは複数の揮発性メモリモジュールまたはデバイスに結合されてもよい。
既存世代および将来世代のDDRメモリ(たとえばDDR1、DDR2、DDR3、DDR4など)は、デバイスが所望の電力モードおよび/または性能モードに従って動作することを可能にするための2つ以上のメモリ電力状態をサポートする。メモリ電力状態のうちの少なくとも1つは、デバイスが電力を節約することを可能にするための比較的より低電力のモードを含んでもよい。メモリ電力状態間の遷移を制御するために、DDRメモリデバイスは、クロックタイマ設定値(たとえばパワーダウンタイマ、ページクローズタイマ、セルフリフレッシュタイマ)を有しており、これは、より低電力のモードに入るために必要となるアイドル時間期間に影響を及ぼし得る。既存の設計では、たとえば、SoCおよびシステムの製造業者が、アイドルタイマの静的な値を、実験室シミュレーションおよびテスト結果に基づいてプログラムすることがある。静的なアイドルタイマ値は、キーとなるユースケース全体についての電力および性能を実現するように決定されることがある。動作の際には、ユースケースの様々な変化、DDRのタイプおよびモデル、電力対性能の優先度の変化などにかかわらず、所定の静的なアイドルタイマ値が使用される。
しかしながら、より低電力のメモリ状態に入る際、アイドルタイマの所定の静的な設定値を使用すると、動的に変化する要因のため、最適とは言えない電力および/または性能を生み出すことがある。たとえば、最適なアイドルタイマ値は、DDRのタイプ、モデル、および世代、ならびに、メモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量、および電力対性能の優先度など、変化する動作上の要因に応じて変わることがある。
したがって、メモリ電力状態遷移タイマを動的に調整するための改善されたシステムおよび方法が必要とされる。
メモリ電力状態遷移タイマを動的に調整するためのシステム、方法、およびコンピュータプログラムが開示される。方法の一実施形態は、コンピューティングデバイス内のプロセッサに結合されたメモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを受領するステップを備える。1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値が決定される。メモリ電力状態遷移タイマ設定値の現在値が最適値で更新される。
別の実施形態は、コンピュータシステムである。コンピュータシステムは、メモリデバイスとシステムオンチップ(SoC)とを備える。SoCは、プロセッサおよびメモリコントローラを備える。メモリコントローラはメモリデバイスに電気的に結合される。プロセッサは、低電力メモリ状態に入るためにメモリコントローラによって使用される、1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値を決定することを行うように構成された、メモリスケジューラを実行する。
図において、特に明記しない限り、同様の参照番号は、様々な図を通して同様の部分を指す。「102A」または「102B」などの文字指定を有する参照番号について、文字指定は、同じ図中に存在する2つの同様な部分または要素を区別することができる。参照番号のための文字指定は、参照番号がすべての図における同じ参照番号を有するすべての部分を包含することが意図されるとき、省略されてもよい。
メモリ電力状態遷移タイマを動的に調整するためのシステムの一実施形態のブロック図である。 メモリ電力状態遷移タイマを動的に調整するための図1のシステムにおいて実施される方法の一実施形態を示すフローチャートである。 図1のメモリ電力状態遷移マネージャの一実施形態のデータ入力および出力を示すブロック図である。 ダイナミックランダムアクセスメモリ(DRAM)デバイスのより低電力の状態における消費電力を最適化するために動的に調整され得るアイドルタイマの、例示的な実施形態を示すタイミング図である。 最適なパワーダウンタイマ設定値およびページダウンタイマ設定値をメモリ利用率およびメモリ動作周波数に基づいて決定するためのルックアップテーブルの一実施形態を示すブロック図である。 最適なアイドルタイマ設定値を決定するための反復探索方法の一実施形態を示すグラフである。 最適なパワーダウンタイマ設定値およびページダウンタイマ設定値をユースケースタイプに基づいて決定するためのルックアップテーブルの、別の実施形態を示すブロック図である。 図1のシステムを組み込むためのポータブル通信デバイスの一実施形態のブロック図である。
「例示的」という語は、本明細書では、「例、事例、または例示として役立つ」ことを意味するために使用される。本明細書で「例示的」として記載されている任意の態様は、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきではない。
本明細書では、「アプリケーション」という用語はまた、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルを含む場合がある。さらに、本明細書において言及される「アプリケーション」は、開かれる必要がある場合がある文書、またはアクセスされる必要がある他のデータファイルなどの、本質的に実行可能でないファイルを含む場合もある。
「コンテンツ」という用語はまた、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルを含む場合がある。加えて、本明細書で言及する「コンテンツ」は、開封される必要があり得る文書、またはアクセスされる必要がある他のデータファイルなど、本質的に実行可能ではないファイルを含むこともある。
本明細書で使用する場合、「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアとの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかのコンピュータ関連エンティティを指すことが意図される。たとえば、構成要素は、限定はしないが、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行スレッド、プログラム、および/またはコンピュータであってもよい。例として、コンピューティングデバイス上で実行されるアプリケーションとコンピューティングデバイスの両方が構成要素であってもよい。1つまたは複数の構成要素は、実行のプロセスおよび/またはスレッド内に存在してもよく、構成要素は、1つのコンピュータ上に局所化されてもよく、または2つ以上のコンピュータ間に分散されてもよい。加えて、これらの構成要素は、様々なデータ構造が記憶されている様々なコンピュータ可読媒体から実行してもよい。構成要素は、たとえば、1つまたは複数のデータパケット(たとえば、信号によって、ローカルシステム内の別の構成要素、分散システム内の別の構成要素、および/または他のシステムを有するインターネットなどのネットワークを介して別の構成要素と対話する1つの構成要素からのデータ)を有する信号に従って、ローカルおよび/またはリモートプロセスによって通信してもよい。
本明細書では、「通信デバイス」、「ワイヤレスデバイス」、「ワイヤレス電話」、「ワイヤレス通信デバイス」、および「ワイヤレスハンドセット」は、互換的に使用される。第3世代(「3G」)ワイヤレス技術および第4世代(「4G」)の登場により、より大きい帯域幅の可用性は、より多様なワイヤレス機能を有するよりポータブルなコンピューティングデバイスを可能にした。したがって、ポータブルコンピューティングデバイスには、セルラー電話、ページャ、PDA、スマートフォン、ナビゲーションデバイス、またはワイヤレス接続もしくはワイヤレスリンクを有するハンドヘルドコンピュータが含まれる場合がある。
図1は、1つまたは複数のメモリデバイス104に電気的に結合されたシステムオンチップ(SoC)102を備える、システム100を示す。SoC102は、SoCバス114を介して相互接続された様々なオンチップ構成要素を備える。図1の実施形態では、SoC102は、メモリデバイス104にメモリリソースを要求する1つまたは複数のメモリクライアントを備える。メモリクライアントは、1つまたは複数の処理ユニット(たとえば、中央処理ユニット(CPU)106、グラフィックス処理ユニット(GPU)、デジタル信号プロセッサ(DSP)など)、ビデオエンコーダ、またはメモリデバイス104への読出し/書込みアクセスを要求する他のクライアントを備えてもよい。SoC102はさらに、スタティックランダムアクセスメモリ(SRAM)110や読出し専用メモリ(ROM)112などのオンチップメモリを備えてもよい。
システム100は、パーソナルコンピュータ、ワークステーション、サーバ、セルラー電話、スマートフォン、携帯情報端末(PDA)、ポータブルゲームコンソール、ナビゲーションデバイス、タブレットコンピュータ、スポーツウォッチ、フィットネス追跡デバイスなどのウェアラブルデバイス、などのポータブルコンピューティングデバイス(PCD: Portable Computing Device)、または他のバッテリ駆動ウェブ対応デバイスを含む、任意のコンピューティングデバイス内に実装されてもよいことが理解されるべきである。
SoC102上のメモリコントローラ108は、バス124を介してメモリデバイス104に電気的に結合される。メモリコントローラ108は、メモリデバイス104に出入りするデータの流れを管理する。メモリコントローラ108は、一般に、メモリデバイス104に対して読み書きするためのロジックを備える。一実施形態では、メモリデバイス104は、ダイナミックランダムアクセスメモリ(DRAM)デバイスを備え、バス124が、高性能ランダムアクセスメモリ(RAM)バスを備える。メモリコントローラ108およびDRAMデバイスは、どんな既存世代または将来世代のダブルデータレート(DDR)インターフェース(たとえばDDR1、DDR2、DDR3、DDR4など)をサポートしてもよい。
メモリデバイス104およびメモリコントローラ108は、2つ以上のメモリ電力状態またはモードをサポートするように構成され得る。各メモリ電力状態またはモードは、メモリコントローラ108によって、メモリ消費電力および/またはメモリ性能の異なる組合せをもたらすように選択的に制御され得る。メモリ電力状態のうちの少なくとも1つは、メモリ消費電力を節約するための比較的より低電力のメモリ状態を含む。図1にさらに示すように、CPU106によって実行されるオペレーティングシステム(O/S116)は、メモリマネージャ118を備え得る。メモリマネージャ118は、一般に、メモリデバイス104内の記憶域をメモリクライアントに割り振るためのロジックを備える。メモリマネージャ118は、メモリデバイス104に対するメモリ読出し/書込み動作をスケジューリングするためのスケジューラ構成要素120を備え得る。メモリマネージャ118はさらに、あるメモリ電力状態から別の電力状態に遷移するためにメモリデバイス104によって使用される1つまたは複数のタイマ設定値を動的に調整するためのロジックを一般に備える、メモリ電力状態遷移タイマ最適化構成要素122を備え得る。一実施形態では、メモリ電力状態遷移タイマ最適化構成要素122は、より低電力のメモリ状態に入るために使用される1つまたは複数のタイマ設定値にとって最適な電力節減値を決定することを行うように構成される。メモリ電力状態遷移タイマ最適化構成要素122は、図1に示すように、O/S116内に、またはハードウェアもしくはファームウェア内に実装され得る。
図2は、低電力メモリ状態における電力節減を生み出すようにメモリ電力状態遷移タイマを動的に調整するための、システム100において実施される方法200の一実施形態を示す。ブロック202において、メモリ電力状態遷移タイマ最適化構成要素122が、メモリデバイス104の使用または性能に影響を及ぼす1つまたは複数のパラメータを受領し得る。受領パラメータは、オペレーティングシステム116、メモリマネージャ118、および/またはスケジューラ120によって監視され得ることが理解されるべきである。さらに、受領パラメータは、たとえば、システム100内のメモリデバイスまたは他の構成要素のタイプに応じて変わることがある。一実施形態では、受領パラメータは、次に挙げる、メモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量、メモリ利用率、電力および/または性能の優先度、システムユースケース、ならびに実行中のアプリケーションのタイプ、のうちの1つまたは複数に関係する情報を含み得る。受領パラメータは、メモリデバイス104のタイプ、モデル、および/またはベンダの特定もし得る。
ブロック204において、メモリ電力状態遷移タイマ最適化構成要素122が、1つまたは複数の受領パラメータに基づいて、1つまたは複数のメモリ電力状態遷移タイマ設定値の現在値が更新されるべきかどうかを判定し得る。メモリ電力状態遷移タイマ最適化構成要素122は、受領パラメータの動的変化を監視および検出して、メモリ電力状態遷移タイマの現在値が、低電力メモリ状態における電力節約にとって最適とは言えないかどうかを判定し得る。メモリ電力状態遷移タイマは、メモリデバイス104のタイプ、世代、モデルなどに応じて変わることがあることが理解されるべきである。たとえば、メモリデバイス104がDRAMを備える実施形態では、タイマは、たとえばパワーダウンタイマ、ページクローズタイマ、またはセルフリフレッシュタイマなどのDDRアイドルタイマを備え得る。
メモリ電力状態遷移タイマのタイプにかかわらず、現在値がもはや最適な電力節減になっていない場合、受領パラメータに基づいて新たな値が決定され得る。新たな値は、たとえば、ルックアップテーブルまたは他の最適化ロジックによって計算または決定され得る。ブロック206において、メモリ電力状態遷移タイマ最適化構成要素122が、メモリ電力状態遷移タイマの値を、受領パラメータに基づく、または受領パラメータのうちのより多くのものである、最適値で更新し得る。最適値は、低電力メモリ状態に入る際に使用するために、メモリコントローラ108に提供され、その中に記憶され得る(ブロック208)。
図3は、メモリ電力状態遷移タイマ最適化構成要素122の一実施形態についての例示的なデータ入力および出力を示すブロック図である。本実施形態では、メモリ電力状態遷移タイマ最適化構成要素122は、低電力メモリ状態に入るためにDRAMデバイスによって使用されるDDRアイドルタイマ設定値312の最適値を決定することを行うように構成される。DRAMコントローラ304が、DDRアイドルタイマ設定値312の現在値を、1つまたは複数のレジスタ310内に記憶させ得る。システム動作の間、メモリ電力状態遷移タイマ最適化構成要素122は、矢印306のところに示すように、様々なデータ入力302を監視および/または受領し得る。データ入力302は、たとえばメモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量または利用率、およびメモリデバイスのタイプ、ベンダ、またはモデルなど、メモリの使用に関係する様々な情報を含み得る。データ入力302は、メモリ電力および/もしくは性能の優先度もしくはモード、実行中のアプリケーション、残りのバッテリ寿命、またはDDRアイドルタイマ設定値の最適値に影響を及ぼすことのある他の任意の状況もしくはパラメータに関係する情報も含み得る。
図4は、メモリ電力状態遷移タイマ最適化構成要素122によって動的に調整され得る様々な例示的なDDRアイドルタイマの、動作を示すタイミング図400である。タイミング図400は、パワーダウンアイドルタイマ402、ページクローズアイドルタイマ404、およびセルフリフレッシュアイドルタイマ406の動作を示す。アイドルタイマ402、404、および406の期間は、レジスタ310内に記憶された対応するアイドルタイマ設定値312によって制御され得る。図4の例では、パワーダウンアイドルタイマ402は、64DDRクロックサイクルという現在値を有する。ページクローズアイドルタイマ404は、128DDRクロックサイクルという現在値を有する。セルフリフレッシュアイドルタイマ406は、水晶発振器の50サイクルという現在値を有する。図3を再度参照すると、メモリ電力状態遷移タイマ最適化構成要素122が、タイマ402、404、および406の最適値をデータ入力302に基づいて決定し得る。
最適値は様々な方途で決定され得ることが理解されるべきである。一実施形態では、メモリ電力状態遷移タイマ最適化構成要素122は、ルックアップテーブルにアクセスして、データ入力302のうちの1つまたは複数に対応するアイドルタイマ設定値(すなわちデータ出力)を決定する。図5は、最適なパワーダウンタイマ設定値およびページダウンタイマ設定値をメモリ利用率およびメモリ動作周波数に基づいて決定するためのルックアップテーブル500を示す。列502は、メモリ利用率506とDDR周波数508との組合せの値を示す。列502内の入力値の各組合せについて、テーブル500は、列504内に対応する出力値をリストしている。パワーダウンタイマの対応する出力値は、列510内に特定され、ページクローズタイマの対応する出力値は、列512内に特定されている。たとえば、テーブル500内の最上行を参照すると、メモリ利用率が30%未満であり、かつDDR周波数が200MHzである場合、ルックアップテーブル500は、パワーダウンタイマおよびページクローズタイマの値がそれぞれ、4および64DDRサイクルに更新されるべきであると決定する。入力502および出力504は、シミュレーションしたデータに基づいてよく、デフォルト値としてレジスタ310内にプログラムされてよいことが理解されるべきである。
図7は、別の実施形態である、最適なパワーダウンタイマ設定値およびページクローズタイマ設定値をユースケースタイプに基づいて決定するためのルックアップテーブル700を示す。列706内にリストされたユースケースタイプが、テーブル入力を定義する。各ユースケースタイプについて、テーブル700は、列704内に対応する出力値をリストしている。パワーダウンタイマの対応する出力値は、列708内に特定され、ページクローズタイマの対応する出力値は、列710内に特定されている。図7の例では、ユースケースタイプは、次に挙げる、広帯域符号分割多元接続(WCDMA(登録商標))もしくはグローバルシステムフォーモバイルコミュニケーション(GSM(登録商標))を使用した音声通話、ロングタームエボリューション(LTE)経由の音声通話、LTEデータダウンロード、グラフィックスベンチマークアプリケーション、DDRベンチマークアプリケーション、または他の任意のユースケース、のうちの1つまたは複数を含み得る。入力702および出力704も、シミュレーションしたデータに基づいてよく、デフォルト値としてレジスタ310内にプログラムされてよいことが理解されるべきである。他の実施形態では、メモリ電力状態遷移タイマ最適化構成要素122が、DDRアイドルタイマ設定値の最適値を平均アイドルタイマ期間に基づいて計算することを行うように構成され得る。
図6は、最適なアイドルタイマ設定値を、反復探索方法を使用して決定するための、別の実施形態を示すグラフ600である。x軸はページクローズタイマの値を表し、y軸はパワーダウンタイマの値を表す。システム100の動作の間、探索アルゴリズムが、より低い平均メモリ電力を生み出す最適なx値およびy値を求めて反復的に探索し得る。図6の例では、探索方法は、X0のところの初期値組合せから開始し得る。探索アルゴリズムは、隣接値組合せについて、電力および/または性能を推定し得る。図6に示すように、パワーダウンタイマとページクローズタイマの両方について値の大小のある隣接値が探索されて、ある隣接値がより良好な電力および/または性能を生み出すかどうかが判定され得る。探索方法は、可能な最も低い平均メモリ電力を生み出す最適値組合せが決定されるまで、後続の値組合せX1、X2、X3などを反復的に特定するように構成され得る。
上述したように、システム100は、任意の所望のコンピューティングデバイスに組み込まれてもよい。図8は、例示的なポータブルコンピューティングデバイス(PCD)800に組み込まれたシステム100を示す。システム100の特定の構成要素は、SoC322に含まれ、他の構成要素(たとえば、DRAM104)は、SoC322に結合された外部構成要素であることが容易に理解されるであろう。SoC322は、マルチコアCPU802を含んでもよい。マルチコアCPU802は、第0のコア810と、第1のコア812と、第Nのコア814とを含んでもよい。コアのうちの1つは、たとえば、グラフィックス処理ユニット(GPU)を備えてもよく、他のコアのうちの1つまたは複数は、CPUを備える。
ディスプレイコントローラ328およびタッチスクリーンコントローラ330がCPU802に結合されてもよい。次に、オンチップシステム322の外部のタッチスクリーンディスプレイ806は、ディスプレイコントローラ328およびタッチスクリーンコントローラ330に結合されてもよい。
図8は、ビデオエンコーダ334、たとえば、位相反転線(PAL)エンコーダ、順次式カラーメモリ(SECAM)エンコーダ、または全米テレビジョン放送方式標準化委員会(NTSC)エンコーダがマルチコアCPU802に結合されることをさらに示す。さらに、ビデオ増幅器336がビデオエンコーダ334およびタッチスクリーンディスプレイ806に結合される。また、ビデオポート338がビデオ増幅器336に結合される。図8に示すように、ユニバーサルシリアルバス(USB)コントローラ340が、マルチコアCPU802に結合される。また、USBポート342がUSBコントローラ340に結合される。メモリ104が(図1に示すように)SoC322に結合されてもよい。
さらに、図8に示すように、デジタルカメラ348がマルチコアCPU802に結合されてもよい。例示的な態様では、デジタルカメラ348は、電荷結合デバイス(CCD)カメラまたは相補型金属酸化膜半導体(CMOS)カメラである。
図8にさらに示すように、ステレオオーディオコーダ-デコーダ(CODEC)350がマルチコアCPU802に結合されてもよい。さらに、オーディオ増幅器352がステレオオーディオコーデック350に結合されてもよい。例示的な態様では、第1のステレオスピーカ354と第2のステレオスピーカ356とがオーディオ増幅器352に結合される。図8は、マイクロフォン増幅器358がさらにステレオオーディオコーデック350に結合されてもよいことを示す。加えて、マイクロフォン360がマイクロフォン増幅器358に結合されてもよい。特定の態様では、周波数変調(FM)無線チューナ362が、ステレオオーディオコーデック350に結合されてもよい。また、FMアンテナ364が、FM無線チューナ362に結合される。さらに、ステレオヘッドフォン366がステレオオーディオコーデック350に結合されてもよい。
図8は、無線周波数(RF)トランシーバ368がマルチコアCPU802に結合されてもよいことをさらに示す。RFスイッチ370がRFトランシーバ368およびRFアンテナ372に結合されてもよい。キーパッド204がマルチコアCPU802に結合されてもよい。また、マイクロフォン376を有するモノラルヘッドセットがマルチコアCPU802に結合されてもよい。さらに、バイブレータデバイス378がマルチコアCPU802に結合されてもよい。
図8はまた、電源380がオンチップシステム322に結合されてもよいことを示す。特定の態様では、電源380は電力を必要とするPCD800の様々なコンポーネントに電力を供給する直流(DC)電源である。さらに、特定の態様では、電源は、充電式DCバッテリ、または交流(AC)電源に接続されたAC-DC変換器から得られるDC電源である。
図8は、PCD800がまたデータネットワーク、たとえば、ローカルエリアネットワーク、パーソナルエリアネットワーク、または任意の他のネットワークにアクセスするために使用され得るネットワークカード388を含んでもよいことをさらに示す。ネットワークカード388は、Bluetooth(登録商標)ネットワークカード、WiFiネットワークカード、パーソナルエリアネットワーク(PAN)カード、パーソナルエリアネットワーク超低電力技術(PeAUNT: Personal Area Network Ultra-Low-Power Technology)ネットワークカード、テレビジョン/ケーブル/衛星チューナ、または当該技術分野で周知の任意の他のネットワークカードであってもよい。さらに、ネットワークカード388は、チップに組み込まれてもよく、すなわち、ネットワークカード388は、チップ内のフルソリューションであってもよく、別個のネットワークカード388でなくてもよい。
図8に示すように、タッチスクリーンディスプレイ806、ビデオポート338、USBポート342、カメラ348、第1のステレオスピーカ354、第2のステレオスピーカ356、マイクロフォン360、FMアンテナ364、ステレオヘッドフォン366、RFスイッチ370、RFアンテナ372、キーパッド374、モノラルヘッドセット376、バイブレータ378、電源380は、オンチップシステム322の外部にあってもよい。
本明細書で説明する1つまたは複数の方法ステップは、上記で説明したモジュールなどのコンピュータプログラム命令としてメモリ内に記憶されてもよいことが理解されるべきである。これらの命令は、本明細書で説明した方法を実行するために、対応するモジュールと組み合わせてまたは協働して、任意の適切なプロセッサによって実行される場合がある。
本明細書で説明するプロセスまたはプロセスフローにおける特定のステップは、説明したように本発明が機能するために他のステップよりも自然に先行する。しかしながら、そのような順序またはシーケンスが本発明の機能を変えない場合には、本発明は、説明されたステップの順序に限定されない。すなわち、本発明の範囲および趣旨から逸脱することなく、いくつかのステップは、他のステップの前に実行され、後に実行され、または他のステップと並行して(実質的に同時に)実行される場合があることを認識されたい。場合によっては、本発明から逸脱することなく、いくつかのステップが省略される場合があるか、または実行されない場合がある。さらに、「その後(thereafter)」、「次いで(then)」、「次に(next)」などの語は、ステップの順序を限定することを意図していない。これらの語は単に、例示的な方法の説明を通して読者を導くために使用される。
加えて、当業者は、たとえば、本明細書におけるフローチャートおよび関連する説明に基づいて、容易に、開示された発明を実現するために、コンピュータコードを書くことができ、または適切なハードウェアおよび/もしくは回路を識別することができる。
したがって、プログラムコード命令の特定のセットまたは詳細なハードウェアデバイスの開示は、本発明を製作し使用する方法の十分な理解のために必要であるとは考えられない。特許請求されるコンピュータ実施プロセスの発明性のある機能は、上記の説明において、かつ様々なプロセスフローを示す場合がある図面とともに、より詳細に説明される。
1つまたは複数の例示的な態様では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装されてもよい。ソフトウェアにおいて実装される場合、機能は、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして記憶または送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であってもよい。例として、限定はしないが、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、NANDフラッシュ、NORフラッシュ、M-RAM、P-RAM、R-RAM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形態における所望のプログラムコードを担持または記憶するために使用され得、コンピュータによってアクセスされ得る任意の他の媒体を備えてもよい。
ディスク(disk)およびディスク(disc)は、本明細書で使用される場合、コンパクトディスク(「CD」)、レーザディスク(登録商標)、光ディスク、デジタル多用途ディスク(「DVD」)、フロッピー(登録商標)ディスク、およびBlu-ray(登録商標)ディスクを含み、ディスク(disk)は、通常データを磁気的に再生し、ディスク(disc)は、レーザを用いてデータを光学的に再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
代替実施形態は、本発明の趣旨および範囲から逸脱することなく本発明が属する技術分野の当業者には明らかになるであろう。したがって、選択された態様が図示され詳細に説明されてきたが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、各態様において様々な置換および改変が行われてよいことが理解されよう。
100 システム
102 システムオンチップ(SoC)
104 メモリデバイス
106 中央処理ユニット(CPU)
108 メモリコントローラ
110 スタティックランダムアクセスメモリ(SRAM)
112 読出し専用メモリ(ROM)
114 SoCバス
116 オペレーティングシステム、O/S
118 メモリマネージャ
120 スケジューラ構成要素、スケジューラ
122 メモリ電力状態遷移タイマ最適化構成要素
124 バス
200 方法
302 データ入力
304 DRAMコントローラ
310 レジスタ
312 DDRアイドルタイマ設定値
400 タイミング図
402 パワーダウンアイドルタイマ
404 ページクローズアイドルタイマ
406 セルフリフレッシュアイドルタイマ
500 ルックアップテーブル
502 列、入力
504 列、出力
506 メモリ利用率
508 DDR周波数
510 列
512 列
600 グラフ
700 ルックアップテーブル
702 入力
704 列、出力
706 列
708 列
710 列
800 ポータブルコンピューティングデバイス(PCD)
802 マルチコアCPU
806 タッチスクリーンディスプレイ
810 第0のコア
812 第1のコア
814 第Nのコア

Claims (30)

  1. メモリ電力状態遷移タイマを動的に調整するための方法であって、前記方法が、
    コンピューティングデバイス内のプロセッサに結合されたメモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを受領するステップと、
    前記1つまたは複数のパラメータに基づいて、1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値を決定するステップと、
    前記メモリ電力状態遷移タイマ設定値の現在値を前記最適値で更新するステップと
    を備える、方法。
  2. 前記メモリデバイスの使用または性能に影響を及ぼす前記1つまたは複数のパラメータが、メモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量、メモリ利用率、および電力/性能モードのうちの1つまたは複数を備える、請求項1に記載の方法。
  3. 前記メモリ電力状態遷移タイマ設定値が、より低電力のメモリ状態に入るためのアイドルタイマ設定値を備える、請求項1に記載の方法。
  4. 前記メモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを前記受領するステップが、前記1つまたは複数のパラメータの変化を監視および検出するステップを備える、請求項1に記載の方法。
  5. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を前記決定するステップが、ルックアップテーブルにアクセスして、前記1つまたは複数のパラメータに基づいて、前記最適値を決定するステップを備える、請求項1に記載の方法。
  6. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を前記決定するステップが、前記最適値を平均アイドルタイマ期間に基づいて計算するステップを備える、請求項1に記載の方法。
  7. 前記メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)デバイスを備え、前記メモリ電力状態遷移タイマ設定値が、前記DRAMデバイスを低電力モードに遷移させるためのパワーダウンタイマ設定値およびページダウンタイマ設定値を備える、請求項1に記載の方法。
  8. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を前記決定するステップが、複数の設定値の反復探索を備える、請求項1に記載の方法。
  9. メモリ電力状態遷移タイマを動的に調整するためのシステムであって、前記システムが、
    コンピューティングデバイス内のプロセッサに結合されたメモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを受領するための手段と、
    前記1つまたは複数のパラメータに基づいて、1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値を決定するための手段と、
    前記メモリ電力状態遷移タイマ設定値の現在値を前記最適値で更新するための手段と
    を備える、システム。
  10. 前記メモリデバイスの使用または性能に影響を及ぼす前記1つまたは複数のパラメータが、メモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量、メモリ利用率、および電力/性能モードのうちの1つまたは複数を備える、請求項9に記載のシステム。
  11. 前記メモリ電力状態遷移タイマ設定値が、より低電力のメモリ状態に入るためのアイドルタイマ設定値を備える、請求項9に記載のシステム。
  12. 前記メモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを受領するための前記手段が、前記1つまたは複数のパラメータの変化を監視および検出するための手段を備える、請求項9に記載のシステム。
  13. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を決定するための前記手段が、ルックアップテーブルにアクセスして、前記1つまたは複数のパラメータに基づいて、前記最適値を決定するための手段を備える、請求項9に記載のシステム。
  14. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を決定するための前記手段が、前記最適値を平均アイドルタイマ期間に基づいて計算するための手段を備える、請求項9に記載のシステム。
  15. 前記メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)デバイスを備え、前記メモリ電力状態遷移タイマ設定値が、前記DRAMデバイスを低電力モードに遷移させるためのパワーダウンタイマ設定値およびページダウンタイマ設定値を備える、請求項9に記載のシステム。
  16. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を決定するための前記手段が、複数の設定値を反復探索するための手段を備える、請求項9に記載のシステム。
  17. メモリ電力状態遷移タイマを動的に調整するための、コンピュータ可読媒体内に具体化され、プロセッサによって実行可能なコンピュータプログラムであって、前記コンピュータプログラムが、
    コンピューティングデバイス内のプロセッサに結合されたメモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを受領することと、
    前記1つまたは複数のパラメータに基づいて、1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値を決定することと、
    前記メモリ電力状態遷移タイマ設定値の現在値を前記最適値で更新することと
    を行うように構成されたロジックを備える、コンピュータプログラム。
  18. 前記メモリデバイスの使用または性能に影響を及ぼす前記1つまたは複数のパラメータが、メモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量、メモリ利用率、および電力/性能モードのうちの1つまたは複数を備える、請求項17に記載のコンピュータプログラム。
  19. 前記メモリ電力状態遷移タイマ設定値が、より低電力のメモリ状態に入るためのアイドルタイマ設定値を備える、請求項17に記載のコンピュータプログラム。
  20. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を決定することを行うように構成された前記ロジックが、ルックアップテーブルにアクセスして、前記1つまたは複数のパラメータに基づいて、前記最適値を決定することを行うように構成されたロジックを備える、請求項17に記載のコンピュータプログラム。
  21. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を決定することを行うように構成された前記ロジックが、前記最適値を平均アイドルタイマ期間に基づいて計算することを行うように構成されたロジックを備える、請求項17に記載のコンピュータプログラム。
  22. 前記メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)デバイスを備え、前記メモリ電力状態遷移タイマ設定値が、前記DRAMデバイスを低電力モードに遷移させるためのパワーダウンタイマ設定値およびページダウンタイマ設定値を備える、請求項17に記載のコンピュータプログラム。
  23. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値を決定することを行うように構成された前記ロジックが、複数の設定値の反復探索を備える、請求項17に記載のコンピュータプログラム。
  24. メモリデバイスと、
    プロセッサおよびメモリコントローラを備えるシステムオンチップ(SoC)であって、前記メモリコントローラが前記メモリデバイスに電気的に結合される、システムオンチップ(SoC)と、
    前記プロセッサによって実行されるメモリスケジューラであって、前記メモリスケジューラが、低電力メモリ状態に入るために前記メモリコントローラによって使用される、1つまたは複数のメモリ電力状態遷移タイマ設定値の最適値を決定することを行うように構成される、メモリスケジューラと
    を備える、コンピュータシステム。
  25. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値が、前記メモリデバイスの使用または性能に影響を及ぼす1つまたは複数のパラメータを監視することによって決定される、請求項24に記載のコンピュータシステム。
  26. 前記メモリデバイスの使用または性能に影響を及ぼす前記1つまたは複数のパラメータが、メモリトラフィックパターン、メモリ動作周波数、メモリトラフィック量、メモリ利用率、および電力/性能モードのうちの1つまたは複数を備える、請求項25に記載のコンピュータシステム。
  27. 前記メモリ電力状態遷移タイマ設定値が、アイドルタイマ設定値を備える、請求項25に記載のコンピュータシステム。
  28. 前記1つまたは複数のメモリ電力状態遷移タイマ設定値の前記最適値が、ルックアップテーブルにアクセスすることによって決定される、請求項25に記載のコンピュータシステム。
  29. 前記最適値が平均アイドルタイマ期間に基づいて計算される、請求項25に記載のコンピュータシステム。
  30. 前記メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)デバイスを備え、前記メモリ電力状態遷移タイマ設定値が、前記低電力メモリ状態に入るためのパワーダウンタイマ設定値およびページダウンタイマ設定値を備える、請求項25に記載のコンピュータシステム。
JP2018511240A 2015-09-04 2016-08-05 メモリ状態遷移タイマを動的に調整するためのシステムおよび方法 Pending JP2018527676A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/846,306 2015-09-04
US14/846,306 US9690364B2 (en) 2015-09-04 2015-09-04 Systems and methods for dynamically adjusting memory state transition timers
PCT/US2016/045673 WO2017039950A1 (en) 2015-09-04 2016-08-05 Systems and methods for dynamically adjusting memory state transition timers

Publications (2)

Publication Number Publication Date
JP2018527676A true JP2018527676A (ja) 2018-09-20
JP2018527676A5 JP2018527676A5 (ja) 2019-09-05

Family

ID=56684785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018511240A Pending JP2018527676A (ja) 2015-09-04 2016-08-05 メモリ状態遷移タイマを動的に調整するためのシステムおよび方法

Country Status (8)

Country Link
US (1) US9690364B2 (ja)
EP (1) EP3345070B1 (ja)
JP (1) JP2018527676A (ja)
KR (1) KR20180048993A (ja)
CN (1) CN107924225B (ja)
BR (1) BR112018004376B1 (ja)
TW (1) TWI630610B (ja)
WO (1) WO2017039950A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180335828A1 (en) * 2017-05-19 2018-11-22 Qualcomm Incorporated Systems and methods for reducing memory power consumption via device-specific customization of ddr interface parameters
US10642337B2 (en) * 2017-08-03 2020-05-05 Qualcomm Incorporated Active power management in a computing device subsystem based on micro-idle duration
KR102480017B1 (ko) * 2017-08-11 2022-12-21 삼성전자 주식회사 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
US11176986B2 (en) * 2019-12-30 2021-11-16 Advanced Micro Devices, Inc. Memory context restore, reduction of boot time of a system on a chip by reducing double data rate memory training
CN114020140B (zh) * 2020-02-12 2023-11-28 地平线(上海)人工智能技术有限公司 控制硬件模块的方法及装置、电子设备和存储介质
US20200310517A1 (en) * 2020-05-28 2020-10-01 Intel Corporation Adaptive lower power state entry and exit
US11640251B2 (en) 2021-01-20 2023-05-02 Western Digital Technologies, Inc. Early transition to low power mode for data storage devices
US11934252B2 (en) 2021-03-17 2024-03-19 Micron Technology, Inc. Shallow hibernate power state
US20230065593A1 (en) * 2021-08-31 2023-03-02 Micron Technology, Inc. Memory traffic monitoring
US11886220B2 (en) * 2022-05-05 2024-01-30 Qualcomm Incorporated Dynamic power-down management in a computing device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905901A (en) 1996-10-29 1999-05-18 Micron Electronics Method for adaptive power management of a computer system
US6820209B1 (en) * 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
US6563746B2 (en) 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US6910114B2 (en) * 2002-11-15 2005-06-21 Intel Corporation Adaptive idle timer for a memory device
EP1617315A1 (en) 2004-07-13 2006-01-18 Harman Becker Automotive Systems GmbH Adaptive time-out system
US7610497B2 (en) 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
JP2006343946A (ja) * 2005-06-08 2006-12-21 Kyocera Mita Corp メモリアクセス制御装置及びコンピュータプログラム
TW200825705A (en) * 2006-04-26 2008-06-16 Nxp Bv Method and system for power-state transition controllers
US7930565B2 (en) * 2006-09-11 2011-04-19 Texas Instruments Incorporated Power-optimizing memory analyzer, method of operating the analyzer and system employing the same
US7689850B2 (en) 2006-11-28 2010-03-30 Dell Products L.P. System and method for adaptive information handling system power management
US8090967B2 (en) * 2008-05-23 2012-01-03 Intel Corporation Power state transition initiation control of memory interconnect based on early warning signal, memory response time, and wakeup delay
JP5375187B2 (ja) * 2009-02-27 2013-12-25 日本電気株式会社 消費電力低減回路および消費電力低減方法
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
CN102081964B (zh) * 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
US8738937B2 (en) * 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
US8555095B2 (en) * 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US20120159230A1 (en) * 2010-12-17 2012-06-21 Hao Chen Mechanism for Updating Memory Controller Timing Parameters During a Frequency Change
TWI471866B (zh) * 2011-02-14 2015-02-01 Innostor Technology Corp Power saving external USB mass storage device (mass storage device) and its power saving method
US8527792B2 (en) * 2011-05-13 2013-09-03 Synology Incorporated Power saving method and apparatus thereof
JP5681576B2 (ja) * 2011-06-29 2015-03-11 ルネサスエレクトロニクス株式会社 ホストコントローラ装置、情報処理装置及びイベント情報出力方法
US8782454B2 (en) 2011-10-28 2014-07-15 Apple Inc. System and method for managing clock speed based on task urgency
US9104421B2 (en) * 2012-07-30 2015-08-11 Nvidia Corporation Training, power-gating, and dynamic frequency changing of a memory controller
CN102929381B (zh) 2012-10-22 2015-08-05 威盛电子股份有限公司 电子系统及其电源管理方法
US8971194B2 (en) 2012-10-29 2015-03-03 At&T Intellectual Property I, L.P. Controlling wireless transition timers based on application and content
US20140157026A1 (en) 2012-12-05 2014-06-05 Advanced Micro Devices, Inc. Methods and apparatus for dynamically adjusting a power level of an electronic device
US8842324B1 (en) * 2013-03-13 2014-09-23 Xerox Corporation Method and device for accurately estimating power consumption
TWI641943B (zh) * 2013-03-15 2018-11-21 美商英特爾公司 控制電源供應單元於閒置狀態期間的功率消耗之技術
US9704557B2 (en) * 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
JP6774160B2 (ja) * 2013-12-06 2020-10-21 キヤノン株式会社 情報処理装置、並びに、データ転送装置の制御方法

Also Published As

Publication number Publication date
EP3345070B1 (en) 2022-04-13
BR112018004376B1 (pt) 2023-12-05
TW201719651A (zh) 2017-06-01
EP3345070A1 (en) 2018-07-11
US9690364B2 (en) 2017-06-27
BR112018004376A2 (pt) 2018-10-02
US20170068308A1 (en) 2017-03-09
TWI630610B (zh) 2018-07-21
KR20180048993A (ko) 2018-05-10
CN107924225B (zh) 2022-05-13
WO2017039950A1 (en) 2017-03-09
CN107924225A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
EP3345070B1 (en) Systems and methods for dynamically adjusting memory state transition timers
US9378536B2 (en) CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing
US8656196B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
US9939869B2 (en) Methods and systems for coordination of operating states amongst multiple SOCs within a computing device
US10503238B2 (en) Thread importance based processor core parking and frequency selection
US9244747B2 (en) System and method for providing dynamic clock and voltage scaling (DCVS) aware interprocessor communication
US10296069B2 (en) Bandwidth-monitored frequency hopping within a selected DRAM operating point
JP2018505476A (ja) マルチクラスタ異種プロセッサアーキテクチャにおいて動的キャッシュ拡張を提供するためのシステムおよび方法
JP6151465B1 (ja) プロセッサコアの電力モードを制御するためのレイテンシベースの電力モードユニット、ならびに関連する方法およびシステム
US9507641B1 (en) System and method for dynamic granularity control of parallelized work in a portable computing device (PCD)
US20160147577A1 (en) System and method for adaptive thread control in a portable computing device (pcd)
TWI772438B (zh) 用於計算設備中的動態緩衝器大小設定的系統和方法
TW201910969A (zh) 在計算設備子系統中基於微閒置持續時間的積極的功率管理

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201109