JP5681576B2 - ホストコントローラ装置、情報処理装置及びイベント情報出力方法 - Google Patents
ホストコントローラ装置、情報処理装置及びイベント情報出力方法 Download PDFInfo
- Publication number
- JP5681576B2 JP5681576B2 JP2011143828A JP2011143828A JP5681576B2 JP 5681576 B2 JP5681576 B2 JP 5681576B2 JP 2011143828 A JP2011143828 A JP 2011143828A JP 2011143828 A JP2011143828 A JP 2011143828A JP 5681576 B2 JP5681576 B2 JP 5681576B2
- Authority
- JP
- Japan
- Prior art keywords
- event
- event information
- system memory
- timer
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/24—Interrupt
- G06F2213/2406—Generation of an interrupt or a group of interrupts after a fixed or calculated time elapses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Power Sources (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。図1を用いて本発明の実施の形態1にかかるホスト装置の構成例について説明する。ホスト装置10は、例えば、パーソナルコンピュータや、ノートブック型パーソナルコンピュータ等であり、USBデバイスを接続することができる装置である。
続いて、図6を用いて本発明の実施の形態2にかかるUSBホストコントローラ60の構成例について説明する。USBホストコントローラ60は、USBインタフェース部51と、外部インタフェース部52と、電力制御部53と、システムインタフェース部59と、割り込み制御部61と、イベント制御部63とを備えている。USBインタフェース部51と、外部インタフェース部52と、電力制御部53と、システムインタフェース部59とは、図2において説明したUSBホストコントローラ50に備えられている構成と同じであるため、詳細な説明を省略する。
続いて、図8を用いて本発明の実施の形態3にかかるUSBホストコントローラの動作例について説明する。実施の形態3にかかるUSBホストコントローラは、図6のUSBホストコントローラ60を用いる。
続いて、図10を用いて本発明の実施の形態4にかかるUSBホストコントローラの動作例について説明する。実施の形態4にかかるUSBホストコントローラは、図2のUSBホストコントローラ50を用いる。
15 システムバス
20 CPU
30 システムメモリ
40 外部メモリ
50 USBホストコントローラ
51 USBインタフェース部
52 外部インタフェース部
53 電力制御部
54 割り込み制御部
55 IMODタイマ保持部
56 イベント制御部
57 イベント抽出部
58 イベントバッファ
59 システムインタフェース部
60 USBホストコントローラ
61 割り込み制御部
62 IMODタイマ保持部
63 イベント制御部
64 イベント抽出部
65 イベントバッファ
Claims (9)
- 発生したイベント情報をシステムメモリへ出力するイベント制御部と、
前記システムメモリに記録されているイベントを実行するプロセッサに対して、前記イベント制御部から前記システムメモリへ出力されたイベントの実行を要求する割り込み信号を出力する割り込み制御部と、を備え、
前記割り込み制御部は、
第1および第2の割り込み信号を出力するタイミングをそれぞれ示す第1および第2の割り込み信号出力タイマを有し、
前記イベント制御部は、
発生した第1のイベント情報を蓄積し、前記第1の割り込み信号出力タイマに同期して、蓄積された前記第1のイベント情報を前記システムメモリに出力する第1のイベントバッファと、
発生した第2のイベント情報を蓄積し、前記第2の割り込み信号出力タイマに同期して、蓄積された前記第2のイベント情報を前記システムメモリに出力する第2のイベントバッファと、を有し、
前記第1の割り込み信号出力タイマがタイムアウトするときに前記第2の割り込み信号出力タイマが起動中である場合には、前記第1の割り込み信号出力タイマに同期して出力されるべき前記第1のイベントバッファに蓄積された前記第1のイベント情報を、前記第2の割り込み信号出力タイマに同期して前記システムメモリへ出力する、ホストコントローラ装置。 - 前記イベント制御部は、
前記第1の割り込み信号出力タイマがタイムアウトしてから前記第2の割り込み信号出力タイマがタイムアウトするまでの期間が所定期間内である場合には、前記第1のイベントバッファに蓄積された前記第1のイベント情報を、前記第2の割り込み信号出力タイマに同期して前記システムメモリへ出力する、請求項1記載のホストコントローラ装置。 - 前記システムメモリおよび前記プロセッサと、システムバスを介して情報の入出力を行うシステムインターフェース部をさらに備え、
前記システムインターフェース部は、
前記第1および第2のイベント情報及び前記第1および第2の割り込み信号の少なくとも一方を前記システムバスへ出力する際に起動される、請求項1に記載のホストコントローラ装置。 - 前記第1および第2のイベント情報および前記第1及び第2の割り込み信号の少なくとも一方が前記システムバスへ出力される際に、前記システムインターフェース部に対して電力を供給する電力制御部をさらに備える、請求項3記載のホストコントローラ装置。
- 前記第1および第2の割り込み信号出力タイマは、それぞれ対応する前記第1および第2のイベント情報が前記システムメモリに出力された後に起動され、
前記第1および第2の割り込み信号はそれぞれ、前記第1および第2の割り込み信号出力タイマが満了した後に、前記システムメモリへ出力される請求項1記載のホストコントローラ装置。 - 請求項1乃至5のいずれか1項に記載のホストコントローラ装置と、
前記ホストコントローラ装置から出力される前記第1および第2のイベント情報を蓄積するシステムメモリと、
前記ホストコントローラ装置から出力される前記第1および第2の割り込み信号を受け取り、前記第1のおよび第2の割り込み信号に基づいて、前記システムメモリに蓄積されているイベント情報に基づくイベントを実行するプロセッサと、を備える情報処理装置。 - 発生した第1および第2のイベント情報をシステムメモリへ出力する際に、
プロセッサに対して第1および第2の割り込み信号を出力するタイミングを示し、前記第1および第2のイベント情報にそれぞれ対応づけられた第1および第2の割り込み信号出力タイマが起動されているか否かを判定し、
第1の割り込み信号出力タイマがタイムアウトしたときに前記第2の割り込み信号出力タイマが起動していた場合には、
前記第1の割り込み信号出力タイマに対応づけられた前記第1のイベント情報を、前記第2の割り込み信号出力タイマに同期して、前記第2の割り込み信号出力タイマに対応付けられた前記第2のイベント情報とともに前記システムメモリへ出力する、イベント情報出力方法。 - 前記第1および第2のイベント情報を前記システムメモリへ出力する際に、
前記システムメモリおよび前記プロセッサと、システムバスを介して情報の入出力を行うシステムインターフェース部を起動する、請求項7記載のイベント情報出力方法。 - 前記第1および第2の割り込み信号出力タイマは、対応する前記第1および第2のイベント情報が前記システムメモリへ出力された後に起動され、
前記第1および第2の割り込み信号は、対応する前記第1および第2の割り込み信号出力タイマが満了した後に、前記システムメモリへ出力される請求項7記載のイベント情報出力方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011143828A JP5681576B2 (ja) | 2011-06-29 | 2011-06-29 | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 |
US13/532,296 US8924614B2 (en) | 2011-06-29 | 2012-06-25 | Host controller apparatus, information processing apparatus, and event information output method |
US14/524,488 US9201822B2 (en) | 2011-06-29 | 2014-10-27 | Host controller apparatus, information processing apparatus, and event information output method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011143828A JP5681576B2 (ja) | 2011-06-29 | 2011-06-29 | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013012009A JP2013012009A (ja) | 2013-01-17 |
JP5681576B2 true JP5681576B2 (ja) | 2015-03-11 |
Family
ID=47391836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011143828A Active JP5681576B2 (ja) | 2011-06-29 | 2011-06-29 | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8924614B2 (ja) |
JP (1) | JP5681576B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5681576B2 (ja) * | 2011-06-29 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 |
CN103631747B (zh) * | 2013-11-20 | 2016-05-25 | 飞天诚信科技股份有限公司 | 一种通讯模式的识别方法 |
CN104794086B (zh) * | 2015-03-27 | 2017-10-27 | 北京交大思诺科技股份有限公司 | 一种串行通信的安全系统和安全的串行通信方法 |
US9690364B2 (en) * | 2015-09-04 | 2017-06-27 | Qualcomm Incorporated | Systems and methods for dynamically adjusting memory state transition timers |
JP2019109413A (ja) * | 2017-12-20 | 2019-07-04 | セイコーエプソン株式会社 | 画像表示装置及びその制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09204311A (ja) * | 1996-01-29 | 1997-08-05 | Toshiba Corp | 情報処理システム |
US7073006B2 (en) * | 2001-08-02 | 2006-07-04 | Intel Corporation | Implementing hardware interrupt event driven mechanism to offer soft real-time universal serial bus |
JP3785641B2 (ja) | 2001-10-30 | 2006-06-14 | ソニー株式会社 | 情報処理装置および情報処理方法、並びにプログラム |
US6877058B2 (en) | 2001-10-30 | 2005-04-05 | Sony Corporation | Information processing unit having a slot, information processing method for an information processing unit, and program that controls an information processing unit |
JP4376787B2 (ja) | 2002-11-21 | 2009-12-02 | 富士通株式会社 | イベント通知方法、デバイス及びプロセッサシステム |
JP4541007B2 (ja) * | 2004-03-19 | 2010-09-08 | 株式会社リコー | ネットワーク割り込み制御方法、情報処理装置及び画像形成装置 |
JP2009093418A (ja) | 2007-10-09 | 2009-04-30 | Nec Electronics Corp | ホストコントローラ装置及びデータ転送制御方法 |
JP2010140266A (ja) * | 2008-12-11 | 2010-06-24 | Toshiba Corp | 電子デバイスシステムと電子デバイス |
JP5345902B2 (ja) * | 2009-06-24 | 2013-11-20 | エヌイーシーコンピュータテクノ株式会社 | データ送信装置、データ送信方法、及びデータ送信プログラム |
JP5600455B2 (ja) | 2010-03-24 | 2014-10-01 | 大日本スクリーン製造株式会社 | インクジェットプリンタ |
US8566494B2 (en) * | 2011-03-31 | 2013-10-22 | Intel Corporation | Traffic class based adaptive interrupt moderation |
JP5681576B2 (ja) * | 2011-06-29 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 |
-
2011
- 2011-06-29 JP JP2011143828A patent/JP5681576B2/ja active Active
-
2012
- 2012-06-25 US US13/532,296 patent/US8924614B2/en active Active
-
2014
- 2014-10-27 US US14/524,488 patent/US9201822B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8924614B2 (en) | 2014-12-30 |
JP2013012009A (ja) | 2013-01-17 |
US9201822B2 (en) | 2015-12-01 |
US20150046619A1 (en) | 2015-02-12 |
US20130007326A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101503627B1 (ko) | 리소스 세트 천이들을 스케줄링함으로써 휴대용 컴퓨팅 디바이스에 있어서의 프로세서 어플리케이션 상태들 간의 리소스 레이턴시의 최소화 | |
JP5601731B2 (ja) | プロセッサを動的に制御するシステムおよび方法 | |
JP5681576B2 (ja) | ホストコントローラ装置、情報処理装置及びイベント情報出力方法 | |
KR101997316B1 (ko) | 제어 장치, 제어 장치의 제어 방법 및 기억 매체 | |
JP6038699B2 (ja) | 電子機器 | |
EP3332306B1 (en) | System and method for cache aware low power mode control in a portable computing device | |
KR20060131543A (ko) | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 | |
EP2818971B1 (en) | Electronic device, method for controlling electronic device, and program | |
JP2010015318A (ja) | Usbホストコントローラ、情報処理装置及びプログラム | |
US11209885B2 (en) | Information processing apparatus, method for controlling the same, and non-transitory computer-readable storage medium | |
CN102687097A (zh) | 用于以保证的稳定状态期限来控制中央处理单元功率的系统和方法 | |
US9176570B2 (en) | System and method for providing universal serial bus link power management policies in a processor environment | |
JP2013222321A (ja) | メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム | |
JP2011258045A (ja) | シミュレーション装置、シミュレーションプログラム及び方法 | |
JP4910067B1 (ja) | 電子機器および電子機器の省電力制御方法 | |
JP4523910B2 (ja) | 並列処理装置及び並列処理方法及び並列処理プログラム | |
WO2016182683A1 (en) | System and method for dynamic granularity control of parallelized work in a portable computing device (pcd) | |
CN103024543A (zh) | 机顶盒低功耗实现方法和实现装置 | |
JP2018508801A (ja) | シンク要求を使用したリフレッシュレート制御 | |
JP5852431B2 (ja) | 画像処理装置、その制御方法、及びプログラム | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2010055265A (ja) | システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体 | |
JP6291992B2 (ja) | スマート端末、消費電力の状態の制御方法、および、消費電力状態制御プログラム | |
JP2017016219A (ja) | 電子機器および給電制御プログラム | |
JP4870098B2 (ja) | 電子装置及び該電子装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5681576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |