JP5681576B2 - ホストコントローラ装置、情報処理装置及びイベント情報出力方法 - Google Patents

ホストコントローラ装置、情報処理装置及びイベント情報出力方法 Download PDF

Info

Publication number
JP5681576B2
JP5681576B2 JP2011143828A JP2011143828A JP5681576B2 JP 5681576 B2 JP5681576 B2 JP 5681576B2 JP 2011143828 A JP2011143828 A JP 2011143828A JP 2011143828 A JP2011143828 A JP 2011143828A JP 5681576 B2 JP5681576 B2 JP 5681576B2
Authority
JP
Japan
Prior art keywords
event
event information
system memory
timer
interrupt signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011143828A
Other languages
English (en)
Other versions
JP2013012009A (ja
Inventor
満 藤井
満 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011143828A priority Critical patent/JP5681576B2/ja
Priority to US13/532,296 priority patent/US8924614B2/en
Publication of JP2013012009A publication Critical patent/JP2013012009A/ja
Priority to US14/524,488 priority patent/US9201822B2/en
Application granted granted Critical
Publication of JP5681576B2 publication Critical patent/JP5681576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24Interrupt
    • G06F2213/2406Generation of an interrupt or a group of interrupts after a fixed or calculated time elapses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)

Description

本発明は、システムメモリに記録されているイベント情報にかかるイベントを、プロセッサに対して割り込み信号を出力することにより実行させるホストコントローラ装置に関する。
USB(Universal Serial Bus)デバイスが接続されるホスト装置は、USBデバイスとの通信を制御するために、USBホストコントローラを搭載している。ホスト装置は、例えばノート型パーソナルコンピュータ(以下、ノートPCと称する)等がある。ノートPCは、バッテリを用いて動作させることがあるため、省電力化が求められている。そのため、ノートPCに搭載するUSBホストコントローラについても消費電力の削減が求められている。
特許文献1には、ホスト装置の内蔵スロットに接続されているUSBデバイスが使用されているか否かを検出し、USBデバイスが使用されていない場合、そのUSBデバイスに関するCPUへの割り込み信号の出力を停止することが記載されている。これにより、ホストコントローラの消費電力の削減を実現することができる。
特許文献2には、USBホストコントローラは、データ転送を必要とするエンドポイントを特定することにより、特定したエンドポイントのみにデータ転送を行うことが記載されている。これにより、設定されているエンドポイント全てにデータ転送を行う場合と比較して、消費電力の削減が見込まれる。エンドポイントとは、USBシステムバスにおいてデータ転送を行うために用いられる転送用バッファである。
特許文献3には、システムリセット信号と、レジュームリセット信号とのいずれかを選択して、選択信号をUSBホストコントローラへ供給することが記載されている。システムリセット信号は、コンピュータシステムに電源が初期投入された場合に、コンピュータシステム全体をリセットする信号である。レジュームリセット信号は、サスペンド状態から通常状態へ復帰する際に発生し、サスペンドにより電源オフされているデバイスをリセットする信号である。これらの信号を切り替えて用いることにより、USBホストコントローラが電源オフされていた場合には、レジュームリセット信号を用いることにより、通常状態へ復帰させることができる。これにより、USBホストコントローラの低消費電力を実現することができる。
上述したように、USBホストコントローラの省電力化を図るために様々な技術が用いられている。
ここで、非特許文献1には、xHCI(extensible Host Controller Interface for Universal Serial Bus)準拠USBホストコントローラは、イベントが発生した場合、システムメモリ上のEvent Ringを更新することが記載されている。例えば、イベントとは、Down Portに接続されたUSBデバイスの切断等により、接続状況が変化することである。USBホストコントローラは、Event Ringを更新した後に、CPUに対して割り込み通知を出力し処理を要求する。ただし、USBホストコントローラからCPUに対する割り込み通知の出力は、Interrupt Moderation(以下、IMODと称する)によって定められた時間を空ける必要がある。そのため、USBホストコントローラは、前回の割り込み通知の出力からIMOD時間を経過していない場合、IMOD時間経過後に割り込み通知を出力する。
特開2003−202943号公報 特開2009−093418号公報 特開平11−194847号公報
extensible Host Controller Interface for Universal Serial Bus (xHCI) Revision 1.0、 Intel Corporation、 2010年5月21日
USBホストコントローラは、消費電力を減らすためにホストコントローラ内部のクロックを止め、システムバスがPCIExpressの場合には、Link StateをL1に遷移させる等の省電力モードを実行する。ここで、非特許文献1に記載されているUSBホストコントローラは、Event Ringを更新するために、システムメモリへアクセスを行う必要がある。そのため、USBコントローラは、イベント発生毎に省電力モードから通常モードに復帰して、Event Ringを更新してから再び省電力モードに戻るという動作を繰り返す。
しかし、USBホストコントローラ上で発生するイベントは、IMODとは非同期に発生する。そのため、Event Ringの更新は不定期に行われる。CPUがイベントの処理を開始するのはIMOD時間経過後に割り込み信号が出力されるタイミングである。そのため、IMOD時間内のEvent Ringの更新のたびに省電力モードが解除されることにより、USBホストコントローラにおいて無駄な電力が消費されるという問題が生じる。
本発明の第1の態様にかかるホストコントローラ装置は、発生したイベント情報をシステムメモリへ出力するイベント制御部と、前記システムメモリに記録されているイベントを実行するプロセッサに対して、前記イベント制御部から前記システムメモリへ出力されたイベントの実行を要求する割り込み信号を出力する割り込み制御部と、を備え、前記イベント制御部は、前記割り込み制御部が前記プロセッサに対して割り込み信号を出力するタイミングと同期して前記発生したイベント情報を前記システムメモリへ出力するものである。
このようなホストコントローラ装置を用いることにより、割り込み信号がプロセッサへ出力されるタイミングと同期して発生したイベント情報をシステムメモリへ出力することができる。これにより、イベント情報を出力することによるシステムメモリへのアクセス頻度を減少させることができるため、ホストコントローラ装置の省電力化を図ることができる。
本発明の第2の態様にかかる情報処理装置は、発生したイベント情報をシステムメモリへ出力するイベント制御部と、前記システムメモリに記録されているイベントを実行するプロセッサに対して、前記イベント制御部から前記システムメモリへ出力されたイベントの実行を要求する割り込み信号を出力する割り込み制御部と、を備え、前記イベント制御部は、前記割り込み制御部が前記プロセッサに対して割り込み信号を出力するタイミングと同期して前記発生したイベント情報を前記システムメモリへ出力するホストコントローラ装置と、前記ホストコントローラ装置から出力されるイベント情報を蓄積するシステムメモリと、前記ホストコントローラ装置から出力される割り込み信号を受け取り、前記割り込み信号に基づいて、前記システムメモリに蓄積されているイベント情報に基づくイベントを実行するプロセッサと、を備えるものである。
このような情報処理装置を用いることにより、割り込み信号がプロセッサへ出力されるタイミングと同期して発生したイベント情報をシステムメモリへ出力することができる。これにより、イベント情報を出力することによるシステムメモリへのアクセス頻度を減少させることができるため、情報処理装置の省電力化を図ることができる。
本発明の第3の態様にかかるイベント情報出力方法は、発生したイベント情報をシステムメモリへ出力する際に、プロセッサに対して割り込み信号を出力するタイミングを示す割り込み信号出力タイマが起動されているか否かを判定し、前記割り込み信号出力タイマが起動されている場合に、前記割り込み信号出力タイマに同期して前記発生したイベント情報を前記システムメモリへ出力するものである。
このようなイベント情報出力方法を用いることにより、割り込み信号がプロセッサへ出力されるタイミングと同期して発生したイベント情報をシステムメモリへ出力することができる。これにより、イベント情報を出力することによるシステムメモリへのアクセス頻度を減少させることができるため、このイベント情報出力方法に用いられるホストコントローラ装置の省電力化を図ることができる。
本発明により、省電力化を図りつつシステムメモリへイベント情報を出力することができるホストコントローラ装置、情報処理装置及びイベント情報出力方法を提供することができる。
実施の形態1にかかるホスト装置の構成図である。 実施の形態1にかかるUSBホストコントローラの構成図である。 実施の形態1にかかるUSBホストコントローラの動作を示す図である。 実施の形態1にかかるUSBホストコントローラの動作を示す図である。 実施の形態1にかかるUSBホストコントローラにおけるイベント情報通知処理のフローチャートである。 実施の形態2にかかるUSBホストコントローラの構成図である。 実施の形態2にかかるUSBホストコントローラの動作を示す図である。 実施の形態3にかかるUSBホストコントローラの動作を示す図である。 実施の形態3にかかるUSBホストコントローラにおけるイベント情報通知処理のフローチャートである。 実施の形態4にかかるUSBホストコントローラにおけるイベント情報通知処理のフローチャートである。
(実施の形態1)
以下、図面を参照して本発明の実施の形態について説明する。図1を用いて本発明の実施の形態1にかかるホスト装置の構成例について説明する。ホスト装置10は、例えば、パーソナルコンピュータや、ノートブック型パーソナルコンピュータ等であり、USBデバイスを接続することができる装置である。
ホスト装置10は、CPU20と、システムメモリ30と、外部メモリ40と、USBホストコントローラ50とを備えている。また、CPU20と、システムメモリ30と、外部メモリ40と、USBホストコントローラ50とは、システムバス15を介して接続されている。
CPU20は、ホスト装置10における情報処理を制御するプロセッサの一つの例である。CPU20は、システムメモリ30に記録されている処理内容(処理プログラム)を実行する。システムメモリ30は、例えば、Random Access Memory(RAM)等により構成される。外部メモリ40は、例えば、ハードディスク装置や、光ディスク装置等であってもよい。外部メモリ40には、テキストデータや、音声データ、動画データ等が記録されていてもよい。
USBホストコントローラ50は、ホスト装置10にUSBデバイス装置を接続するために用いられる。USBホストコントローラ50は、CPU20から出力された信号もしくはデータ等をUSBデバイス装置へ出力し、USBデバイス装置から出力された信号もしくはデータをCPU20又はシステムメモリ30へ出力する。つまり、USBホストコントローラ50は、CPU20及びシステムメモリ30と、USBデバイス装置との間の通信を仲介する。
続いて、図2を用いて本発明の実施の形態1にかかるUSBホストコントローラ50の構成例について説明する。USBホストコントローラ50は、USBインタフェース部51と、外部インタフェース部52と、電力制御部53と、割り込み制御部54と、IMODタイマ保持部55と、イベント制御部56と、イベント抽出部57と、イベントバッファ58と、システムインタフェース部59と、を備えている。
USBインタフェース部51は、Downportに接続されたUSBデバイス装置とデータ転送を行う。具体的には、ホスト装置10からUSBデバイス装置へのデータ転送、及び、USBデバイス装置からホスト装置10へのデータ転送は、USBインタフェース部51を介して行われる。ホスト装置10とUSBデバイス装置との間において転送されるデータは、テキストデータや、映像データ等であってもよく、USBデバイス装置の動作を制御するために用いられる制御データ等であってもよい。USBインタフェース部51は、例えば、USBデバイス装置からホスト装置10に対するデータ転送が発生した場合に、イベント情報をイベント制御部56へ出力する。
外部インタフェース部52は、例えば、USBデバイス装置に対する電力制御(VBUS制御)を行うために用いられる。外部インタフェース部52は、USBホストコントローラ50にUSBデバイス装置が接続されたこと、及び、USBデバイス装置との接続が解除されたことを検出する。また、外部インタフェース部52は、USBデバイス装置が接続されている状態において、USBホストコントローラ50とUSBデバイス装置との間に発生した障害等も検出する。外部インタフェース部52は、USBデバイス装置との接続、接続解除又はUSBデバイス装置との間の障害を検出した場合、イベント情報をイベント制御部56へ出力する。
電力制御部53は、USBホストコントローラ50内のそれぞれの構成要素に対する電力供給を制御する。例えば、電力制御部53は、USBホストコントローラ50が低消費電力モードもしくは省電力モードに遷移した場合に、それぞれの構成要素に対する電力供給を停止もしくは供給する電力量を減少させる。
割り込み制御部54は、割り込み信号を、システムインタフェース部59を介してCPU20へ出力する。割り込み信号は、USBホストコントローラ50において発生したイベントの処理を要求するために、CPU20へ出力される信号である。CPU20は、割り込み信号を受け取ると、システムメモリ30に記録されているイベント情報にかかる処理を実行する。
割り込み制御部54は、IMODタイマ保持部55を有している。IMODタイマ保持部55は、割り込み信号の出力タイミングを示すIMODタイマを保持している。割り込み制御部54は、IMODタイマにより定められた期間が経過した後に、割り込み信号をCPU20へ出力することができる。これにより、IMODタイマにより定められた期間内は、CPU20に対して割り込み信号が通知されることはない。そのため、CPU20が割り込み信号を受け取る頻度を減少させることができるため、CPU20の処理負荷を抑制することができる。さらに、割り込み制御部54は、IMODタイマに関する情報をイベント制御部56へ出力する。
IMODタイマは、割り込み制御部54から割り込み信号が出力されたタイミング、つまり、割り込み制御部54から割り込み信号が出力された直後に起動される。IMODタイマは、予め定められた期間が経過すると、タイムアウトする。割り込み制御部54は、IMODタイマが起動されていない状態において、イベント制御部56からイベント発生に関する情報を受け取ると、割り込み信号を出力する。また、割り込み制御部54は、IMODタイマが起動されている状態において、イベント制御部56からイベント発生に関する情報を受け取ると、IMODタイマがタイムアウトした後に、割り込み信号を出力する。
イベント制御部56は、イベント抽出部57と、イベントバッファ58と、を有している。イベントバッファ58は、USBインタフェース部51及び外部インタフェース部52から出力されたイベント情報を受け取り、蓄積する。また、イベントバッファ58は、USBインタフェース部51及び外部インタフェース部52以外からもUSBホストコントローラ50内において発生したイベント情報を受け取り、蓄積してもよい。
イベント抽出部57は、イベントバッファ58に蓄積されたイベント情報を抽出し、システムインタフェース部59を介してシステムメモリ30へ出力する。システムメモリ30は、イベント情報を蓄積する領域(以下、Event Ringと称する)を有しており、イベント抽出部57から出力されたイベント情報は、Event Ringに蓄積される。システムメモリ30は、イベント抽出部57からイベント情報を受け取る毎に、Event Ringを更新して、受け取ったイベント情報を蓄積する。
イベント抽出部57は、IMODタイマ保持部55から出力されたIMODタイマに関する情報を受け取る。IMODタイマに関する情報には、IMODタイマが起動されているか否かに関する情報、及び、IMODタイマがタイムアウトするタイミング情報等が含まれる。
イベント抽出部57は、IMODタイマが起動されていない場合には、イベントバッファ58に蓄積されているイベント情報を抽出し、システムメモリ30へ出力する。イベント抽出部57は、IMODタイマが起動されており、IMODタイマがタイムアウトしていない場合には、イベント情報をシステムメモリ30へ出力しない。つまり、イベント情報は、一定期間イベントバッファ58に蓄積された状態となる。イベント抽出部57は、IMODタイマが起動されており、IMODタイマがタイムアウトした場合には、イベントバッファ58に蓄積されているイベント情報を抽出し、システムメモリ30へ出力する。
システムインタフェース部59は、システムバス15と接続されている。システムインタフェース部59は、ホスト装置10からシステムバス15を介して出力されたデータを受け取る。また、システムインタフェース部59は、割り込み制御部54から出力される割り込み信号及びイベント制御部56から出力されるイベント情報を、システムバス15を介して、CPU20及びシステムメモリ30へ出力する。
システムインタフェース部59は、ホスト装置10とUSBホストコントローラ50との間におけるデータ転送が発生しない場合、つまり、システムバス15にデータが流れない状態の場合、消費電力を抑えるために、低消費電力モードに遷移する。低消費電力モードは、省電力モードと称されてもよい。システムインタフェース部59は、低消費電力モードと、通常電力モードとのいずれかのモードが設定され動作する。低消費電力モードは、通常電力モードと比較して少ない消費電力により動作し、電力が供給されずに動作が停止している状態も含む。通常電力モードは、低消費電力モードと比較して多い消費電力により動作する。さらに、低消費電力モードと通常電力モードとの間に、消費する電力量に応じて、複数のモードが設定されてもよい。
システムインタフェース部59は、電力制御部53から電力の供給を受ける。システムインタフェース部59は、例えば、CPU20又はシステムメモリ30へ出力するデータがある場合にのみ、通常電力モードにより動作し、その他の場合は、低消費電力モードで動作してもよい。この場合、電力制御部53は、割り込み制御部54から、割り込み信号が出力される旨のメッセージを受けた場合に、システムインタフェース部59に電力を供給し通常電力モードに遷移させてもよい。さらに、電力制御部53は、イベント制御部56からイベント情報を出力する旨のメッセージを受けた場合に、システムインタフェース部59に電力を供給し通常電力モードに遷移させてもよい。電力制御部53は、割り込み制御部54及びイベント制御部56から割り込み信号及びイベント情報が出力される旨のメッセージを受けていない場合、システムインタフェース部59に対して供給する電力を減らす、もしくは、停止して低消費電力モードに遷移させてもよい。
続いて、図3を用いて本発明の実施の形態1にかかるUSBホストコントローラ50の動作例について説明する。図3において、Power Modeとは、システムインタフェース部59が動作するモードを示している。Lowは、低消費電力モードを示しており、Normalは、通常電力モードを示している。また、図3は、イベントA、B、C、Dが発生し、イベントバッファ58に蓄積されている状態を示している。
はじめに、イベントAが発生した状態では、IMODタイマは起動されていない。そのため、イベント制御部56は、イベントAに関する情報をシステムメモリ30へ出力し、Event Ringを更新する。この時、システムインタフェース部59は、通常電力モードにより動作している。割り込み制御部54は、イベントAに関する情報が出力された後に割り込み信号(Interrupt)をCPU20へ出力し、IMODタイマを起動させる。
CPU20は、割り込み信号を受け取ると、システムメモリ30に蓄積されているイベントAに関する処理を実行する。システムインタフェース部59は、割り込み信号及びイベント情報が出力されなくなると、通常電力モードから低消費電力モードへ遷移する。
イベントBが発生した状態では、IMODタイマが起動されており、IMODタイマは、タイムアウトしていない。そのため、イベントBに関する情報は、イベントバッファ58に蓄積され、システムメモリ30へ出力されない。イベントC及びDについても同様に、システムメモリ30へ出力されず、イベントバッファ58に蓄積される。IMODタイマが、タイムアウトした後に、イベント抽出部57は、イベントB、C及びDに関する情報をシステムメモリ30へ出力し、Event Ringを更新する。この時、システムインタフェース部59は、低消費電力モードから通常電力モードに遷移して動作している。
割り込み制御部54は、イベントB、C及びDに関する情報が出力されたことにより、割り込み信号をCPU20へ出力する。割り込み制御部54から割り込み信号が出力されることにより、再度IMODタイマが起動される。
ここで、図4を用いて、本発明を適用する前における、イベントが発生するたびにEvent Ringが更新される動作例について説明する。図4においては、イベントB、C及びDの発生に伴い、イベント抽出部57は、イベント情報をシステムメモリ30に出力し、Event Ringを更新する。そのため、システムインタフェース部59は、イベント情報がシステムメモリ30へ出力されるたびに、通常電力モードに遷移している。図4においては、図3と比較して、システムインタフェース部59が通常電力モードにて動作している期間が長い。そのため、本発明を用いることにより、システムインタフェース部59の省電力化を図れることは明らかである。
続いて、図5を用いて本発明の実施の形態1にかかるUSBホストコントローラ50におけるイベント情報通知処理の流れについて説明する。はじめに、USBインタフェース部51及び外部インタフェース部52から発生したイベント情報がイベント制御部56へ出力される(S11)。USBインタフェース部51及び外部インタフェース部52から出力されたイベント情報は、イベントバッファ58に蓄積される。
次に、イベント抽出部57は、IMODタイマが起動中であるか否かを判定する(S12)。IMODタイマが起動中であるか否かは、割り込み制御部54から出力されるIMODタイマに関する情報に含まれている。イベント抽出部57は、IMODタイマが起動中であると判定した場合、イベント情報を抽出せず、イベント情報をイベントバッファ58へ格納した状態にしておく(S13)。
次に、イベント抽出部57は、IMODタイマがタイムアウトしているか否かを判定する(S14)。IMODタイマがタイムアウトしているか否かは、割り込み制御部54から出力されるIMODタイマに関する情報に含まれている。イベント抽出部57は、IMODタイマが、タイムアウトしていると判定した場合、イベントバッファ58から蓄積されているイベント情報を抽出し、システムメモリ30へ出力する(S15)。
次に、割り込み制御部54は、システムメモリ30へ出力されたイベント情報を実行させるために、CPU20へ割り込み信号を出力する(S16)。次に、割り込み制御部54は、IMODタイマを起動する(S17)。
ステップS12において、イベント抽出部57は、IMODタイマが起動していないと判定した場合、ステップS13及び14の処理を行わず、ステップS15の処理を実行する。また、ステップS14において、IMODタイマがタイムアウトしていないと判定した場合、ステップS13の処理を繰り返す。
以上説明したように、本発明の実施の形態1にかかるUSBホストコントローラ50を用いることにより、割り込み信号を出力するタイミングと同期して、イベント情報がシステムメモリ30へ出力される。つまり、複数のイベント情報がイベントバッファ58に蓄積されている場合、IMODタイマがタイムアウトした後に、まとめて複数のイベント情報がシステムメモリ30へ出力される。そのため、USBホストコントローラ50からシステムメモリ30に対してアクセスする頻度が減少する。これにより、システムインタフェース部59を通常電力モードにて動作させる時間を減らし、低消費電力モードにて動作させる時間を増加させることができるため、USBホストコントローラ50の低消費電力化を実現することができる。
(実施の形態2)
続いて、図6を用いて本発明の実施の形態2にかかるUSBホストコントローラ60の構成例について説明する。USBホストコントローラ60は、USBインタフェース部51と、外部インタフェース部52と、電力制御部53と、システムインタフェース部59と、割り込み制御部61と、イベント制御部63とを備えている。USBインタフェース部51と、外部インタフェース部52と、電力制御部53と、システムインタフェース部59とは、図2において説明したUSBホストコントローラ50に備えられている構成と同じであるため、詳細な説明を省略する。
図6における割り込み制御部61は、複数のIMODタイマ保持部62を有する。また、イベント制御部63は、イベント抽出部64と、複数のイベントバッファ65とを有する。IMODタイマ保持部62は、それぞれのイベントバッファ65におけるIMODタイマを保持する。そのため、割り込み制御部61は、イベントバッファ65と同じ数のIMODタイマ保持部62を有している。もしくは、ひとつのIMODタイマ保持部62が、複数のIMODタイマを管理してもよい。
イベント抽出部64は、複数のイベントバッファ65それぞれからイベント情報を抽出して、システムメモリ30へ出力する。ここで、図7を用いてUSBホストコントローラ60の動作例について説明する。図7は、イベント制御部63が、二つのイベントバッファ65を有する例を示している。二つのイベントバッファを、イベントバッファA、イベントバッファBとして説明する。また、イベントバッファAにおいて用いられるIMODタイマをIMODタイマAとし、イベントバッファBにおいて用いられるIMODタイマをIMODタイマBとする。
イベントバッファAにおいて、IMODタイマAが起動される前に発生したイベントAは、即座にシステムメモリ30へ出力され、CPU20に対して割り込み信号も出力される。割り込み信号が出力された後、IMODタイマAが起動される。IMODタイマAが起動中に発生したイベントB、C、Dは、IMODタイマAがタイムアウトした後にまとめてシステムメモリ30へ出力され、Event Ring Aが更新される。Event Ring Aが更新された後に、CPU20に対して割り込み信号が通知され、再びIMODタイマAが起動される。
イベントバッファBにおいては、すでにIMODタイマBが起動されている状態を示している。IMODタイマBが起動中に発生したイベントb、c、dは、IMODタイマBがタイムアウトした後にまとめてシステムメモリ30へ出力される。これにより、Event Ring Bが更新される。上述したEvent Ring Aは、イベントバッファAに蓄積されていたイベント情報を蓄積する領域であり、Event Ring Bは、イベントバッファBに蓄積されていたイベント情報を蓄積する領域である。
図7においては、IMODタイマAと、IMODタイマBとは異なるタイミングにて動作している。これは、イベントバッファA及びBに保持されるイベントが、任意のタイミングで発生し、これに伴い、IMODタイマAとIMODタイマBとがそれぞれ異なるタイミングに起動されるからである。
以上説明したように、本発明の実施の形態2にかかるUSBホストコントローラ60を用いることにより、複数のイベントバッファを有する場合においても、それぞれのイベントバッファ毎にIMODタイマを管理することができる。そのため、USBホストコントローラ60からシステムメモリ30に対してアクセスする頻度が減少する。これにより、システムインタフェース部59を通常電力モードにて動作させる時間を減らし、低消費電力モードにて動作させる時間を増加させることができるため、USBホストコントローラ60の低消費電力化を実現することができる。
(実施の形態3)
続いて、図8を用いて本発明の実施の形態3にかかるUSBホストコントローラの動作例について説明する。実施の形態3にかかるUSBホストコントローラは、図6のUSBホストコントローラ60を用いる。
本図においては、イベントバッファBのIMODタイマBが、IMODタイマAよりも先に起動している状態を示している。実施の形態2では、イベントバッファBにおいて、IMODタイマBが起動中に発生したイベントb、c、dは、IMODタイマBがタイムアウトされると、システムメモリ30に出力される。これに対して、実施の形態3においては、イベントバッファBに蓄積されているイベントb、c、dは、IMODタイマBではなく、IMODタイマAがタイムアウトされた後に、システムメモリ30に出力される。つまり、IMODタイマAが起動中に発生したイベントB、C、Dと、イベントb、c、dが、同じタイミングにシステムメモリ30へ出力される。また、これに伴い、割り込み信号も同じタイミングにCPU20へ出力される。
続いて、図9を用いて本発明の実施の形態3にかかるUSBホストコントローラ50におけるイベント情報通知処理の流れについて説明する。はじめに、USBインタフェース部51及び外部インタフェース部52において発生したイベント情報がイベント制御部56へ出力される(S21)。ここでは、イベントバッファBに蓄積されるべきイベント情報が発生したとする。そのため、発生したイベント情報は、イベントバッファBに蓄積される。
次に、イベント抽出部64は、IMODタイマBが起動中であるか否かを判定する(S22)。IMODタイマBが起動中であるか否かは、割り込み制御部61から出力されるIMODタイマBに関する情報に含まれている。イベント抽出部64は、IMODタイマBが起動中であると判定した場合、イベント情報を抽出せず、イベント情報をイベントバッファへB格納した状態にしておく(S23)。
次に、イベント抽出部64は、IMODタイマAが起動中であるか否かを判定する(S24)。IMODタイマAが起動中であるか否かは、割り込み制御部61から出力されるIMODタイマAに関する情報に含まれている。イベント抽出部64は、IMODタイマAが起動中であると判定した場合、イベントバッファAにイベント情報が蓄積されているか否かを判定する(S25)。
イベント抽出部64は、イベントバッファAにイベント情報が蓄積されていると判定した場合、IMODタイマAとIMODタイマBとのタイムアウトタイミングが、所定期間内にあるか否かを判定する(S26)。具体的には、IMODタイマAが、IMODタイマBがタイムアウトした後、予め定めた期間が経過する前までにタイムアウトするか否かを判定する。
イベント抽出部64は、IMODタイマAとIMODタイマBのタイムアウトタイミングが、所定期間内にあると判定した場合、イベントバッファBに蓄積されているイベント情報を、IMODタイマBがタイムアウトし、さらにIMODタイマAがタイムアウトした後に、システムメモリ30へ出力する(S27)。つまり、イベント抽出部64は、イベントバッファBに蓄積されているイベント情報を、IMODタイマBがタイムアウトした後ではなく、IMODタイマAがタイムアウトした後に、システムメモリ30へ出力する。
次に、割り込み制御部61は、CPU20に対して割り込み信号を出力した後に、IMODタイマBを再び起動する(S28)。また、割り込み制御部61は、IMODタイマBと共に、IMODタイマAも再び起動する。
ステップS22において、イベント抽出部64は、IMODタイマBが起動中ではないと判定した場合、イベントバッファBに蓄積されているイベント情報をシステムメモリ30へ出力する(S29)。次に、割り込み制御部61は、CPU20に対して割り込み信号を出力した後に、IMODタイマBを起動する(S30)。
ステップS24において、イベント抽出部64は、IMODタイマAが起動中ではないと判定した場合、IMODタイマBがタイムアウトした後に、イベントバッファBに蓄積されているイベント情報をシステムメモリ30へ出力する(S31)。次に、次に、割り込み制御部61は、CPU20に対して割り込み信号を出力した後に、IMODタイマBを起動する(S32)。
ステップS25において、イベント抽出部64は、イベントバッファAにイベント情報が蓄積されていないと判定した場合、ステップS31の処理を実行する。また、ステップS26において、イベント抽出部64は、IMODタイマAとIMODタイマBのタイムアウトタイミングが、所定期間内にないと判定した場合もステップS31の処理を実行する。
上述したように、ステップS24において、IMODタイマAが起動中か否かを判定することにより、イベントバッファBに蓄積された情報を、IMODタイマAがタイムアウトした後にイベント情報を出力するか、IMODタイマBがタイムアウトした後にイベント情報を出力するかを選択することができる。
また、IMODタイマAが起動中であっても、イベントバッファAにイベント情報が蓄積されていなければ、IMODタイマAがタイムアウトした後に、イベントバッファAに蓄積されたイベント情報がシステムメモリ30へ出力されることはない。そのため、ステップS25において、イベントバッファAにイベント情報が蓄積されているか否かを判定して、イベントバッファBに蓄積された情報を、IMODタイマAがタイムアウトした後にイベントバッファAに蓄積されているイベント情報とともに出力するか、IMODタイマBがタイムアウトした後に出力するかを選択する。
さらに、IMODタイマAが起動中であり、イベントバッファAにイベント情報が蓄積されている場合においても、IMODタイマBがタイムアウトした後、IMODタイマAがタイムアウトするまでに長い時間経過すると、イベントバッファBに蓄積されたイベント情報の処理が長期間実行されず放置されてしまうという問題がある。そのため、ステップS26において、IMODタイマBがタイムアウトした後、イベントバッファBに蓄積されているイベント情報の処理が実行されないまま放置することができる許容時間内に、IMODタイマAがタイムアウトするか否かを判定する。
以上説明したように、本発明の実施の形態2におけるUSBホストコントローラ60の動作例と比較して、システムインタフェース部59を低消費電力モードにて動作させる時間を増加させることができ。そのため、実施の形態2におけるUSBホストコントローラと比較して、さらに低消費電力化を実現することができる。
(実施の形態4)
続いて、図10を用いて本発明の実施の形態4にかかるUSBホストコントローラの動作例について説明する。実施の形態4にかかるUSBホストコントローラは、図2のUSBホストコントローラ50を用いる。
ステップS41乃至S43までの処理は、図5におけるステップS11乃至S13までの処理と同様であるため、詳細な説明を省略する。次に、イベント抽出部57は、イベントバッファ58に蓄積されたイベント情報が、所定数以上であるか否かを判定する(S44)。イベントバッファ58が閾値として用いる所定数については、任意の値に変更することができる。イベント抽出部57は、イベントバッファ58に蓄積されたイベント情報が所定数以上ではないと判定した場合、IMODタイマがタイムアウトしているか否かを判定する(S45)。
IMODタイマがタイムアウトしているか否かは、割り込み制御部54から出力されるIMODタイマに関する情報に含まれている。イベント抽出部57は、IMODタイマが、タイムアウトしていないと判定した場合、ステップS45の処理を繰り返し実行する。イベント抽出部57は、IMODタイマが、タイムアウトしていると判定した場合、イベントバッファ58から蓄積されているイベント情報を抽出し、システムメモリ30へ出力する(S46)。
ステップS42において、イベント抽出部57は、IMODタイマが動作中でではないと判定した場合、ステップS43乃至S45の処理を実行せず、ステップS46の処理を実行する。また、ステップS44において、イベント抽出部57は、イベントバッファ58に蓄積されたイベント情報が、所定数以上であると判定した場合、ステップS45の処理を実行せず、ステップS46の処理を実行する。ステップS47及びS48の処理は、図5におけるステップS16及びS17の処理と同様であるため、詳細な説明を省略する。
以上説明したように、本発明の実施の形態4にかかるUSBホストコントローラ50は、イベントバッファ58に蓄積されたイベント情報の数に応じて、システムメモリ30に対してイベント情報を出力するか否かを判定することができる。USBホストコントローラ50からシステムメモリ30に対して、まとめて大量のイベント情報が出力された場合に、システムバスを占有する時間が長くなる。これに対して、上述したように、イベントバッファ58に蓄積されたイベント情報の数が、所定数に達した場合に、イベント抽出部57は、IMODタイマがタイムアウトする前にイベントバッファ58に蓄積されたイベント情報をシステムメモリ30に出力することにより、システムバスを占有する時間を制御することができる。
ただし、イベントバッファ58に蓄積されるイベント情報の数が所定数に達するまで、イベント抽出部57からシステムメモリ30に対してイベント情報が出力されない場合には、イベントバッファ58に蓄積されたイベント情報にかかるイベントが実行されるまでの時間が長くなり、適切ではない。そのため、イベントバッファ58に蓄積されたイベント情報が所定数に達していない場合においても、IMODタイマがタイムアウトしたか否かを判定し、IMODタイマがタイムアウトした場合には、イベント抽出部57は、システムメモリ30に対してイベント情報を出力することができる。
このようにすることにより、システムインタフェース部59を低消費電力モードにて動作させる時間を増加させるとともに、システムバスの占有時間と、それぞれのイベント情報にかかるイベントが実行されるまでの時間とのバランスを調整することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態4における、イベントバッファ58に蓄積されたイベント情報の数に応じて、イベント抽出部57からシステムメモリ30に対してイベント情報が出力可否を決定する処理を、実施の形態3及び4において実行してもよい。
10 ホスト装置
15 システムバス
20 CPU
30 システムメモリ
40 外部メモリ
50 USBホストコントローラ
51 USBインタフェース部
52 外部インタフェース部
53 電力制御部
54 割り込み制御部
55 IMODタイマ保持部
56 イベント制御部
57 イベント抽出部
58 イベントバッファ
59 システムインタフェース部
60 USBホストコントローラ
61 割り込み制御部
62 IMODタイマ保持部
63 イベント制御部
64 イベント抽出部
65 イベントバッファ

Claims (9)

  1. 発生したイベント情報をシステムメモリへ出力するイベント制御部と、
    前記システムメモリに記録されているイベントを実行するプロセッサに対して、前記イベント制御部から前記システムメモリへ出力されたイベントの実行を要求する割り込み信号を出力する割り込み制御部と、を備え、
    前記割り込み制御部は、
    第1および第2の割り込み信号を出力するタイミングをそれぞれ示す第1および第2の割り込み信号出力タイマを有し、
    前記イベント制御部は、
    発生した第1のイベント情報を蓄積し、前記第1の割り込み信号出力タイマに同期して、蓄積された前記第1のイベント情報を前記システムメモリに出力する第1のイベントバッファと、
    発生した第2のイベント情報を蓄積し、前記第2の割り込み信号出力タイマに同期して、蓄積された前記第2のイベント情報を前記システムメモリに出力する第2のイベントバッファと、を有し、
    前記第1の割り込み信号出力タイマがタイムアウトするときに前記第2の割り込み信号出力タイマが起動中である場合には、前記第1の割り込み信号出力タイマに同期して出力されるべき前記第1のイベントバッファに蓄積された前記第1のイベント情報を、前記第2の割り込み信号出力タイマに同期して前記システムメモリへ出力する、ホストコントローラ装置。
  2. 前記イベント制御部は、
    前記第1の割り込み信号出力タイマがタイムアウトしてから前記第2の割り込み信号出力タイマがタイムアウトするまでの期間が所定期間内である場合には、前記第1のイベントバッファに蓄積された前記第1のイベント情報を、前記第2の割り込み信号出力タイマに同期して前記システムメモリへ出力する、請求項1記載のホストコントローラ装置。
  3. 前記システムメモリおよび前記プロセッサと、システムバスを介して情報の入出力を行うシステムインターフェース部をさらに備え、
    前記システムインターフェース部は、
    前記第1および第2のイベント情報及び前記第1および第2の割り込み信号の少なくとも一方を前記システムバスへ出力する際に起動される、請求項1に記載のホストコントローラ装置。
  4. 前記第1および第2のイベント情報および前記第1及び第2の割り込み信号の少なくとも一方が前記システムバスへ出力される際に、前記システムインターフェース部に対して電力を供給する電力制御部をさらに備える、請求項3記載のホストコントローラ装置。
  5. 前記第1および第2の割り込み信号出力タイマは、それぞれ対応する前記第1および第2のイベント情報が前記システムメモリに出力された後に起動され、
    前記第1および第2の割り込み信号はそれぞれ、前記第1および第2の割り込み信号出力タイマが満了した後に、前記システムメモリへ出力される請求項1記載のホストコントローラ装置。
  6. 請求項1乃至5のいずれか1項に記載のホストコントローラ装置と、
    前記ホストコントローラ装置から出力される前記第1および第2のイベント情報を蓄積するシステムメモリと、
    前記ホストコントローラ装置から出力される前記第1および第2の割り込み信号を受け取り、前記第1のおよび第2の割り込み信号に基づいて、前記システムメモリに蓄積されているイベント情報に基づくイベントを実行するプロセッサと、を備える情報処理装置。
  7. 発生した第1および第2のイベント情報をシステムメモリへ出力する際に、
    プロセッサに対して第1および第2の割り込み信号を出力するタイミングを示し、前記第1および第2のイベント情報にそれぞれ対応づけられた第1および第2の割り込み信号出力タイマが起動されているか否かを判定し、
    第1の割り込み信号出力タイマがタイムアウトしたときに前記第2の割り込み信号出力タイマが起動していた場合には、
    前記第1の割り込み信号出力タイマに対応づけられた前記第1のイベント情報を、前記第2の割り込み信号出力タイマに同期して、前記第2の割り込み信号出力タイマに対応付けられた前記第2のイベント情報とともに前記システムメモリへ出力する、イベント情報出力方法。
  8. 前記第1および第2のイベント情報を前記システムメモリへ出力する際に、
    前記システムメモリおよび前記プロセッサと、システムバスを介して情報の入出力を行うシステムインターフェース部を起動する、請求項7記載のイベント情報出力方法。
  9. 前記第1および第2の割り込み信号出力タイマは、対応する前記第1および第2のイベント情報が前記システムメモリへ出力された後に起動され、
    前記第1および第2の割り込み信号は、対応する前記第1および第2の割り込み信号出力タイマが満了した後に、前記システムメモリへ出力される請求項7記載のイベント情報出力方法。
JP2011143828A 2011-06-29 2011-06-29 ホストコントローラ装置、情報処理装置及びイベント情報出力方法 Active JP5681576B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011143828A JP5681576B2 (ja) 2011-06-29 2011-06-29 ホストコントローラ装置、情報処理装置及びイベント情報出力方法
US13/532,296 US8924614B2 (en) 2011-06-29 2012-06-25 Host controller apparatus, information processing apparatus, and event information output method
US14/524,488 US9201822B2 (en) 2011-06-29 2014-10-27 Host controller apparatus, information processing apparatus, and event information output method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011143828A JP5681576B2 (ja) 2011-06-29 2011-06-29 ホストコントローラ装置、情報処理装置及びイベント情報出力方法

Publications (2)

Publication Number Publication Date
JP2013012009A JP2013012009A (ja) 2013-01-17
JP5681576B2 true JP5681576B2 (ja) 2015-03-11

Family

ID=47391836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011143828A Active JP5681576B2 (ja) 2011-06-29 2011-06-29 ホストコントローラ装置、情報処理装置及びイベント情報出力方法

Country Status (2)

Country Link
US (2) US8924614B2 (ja)
JP (1) JP5681576B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5681576B2 (ja) * 2011-06-29 2015-03-11 ルネサスエレクトロニクス株式会社 ホストコントローラ装置、情報処理装置及びイベント情報出力方法
CN103631747B (zh) * 2013-11-20 2016-05-25 飞天诚信科技股份有限公司 一种通讯模式的识别方法
CN104794086B (zh) * 2015-03-27 2017-10-27 北京交大思诺科技股份有限公司 一种串行通信的安全系统和安全的串行通信方法
US9690364B2 (en) * 2015-09-04 2017-06-27 Qualcomm Incorporated Systems and methods for dynamically adjusting memory state transition timers
JP2019109413A (ja) * 2017-12-20 2019-07-04 セイコーエプソン株式会社 画像表示装置及びその制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204311A (ja) * 1996-01-29 1997-08-05 Toshiba Corp 情報処理システム
US7073006B2 (en) * 2001-08-02 2006-07-04 Intel Corporation Implementing hardware interrupt event driven mechanism to offer soft real-time universal serial bus
JP3785641B2 (ja) 2001-10-30 2006-06-14 ソニー株式会社 情報処理装置および情報処理方法、並びにプログラム
US6877058B2 (en) 2001-10-30 2005-04-05 Sony Corporation Information processing unit having a slot, information processing method for an information processing unit, and program that controls an information processing unit
JP4376787B2 (ja) 2002-11-21 2009-12-02 富士通株式会社 イベント通知方法、デバイス及びプロセッサシステム
JP4541007B2 (ja) * 2004-03-19 2010-09-08 株式会社リコー ネットワーク割り込み制御方法、情報処理装置及び画像形成装置
JP2009093418A (ja) 2007-10-09 2009-04-30 Nec Electronics Corp ホストコントローラ装置及びデータ転送制御方法
JP2010140266A (ja) * 2008-12-11 2010-06-24 Toshiba Corp 電子デバイスシステムと電子デバイス
JP5345902B2 (ja) * 2009-06-24 2013-11-20 エヌイーシーコンピュータテクノ株式会社 データ送信装置、データ送信方法、及びデータ送信プログラム
JP5600455B2 (ja) 2010-03-24 2014-10-01 大日本スクリーン製造株式会社 インクジェットプリンタ
US8566494B2 (en) * 2011-03-31 2013-10-22 Intel Corporation Traffic class based adaptive interrupt moderation
JP5681576B2 (ja) * 2011-06-29 2015-03-11 ルネサスエレクトロニクス株式会社 ホストコントローラ装置、情報処理装置及びイベント情報出力方法

Also Published As

Publication number Publication date
US8924614B2 (en) 2014-12-30
JP2013012009A (ja) 2013-01-17
US9201822B2 (en) 2015-12-01
US20150046619A1 (en) 2015-02-12
US20130007326A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
KR101503627B1 (ko) 리소스 세트 천이들을 스케줄링함으로써 휴대용 컴퓨팅 디바이스에 있어서의 프로세서 어플리케이션 상태들 간의 리소스 레이턴시의 최소화
JP5601731B2 (ja) プロセッサを動的に制御するシステムおよび方法
JP5681576B2 (ja) ホストコントローラ装置、情報処理装置及びイベント情報出力方法
KR101997316B1 (ko) 제어 장치, 제어 장치의 제어 방법 및 기억 매체
JP6038699B2 (ja) 電子機器
EP3332306B1 (en) System and method for cache aware low power mode control in a portable computing device
KR20060131543A (ko) 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
EP2818971B1 (en) Electronic device, method for controlling electronic device, and program
JP2010015318A (ja) Usbホストコントローラ、情報処理装置及びプログラム
US11209885B2 (en) Information processing apparatus, method for controlling the same, and non-transitory computer-readable storage medium
CN102687097A (zh) 用于以保证的稳定状态期限来控制中央处理单元功率的系统和方法
US9176570B2 (en) System and method for providing universal serial bus link power management policies in a processor environment
JP2013222321A (ja) メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
JP2011258045A (ja) シミュレーション装置、シミュレーションプログラム及び方法
JP4910067B1 (ja) 電子機器および電子機器の省電力制御方法
JP4523910B2 (ja) 並列処理装置及び並列処理方法及び並列処理プログラム
WO2016182683A1 (en) System and method for dynamic granularity control of parallelized work in a portable computing device (pcd)
CN103024543A (zh) 机顶盒低功耗实现方法和实现装置
JP2018508801A (ja) シンク要求を使用したリフレッシュレート制御
JP5852431B2 (ja) 画像処理装置、その制御方法、及びプログラム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
JP2010055265A (ja) システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体
JP6291992B2 (ja) スマート端末、消費電力の状態の制御方法、および、消費電力状態制御プログラム
JP2017016219A (ja) 電子機器および給電制御プログラム
JP4870098B2 (ja) 電子装置及び該電子装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150109

R150 Certificate of patent or registration of utility model

Ref document number: 5681576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250