CN112652341B - 基于错误率的动态存储器刷新控制方法及装置 - Google Patents

基于错误率的动态存储器刷新控制方法及装置 Download PDF

Info

Publication number
CN112652341B
CN112652341B CN202011527038.6A CN202011527038A CN112652341B CN 112652341 B CN112652341 B CN 112652341B CN 202011527038 A CN202011527038 A CN 202011527038A CN 112652341 B CN112652341 B CN 112652341B
Authority
CN
China
Prior art keywords
error rate
data
dynamic memory
refresh
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011527038.6A
Other languages
English (en)
Other versions
CN112652341A (zh
Inventor
殷中云
唐越
邓玉良
方晓伟
苏通
朱晓锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN202011527038.6A priority Critical patent/CN112652341B/zh
Publication of CN112652341A publication Critical patent/CN112652341A/zh
Application granted granted Critical
Publication of CN112652341B publication Critical patent/CN112652341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种基于错误率的动态存储器刷新控制方法，所述方法包括：根据错误率调整刷新周期；根据调整后的所述刷新周期发送刷新指令。根据动态存储器读取时的错误率而调整DRAM动态存储器的刷新周期，从而可以解决由各种因素导致的存储单元数据保持时间缩短的问题。

Description

基于错误率的动态存储器刷新控制方法及装置
技术领域
本发明涉及存储器技术领域，尤其是指一种基于错误率的动态存储器刷新控制方法及装置。
背景技术
DRAM动态存储器的结构为1T1C，即一个开关晶体管加一个电容，根据电容充放电来进行数据0、1的储存。由于电容的电荷会随时间流失，因此需要定时刷新存储单元，给电容重新充电来保持数据。
若存储单元的电容受到辐射、温度等影响，存储器的数据保持时间则会受到影响而减少，发生数据错误。此时，若加快刷新速度，可以避免数据由于保持时间缩短而出现错误。
目前的解决方案多数是根据芯片的工作温度来调整刷新周期。但温度只是一个导致电容漏电更快的因素，还有使用寿命、辐照环境等因素也会导致电容更快漏电。
发明内容
本发明所要解决的技术问题是：由各种因素导致的存储单元数据保持时间缩短的问题。
为了解决上述技术问题，本发明采用的技术方案为：
第一方面，本发明提供了一种基于错误率的动态存储器刷新控制方法，所述方法包括：
根据错误率调整刷新周期；
根据调整后的所述刷新周期发送刷新指令。
进一步地，所述根据错误率调整刷新周期之前包括:
对输入数据进行编码得到第一校验码；
对读出数据进行编码得到第二校验码；
对比所述第一校验码与第二校验码，若所述第一校验码与第二校验码不同，则读出数据出现错误，并计算所述读出数据的错误率。
进一步地，所述对输入数据进行编码得到第一校验码之后包括：
将所述第一校验码与输入数据存入存储阵列。
进一步地，所述根据错误率调整刷新周期还包括：基于检错算法得出所述错误率。
进一步地，所述检错算法包括循环冗余码校验CRC。
进一步地，所述根据调整后的所述刷新周期发送刷新指令包括：发送刷新指令的速率是取决于上一次读取数据时的所述错误率。
进一步地，所述发送刷新指令的速率是取决于上一次读取数据时的所述错误率还包括：
当错误率为0时，采用最高刷新周期进行刷新，可以提高存储器工作效率节约功耗；
当错误率升高，减小刷新周期来保持数据，减少错误。
第二方面，本发明还提供了一种基于错误率的动态存储器刷新控制装置，所述装置包括：
刷新模块：用于根据错误率调整刷新周期；
控制模块：用于根据调整后的所述刷新周期发送刷新指令。
第三方面，本发明还提供了一种基于错误率的动态存储器刷新控制设备，包括存储器、处理器、以及存储在所述存储器中并可存储在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如第一方面所述的基于错误率的动态存储器刷新控制方法中的各个步骤。
第四方面，本发明还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如第一方面所述的基于错误率的动态存储器刷新控制方法中的各个步骤。
本发明的有益效果在于：本发明提供了一种基于错误率的动态存储器刷新控制方法，所述方法包括：根据错误率调整刷新周期；根据调整后的所述刷新周期发送刷新指令。根据动态存储器读取时的错误率而调整DRAM动态存储器的刷新周期，从而可以解决由各种因素导致的存储单元数据保持时间缩短的问题。
附图说明
下面结合附图详述本发明的具体结构
图1为本发明的基于错误率的动态存储器刷新控制方法的流程示意图；
图2为本发明的基于错误率的动态存储器刷新控制方法的子流程示意图；
图3为本发明的基于错误率的动态存储器刷新控制方法的另一子流程示意图；
图4为本发明的基于错误率的动态存储器刷新控制方法的具体流程示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明的基于错误率的动态存储器刷新控制方法的流程示意图；
本发明提供了一种基于错误率的动态存储器刷新控制方法，所述方法包括：
步骤101、根据错误率调整刷新周期；
步骤102、根据调整后的所述刷新周期发送刷新指令。
假设采用tRFC定义为刷新周期，现有的技术通常为64ms，tREFI为两次刷新信号的间隔，若存储器有8k行，那么tREFI通常为7.8μs，当tREFI计数器达到计数值，会向DRAM存储器发送刷新指令。与现有技术相比，本申请根据动态存储器读取时的错误率而调整DRAM动态存储器的刷新周期，从而可以解决由各种因素导致的存储单元数据保持时间缩短的问题。
进一步地，请参阅图2至图4，图2为本发明的基于错误率的动态存储器刷新控制方法的子流程示意图；图3为本发明的基于错误率的动态存储器刷新控制方法的另一子流程示意图；图4为本发明的基于错误率的动态存储器刷新控制方法的具体流程示意图。
所述根据错误率调整刷新周期之前包括:
步骤201、对输入数据进行编码得到第一校验码；
步骤202、对读出数据进行编码得到第二校验码；
步骤203、对比所述第一校验码与第二校验码，若所述第一校验码与第二校验码不同，则读出数据出现错误，并计算所述读出数据的错误率。
本实施中，首先对输入数据通过数据校验模块进行编码得到第一校验码，在读出数据时，读出数据通过数据校验模块进行编码运算得到第二校验码，用第一校验码与第二校验码进行对比，可以得出错误数据的个数，进而计算出读出数据的错误率。
需要说明的是，数据校验模块可以既能放在DRAM控制器中，又能放在DRAM存储器芯片中。若放在DRAM控制器内，采用不同厂家的不同DRAM存储器都能够实现此功能。
进一步地，所述对输入数据进行编码得到第一校验码之后包括：
将所述第一校验码与输入数据存入存储阵列。
进一步地，所述根据错误率调整刷新周期还包括：基于检错算法得出所述错误率。
进一步地，所述检错算法包括循环冗余码校验CRC。
本发明实施例中，还可以采用其他的检错算法，该算法是利用除法及余数的原理来作错误侦测(Error Detecting)的。
需要说明的是，DDR4芯片自带CRC数据校验模块，能更方便的实现根据错误率调整刷新周期的功能。
进一步地，所述根据调整后的所述刷新周期发送刷新指令包括：发送刷新指令的速率是取决于上一次读取数据时的所述错误率。
本实施例中，数据校验模块得到数据的错误率后，刷新控制器利用数据校验模块得到的读出数据的错误率和定时器来发生刷新指令，根据不同的错误率调整刷新周期。
进一步地，所述发送刷新指令的速率是取决于上一次读取数据时的所述错误率还包括：
当错误率为0时，采用最高刷新周期进行刷新，可以提高存储器工作效率节约功耗；
当错误率升高，减小刷新周期来保持数据，减少错误。
本实施例中可以预设几种刷新周期，比如5种刷新周期，分别为128ms、64ms、32ms、16ms、8ms。当错误率为0时，采用最高刷新周期进行刷新，可以提高存储器工作效率节约功耗；当错误率升高，减小刷新周期来保持数据，减少错误。
进一步地，本发明还提供了一种基于错误率的动态存储器刷新控制装置，所述装置包括：
刷新模块：用于根据错误率调整刷新周期；
控制模块：用于根据调整后的所述刷新周期发送刷新指令。
本发明实施例提供的一种基于错误率的动态存储器刷新控制装置，可以实现：根据错误率调整刷新周期；根据调整后的所述刷新周期发送刷新指令，根据动态存储器读取时的错误率而调整DRAM动态存储器的刷新周期，从而可以解决由各种因素导致的存储单元数据保持时间缩短的问题。
进一步地，本发明还提供了一种基于错误率的动态存储器刷新控制设备，包括存储器、处理器、以及存储在所述存储器中并可存储在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现如上述的基于错误率的动态存储器刷新控制方法中的各个步骤。
进一步地，本发明还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如上述的基于错误率的动态存储器刷新控制方法中的各个步骤。
综上所述，本发明提供的一种基于错误率的动态存储器刷新控制方法及装置，根据动态存储器读取时的错误率而调整DRAM动态存储器的刷新周期，从而可以解决由各种因素导致的存储单元数据保持时间缩短的问题。
在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random AccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上为对本发明所提供的一种基于错误率的动态存储器刷新控制方法及装置的描述，对于本领域的技术人员，依据本申请实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种基于错误率的动态存储器刷新控制方法，其特征在于：所述方法包括：
基于数据校验模块对输入数据进行编码得到第一校验码；其中，所述数据校验模块可设置在存储器或存储器控制器中；
基于所述数据校验模块对读出数据进行编码得到第二校验码；
对比所述第一校验码与第二校验码，若所述第一校验码与第二校验码不同，则读出数据出现错误，并计算所述读出数据的错误率；
根据错误率调整刷新周期；
根据调整后的所述刷新周期发送刷新指令。
2.如权利要求1所述的基于错误率的动态存储器刷新控制方法，其特征在于：所述对输入数据进行编码得到第一校验码之后包括：
将所述第一校验码与输入数据存入存储阵列。
3.如权利要求2所述的基于错误率的动态存储器刷新控制方法，其特征在于：所述根据错误率调整刷新周期还包括：基于检错算法得出所述错误率。
4.如权利要求3所述的基于错误率的动态存储器刷新控制方法，其特征在于：所述检错算法包括循环冗余码校验CRC。
5.如权利要求4所述的基于错误率的动态存储器刷新控制方法，其特征在于：所述根据调整后的所述刷新周期发送刷新指令包括：发送刷新指令的速率是取决于上一次读取数据时的所述错误率。
6.如权利要求5所述的基于错误率的动态存储器刷新控制方法，其特征在于：所述发送刷新指令的速率是取决于上一次读取数据时的所述错误率还包括：
当错误率为0时，采用最高刷新周期进行刷新，可以提高存储器工作效率节约功耗；
当错误率升高，减小刷新周期来保持数据，减少错误。
7.一种基于错误率的动态存储器刷新控制装置，其特征在于：所述装置包括：
刷新模块：用于基于数据校验模块对输入数据进行编码得到第一校验码；其中，所述数据校验模块可设置在存储器或存储器控制器中；基于所述数据校验模块对读出数据进行编码得到第二校验码；对比所述第一校验码与第二校验码，若所述第一校验码与第二校验码不同，则读出数据出现错误，并计算所述读出数据的错误率；根据错误率调整刷新周期；
控制模块：用于根据调整后的所述刷新周期发送刷新指令。
8.一种基于错误率的动态存储器刷新控制设备，包括存储器、处理器、以及存储在所述存储器中并可存储在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时，实现如权利要求1至6任一项所述的基于错误率的动态存储器刷新控制方法中的各个步骤。
9.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现如权利要求1至6任一项所述的基于错误率的动态存储器刷新控制方法中的各个步骤。
CN202011527038.6A 2020-12-22 2020-12-22 基于错误率的动态存储器刷新控制方法及装置 Active CN112652341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011527038.6A CN112652341B (zh) 2020-12-22 2020-12-22 基于错误率的动态存储器刷新控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011527038.6A CN112652341B (zh) 2020-12-22 2020-12-22 基于错误率的动态存储器刷新控制方法及装置

Publications (2)

Publication Number Publication Date
CN112652341A CN112652341A (zh) 2021-04-13
CN112652341B true CN112652341B (zh) 2023-12-29

Family

ID=75358918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011527038.6A Active CN112652341B (zh) 2020-12-22 2020-12-22 基于错误率的动态存储器刷新控制方法及装置

Country Status (1)

Country Link
CN (1) CN112652341B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223603B (zh) * 2021-05-31 2022-12-06 西安紫光国芯半导体有限公司 存储器刷新控制方法、装置、控制电路及存储器件
CN115002973A (zh) * 2022-06-21 2022-09-02 中国第一汽车股份有限公司 一种灯具控制方法、装置、系统和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199139B1 (en) * 1998-01-27 2001-03-06 International Business Machines Corporation Refresh period control apparatus and method, and computer
CN1728277A (zh) * 2004-06-18 2006-02-01 尔必达存储器株式会社 半导体存储装置和刷新周期控制方法
CN101796497A (zh) * 2007-07-18 2010-08-04 富士通株式会社 存储器刷新装置和存储器刷新方法
CN101980339A (zh) * 2010-11-04 2011-02-23 浙江大学 一种用于dram缓存的纠错编码方法
CN102067232A (zh) * 2008-06-17 2011-05-18 Nxp股份有限公司 包括同时刷新和读取或写入的动态随机存取存储器(dram)的电路、以及在这样的存储器中执行同时刷新和读取或写入的方法
CN104956443A (zh) * 2013-01-31 2015-09-30 惠普发展公司，有限责任合伙企业 Ram刷新率

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199139B1 (en) * 1998-01-27 2001-03-06 International Business Machines Corporation Refresh period control apparatus and method, and computer
CN1728277A (zh) * 2004-06-18 2006-02-01 尔必达存储器株式会社 半导体存储装置和刷新周期控制方法
CN101796497A (zh) * 2007-07-18 2010-08-04 富士通株式会社 存储器刷新装置和存储器刷新方法
CN102067232A (zh) * 2008-06-17 2011-05-18 Nxp股份有限公司 包括同时刷新和读取或写入的动态随机存取存储器(dram)的电路、以及在这样的存储器中执行同时刷新和读取或写入的方法
CN101980339A (zh) * 2010-11-04 2011-02-23 浙江大学 一种用于dram缓存的纠错编码方法
CN104956443A (zh) * 2013-01-31 2015-09-30 惠普发展公司，有限责任合伙企业 Ram刷新率

Also Published As

Publication number Publication date
CN112652341A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US7379368B2 (en) Method and system for reducing volatile DRAM power budget
CN112652341B (zh) 基于错误率的动态存储器刷新控制方法及装置
US10468086B2 (en) Memory systems and methods of controlling refresh operations of memory systems
JP5012898B2 (ja) メモリリフレッシュ装置およびメモリリフレッシュ方法
JP3177207B2 (ja) リフレッシュ間隔制御装置及び方法、並びにコンピュータ
EP3706126A1 (en) Techniques to mitigate selection failure for a memory device
US7975170B2 (en) Memory refresh system and method
KR20210063561A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR101049312B1 (ko) 휘발성 메모리 성능에 대한 리프레쉬 동작들의 영향을 최소화하기 위한 방법 및 시스템
EP3142120B1 (en) Method, device and system for refreshing dynamic random access memory (dram)
KR102398209B1 (ko) 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법
CN108958962B (zh) 半导体器件及其存储系统和用于控制刷新操作的方法
CN111258842B (zh) 存储器模块和存储器系统
JP2006147123A (ja) メモリ装置のリフレッシュ方法
CN105684089A (zh) 刷新速率调整
US10725856B2 (en) Error correction to reduce a failure in time rate
US7038968B2 (en) Self-refresh control circuit
US10832755B2 (en) Memory devices and methods of controlling an auto-refresh operation of the memory devices
CN102194513B (zh) 自动调整存储器刷新操作频率的电路、方法及其存储器
KR20190087180A (ko) 데이터 에러를 검출 및 보정하는 메모리 장치, 및 그의 동작방법
CN110765041B (zh) 自适应的Nand Flash读写速度调整系统
JP2014059831A (ja) メモリリフレッシュ装置、情報処理システム、メモリリフレッシュ方法、および、コンピュータ・プログラム
US20060236162A1 (en) Method and system for performing system-level correction of memory errors
KR20140042341A (ko) 반도체 장치 및 그 동작 방법
KR101265894B1 (ko) 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant