JPWO2007040189A1 - 磁気ランダムアクセスメモリ及びその動作方法 - Google Patents

Abstract

スピン注入方式の磁気ランダムアクセスメモリは、複数の磁気メモリセル１０と電流供給部４３＋２０＋３０と制御部４１とを具備する。電流供給部４３＋２０＋３０は、磁気メモリセル１０へ書き込み電流を供給する。制御部４１は、書き込むデータに基づいて、電流供給部４３＋２０＋３０による書き込み電流の供給を制御する。磁気メモリセル１０は、磁化状態によりデータを記憶する磁性体記憶層と、書き込み電流に基づいて書き込むデータに依らず同一の制御原理で磁性体記憶層にスピン電子を供給するスピン制御層とを備える。

Description

本発明は、磁気ランダムアクセスメモリ及びその動作方法に関し、特にスピン注入方式を用いた磁気ランダムアクセスメモリ及びその動作方法に関する。

磁気抵抗素子を記憶素子として用いる磁気ランダムアクセスメモリ（以下、「ＭＲＡＭ」ともいう）が知られている。磁気抵抗素子として、ＡＭＲ（Ａｎｉｓｏｔｒｏｐｉｃ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果、ＧＭＲ（Ｇｉａｎｔ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果、及びＴＭＲ（Ｔｕｎｎｅｌ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果のような磁気抵抗効果を示す素子が知られている。

ＴＭＲ構造、及びそれを記憶素子として用いた磁気ランダムアクセスメモリは、例えば、２０００ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ，ｐ．１２８、及び２０００ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ，ｐ．１３０に開示されている。また、米国特許６，５４５，９０６号公報には、ＭＲＡＭにおけるデータ書き込み方式の一つとして、「トグル書き込み方式（Ｔｏｇｇｌｅ Ｗｒｉｔｅ Ｍｏｄｅ）」が開示されている。

これらのＭＲＡＭに対するデータの書き込み方法では、メモリセルの大きさにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。

微細化に伴う書き込み電流の増加を抑制可能な書き込み方式として、「スピン注入（ｓｐｉｎ ｔｒａｎｓｆｅｒ）方式」が、例えばＧｒｏｌｌｉｅｒ ｅｔ ａｌ，“Ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ ｃｕｒｒｅｎｔ ｉｎｄｕｃｅｄ ｓｗｉｔｃｈｉｎｇ ｉｎ Ｃｏ／Ｃｕ／Ｃｏ ｐｉｌｌａｒｓ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７８，ｐｐ．３６６３，２００１に開示されている。このスピン注入方式では、Ｃｕ層を介して二つの厚さの異なるＣｏ磁性体膜を積層した構造の磁気抵抗素子を用いる。この磁気抵抗素子の積層方向に電圧を印加して電流を流すと、電流の極性により磁性体間の抵抗値を変化させることができる。その抵抗値にデータを対応させることで記憶を行う。

スピン注入方式の原理としては、厚い磁性体側から電子を流すと、薄い磁性体の磁化の向きが、厚い磁性体の磁化の向きと同じになる。すなわち、磁化が平行となる。これは、厚い磁性体の磁化の向きを反映したスピン電子が薄い磁性体に注入されるためと考えられている。一方、薄い磁性体側から電子を流すと、薄い磁性体の磁化の向きが、厚い磁性体の磁化の向きと反対になる。すなわち、磁化が反平行となる。これは、薄い磁性体側から電子を流すと厚い磁性体の磁化の向きと合わないスピン電子が薄い磁性体に残るためと考えられている。

図１は、スピン注入方式での磁化反転の様子を示す概略図である。磁気抵抗素子１０１は、磁性体層であるフリー層１０２とピン層１０４、及びフリー層１０２とピン層１０４に挟まれた非磁性体層であるトンネルバリヤ層１０３を備えている。ここで、磁化の向きが固定されたピン層１０４は、フリー層１０２よりも厚くなるように形成されている。フリー層１０２とピン層１０４の磁化の向きが平行である状態はデータ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。

スピン注入方式での磁化反転は、ＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ Ｐｌａｎｅ）方式により実現され、書き込み電流ＩＷは膜面に垂直に注入される。具体的には、データ“１”からデータ“０”への遷移時、書き込み電流ＩＷはフリー層１０２からピン層１０４へ流れる。この場合、ピン層１０４と同じスピン状態を有する電子ｅ−は、逆にピン層１０４からフリー層１０２に移動する。厚いピン層１０４の磁化の向きを反映したスピン電子が薄いフリー層１０２に注入されると考えられるため、フリー層１０２の磁化が反転してピン層１０４の磁化の向きと同じになる（“０”になる）。

データ“０”からデータ“１”への遷移時、書き込み電流ＩＷはピン層１０４からフリー層１０２へ流れる。この場合、ピン層１０４と同じスピン状態を有する電子ｅ−は、逆にフリー層１０２からピン層１０４に移動する。薄いフリー層１０２から電子を流すと厚いピン層１０４の磁化の向きと合わないスピン電子が薄いフリー層１０２に残るため、フリー層１０２の磁化が反転してピン層１０４の磁化の向きと同じになる（“１”になる）。

このように、スピン注入方式での磁化反転では、スピン電子の移動により、データの書き込みが行われる。膜面に垂直に注入される書き込み電流ＩＷの方向により、フリー層１０２の磁化の向きを規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルのサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。すなわち、メモリセルの微細化に伴って書き込み電流ＩＷが減少するため、スピン注入方式での磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。ただし、上述のようにスピン注入方式による磁化反転は、反転方向（“１”→“０”及び“０”→“１”）により原理が異なると考えられている。このため反転方向により書き込み特性が異なり、書き込みの制御が複雑になる。

関連する技術として特開２００４−１９３３４６号公報に磁気メモリ及び磁気メモリ製造方法が開示されている。この磁気メモリは、基板と、第１絶縁膜と、複数の第１信号線と、複数のメモリセルと、第１層間絶縁膜と、前記第１層間絶縁膜の上に設けられた第２絶縁膜と、複数の第２信号線とを具備する。第１絶縁膜は、前記基板の上面側に設けられている。複数の第１信号線は、前記第１絶縁膜に埋め込まれ、第１方向に延伸するように設けられている。複数のメモリセルは、前記複数の第１信号線の各々の上に設けられ、記憶されるデータに応じて磁化方向が反転する自発磁化を有する磁気抵抗素子をそれぞれに含む。第１層間絶縁膜は、前記第１絶縁膜及び前記複数の第１信号線の上に、前記複数のメモリセルを囲むように設けられている。第２絶縁膜は、前記第１層間絶縁膜の上に設けられている。複数の第２信号線は、前記第２絶縁膜に埋め込まれ、前記第１方向に実質的に垂直な第２方向に延伸するように設けられている。前記第１絶縁膜及び前記第２絶縁膜のうちの少なくとも一方は、高透磁率磁性材料を含む。前記複数のメモリセルの各々は、前記複数の第１信号線と前記複数の第２信号線とが交差する位置のそれぞれに設けられている。

特開２００５−５０９０７号公報に磁気抵抗効果素子および磁気メモリが開示されている。この磁気抵抗効果素子は、第１磁化固着層と、第２磁化固着層と、磁気記録層と、トンネルバリア層と、中間層とを備えている。第１磁化固着層は、少なくとも１層の磁性層を有しスピンの方向が固定されている。第２磁化固着層は、少なくとも１層の磁性層を有しスピンの方向が固定されている。磁気記録層は、前記第１磁化固着層と前記第２磁化固着層との間に設けられ少なくとも１層の磁性層を有しスピンの方向が可変である。トンネルバリア層は、前記第１磁化固着層と前記磁気記録層との間に設けられる。中間層は、前記磁気記録層と前記第２磁化固着層との間に設けられる。

特開２００５−１５０４８２号公報に磁気抵抗効果素子及び磁気メモリ装置が開示されている。この磁気抵抗効果素子は、磁化自由層と、この磁化自由層の両側に磁気的に分離されてそれぞれ配置された第１磁性層及び第２磁性層とを有し、これらの磁性層の磁化方向が互いに逆向きに固定されている。前記第１磁性層及び前記第２磁性層の単位面積当りの磁気モーメント数が、前記磁化自由層のそれより大きくても良い。

特開２００５−１６６８９６号公報に磁気メモリが開示されている。この磁気メモリは、磁気抵抗効果素子と、第１配線層とを備える。磁気抵抗効果素子は、磁化の向きが固着された磁化固着層、磁化の向きが可変の記憶層、および前記磁化固着層と前記記憶層との間に設けられたトンネルバリア層を有する。第１配線層は、前記磁気抵抗効果素子に電気的に接続され、前記記憶層の磁化容易軸方向と直交する方向に延在している。前記磁化容易軸方向に直交する前記磁気抵抗効果素子の端面と、前記磁化容易軸方向に直交する前記第１配線層の端面が同一平面上にある。

特開２００５−１７５３７４号公報に磁気メモリ装置及びその製造方法が開示されている。この磁気メモリ装置は、第１の磁性体層と、トンネル磁気抵抗素子と、第１の導電性配線と、第２の導電性配線とを有する。第１の磁性体層は、磁化固定層である。トンネル磁気抵抗素子は、磁化方向の変化が可能な磁化自由層としての第２の磁性体層との間にトンネルバリア層が挟着されてなる。前記第２の磁性体層のスピン方向が前記第１の磁性体層のスピン方向に対し平行又は反平行となることによって情報を記憶する。第１の導電性配線は、前記トンネル磁気抵抗素子とは電気的に絶縁されている。第２の導電性配線は、この第１の導電性配線に交差して前記トンネル磁気抵抗素子に電気的に接続されている。
前記第２の磁性体層の磁気モーメントの方向に存在する、前記第２の磁性体層の一対の端辺と前記第１の磁性体層の一対の端辺とに関し、前記第２の磁性体層の一方の端辺と、これと同じ側にある前記第１の磁性体層の一方の端辺との間の距離が、前記第２の 磁性体層の他方の端辺と、これと同じ側にある前記第１の磁性体層の他方の端辺との間の距離と実質的に同じである。

本発明の目的は、スピン注入方式の書き込みを実行するとき磁化方向に依らず書き込み特性が同様となる磁気ランダムアクセスメモリ及びその動作方法を提供することにある。

本発明の他の目的は、スピン注入方式の書き込みを実行するとき記憶するデータに依らず同様の回路で書込み可能な磁気ランダムアクセスメモリ及びその動作方法を提供することにある。

本発明の更に他の目的は、スピン注入方式の書き込みを実行するとき記憶するデータに依らず同様の方法で書込み可能な磁気ランダムアクセスメモリ及びその動作方法を提供することにある。

この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。

上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、スピン注入方式の磁気ランダムアクセスメモリである。複数の磁気メモリセルと電流供給部と制御部とを具備する。電流供給部は、複数の磁気メモリセルのうちからデータを書き込む対象メモリセルを選択し、対象メモリセルへ書き込み電流を供給する。制御部は、書き込むデータに基づいて、電流供給部による書き込み電流の供給を制御する。
複数の磁気メモリセルの各々は、磁化状態によりデータを記憶する磁性体記憶層と、書き込み電流に基づいて、書き込むデータに依らず同一の制御原理で磁性体記憶層にスピン電子を供給する少なくとも一つのスピン制御層とを備える。

上記の磁気ランダムアクセスメモリにおいて、少なくとも一つのスピン制御層は一つである。制御部は、書き込むデータに基づいて、スピン制御層におけるスピン電子の状態を制御する。

上記の磁気ランダムアクセスメモリにおいて、磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む。

上記の磁気ランダムアクセスメモリにおいて、磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む。少なくとも一つのスピン制御層は、第１スピン制御層と第２スピン制御層とを備える。第１スピン制御層は、磁化方向を固定され、第１非磁性体層を挟んで第１磁性体層と結合する第１磁性体ピン層を含む。第２スピン制御層は、磁化方向を固定され、第２非磁性体層を挟んで第２磁性体層と結合する第２磁性体ピン層を含む。第１磁性体ピン層及び第２磁性体ピン層の磁化の向きが略一致する。制御部は、書き込むデータに応じて、第１磁性体ピン層及び第２磁性体ピン層のいずれか一方から他方へ書き込み電流を流すように電流供給部を制御する。

上記の磁気ランダムアクセスメモリにおいて、第１磁性体ピン層及び第２磁性体ピン層少なくとも一方は、非磁性導電体を介して反強磁性結合した第３磁性体と第４磁性体とを含む。

上記の磁気ランダムアクセスメモリにおいて、磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む。スピン制御層は、第１非磁性体層を挟んで第１磁性体と結合する第１磁性体リファレンス層を含む。制御部は、書き込むデータに応じて、第１磁性体リファレンス層の磁化の向きを変更し、第１磁性体リファレンス層及び第２磁性体層のいずれか一方から他方への予め設定された向きに書き込み電流を流すように電流供給部を制御する。

上記の磁気ランダムアクセスメモリにおいて、スピン制御層は、更に、第１非磁性体層と第１磁性体リファレンス層との間に、第２非磁性体層を挟んで第１磁性体リファレンス層と反強磁性結合する第２磁性体リファレンス層を含む。制御部は、書き込むデータに応じて、第１磁性体リファレンス層の磁化の向きを時間経過と共に連続的に変更しながら、第１磁性体リファレンス層及び第２磁性体層のいずれか一方から他方への予め設定された向きに書き込み電流を流すように電流供給部を制御する。

上記の磁気ランダムアクセスメモリにおいて、制御部は、書き込むデータに基づいて、スピン制御層における第１磁性体リファレンス層の磁化の向きを制御する磁化方向設定部を含む。

上記の磁気ランダムアクセスメモリにおいて、磁化方向設定部は、対象メモリセルの近傍に延在する配線を含む。制御部は、配線に流す電流により発生する磁界を用いて第１磁性体リファレンス層の磁化の向きを制御する。

上記の磁気ランダムアクセスメモリにおいて、スピン制御層は、書き込み電流の流れる方向に垂直な断面が、外側に凸の曲線又は直線で構成された形状である。

上記の磁気ランダムアクセスメモリにおいて、スピン制御層は、形状が円、正方形、又は円及び正方形のいずれか一方に近い形状である。

上記課題を解決するために、本発明は、スピン注入方式の磁気ランダムアクセスメモリの動作方法である。ここで、磁気ランダムアクセスメモリは、複数の磁気メモリセルと、電流供給部と、制御部とを備える。複数の磁気メモリセルの各々は、磁化状態によりデータを記憶する磁性体記憶層と、少なくとも一つのスピン制御層とを備える。磁気ランダムアクセスメモリの動作方法は、（ａ）電流供給部が、複数の磁気メモリセルのうちからデータを書き込む対象メモリセルを選択するステップと、（ｂ）電流供給部が対象メモリセルへ書き込み電流を供給するように、制御部が書き込むデータに基づいて電流供給部を制御するステップと、（ｃ）少なくとも一つのスピン制御層は、書き込み電流に基づいて、書き込むデータに依らず同一の制御原理で磁性体記憶層にスピン電子を供給するステップとを具備する。

上記の磁気ランダムアクセスメモリの動作方法において、少なくとも一つのスピン制御層は一つである。（ｂ）ステップは、（ｂ１）制御部が、書き込むデータに基づいて、スピン制御層におけるスピン電子の状態を制御するステップを備える。

上記の磁気ランダムアクセスメモリの動作方法において、磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む。

上記の磁気ランダムアクセスメモリの動作方法において、磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む。少なくとも一つのスピン制御層は、第１スピン制御層と第２スピン制御層とを備える。第１スピン制御層は、磁化方向を固定され、第１非磁性体層を挟んで第１磁性体層と結合する第１磁性体ピン層を含む。第２スピン制御層は、磁化方向を固定され、第２非磁性体層を挟んで第２磁性体層と結合する第２磁性体ピン層を含む。第１磁性体ピン層及び第２磁性体ピン層の磁化の向きが略一致する。（ｂ）ステップは、（ｂ２）制御部が、書き込むデータに応じて、第１磁性体ピン層及び第２磁性体ピン層のいずれか一方から他方へ書き込み電流を流すように電流供給部を制御するステップを備える。

上記の磁気ランダムアクセスメモリの動作方法において、第１磁性体ピン層及び第２磁性体ピン層少なくとも一方は、非磁性導電体を介して反強磁性結合した第３磁性体と第４磁性体とを含む。

上記の磁気ランダムアクセスメモリの動作方法において、磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む。スピン制御層は、第１非磁性体層を挟んで第１磁性体と結合する第１磁性体リファレンス層を含む。ステップ（ｂ１）は、（ｂ１１）制御部が、書き込むデータに応じて、第１磁性体リファレンス層の磁化の向きを変更し、第１磁性体リファレンス層及び第２磁性体層のいずれか一方から他方への予め設定された向きに書き込み電流を流すように電流供給部を制御するステップを含む。

上記の磁気ランダムアクセスメモリの動作方法において、スピン制御層は、更に、第１非磁性体層と第１磁性体リファレンス層との間に、第２非磁性体層を挟んで第１磁性体リファレンス層と反強磁性結合する第２磁性体リファレンス層を含む。ステップは、（ｂ１２）制御部は、書き込むデータに応じて、第１磁性体リファレンス層の磁化の向きを時間経過と共に連続的に変更しながら、第１磁性体リファレンス層及び第２磁性体層のいずれか一方から他方への予め設定された向きに書き込み電流を流すように電流供給部を制御するステップを更に含む。

上記の磁気ランダムアクセスメモリの動作方法において、制御部は、書き込むデータに基づいて、スピン制御層における第１磁性体リファレンス層の磁化の向きを制御する磁化方向設定部を含む。

上記の磁気ランダムアクセスメモリの動作方法において、磁化方向設定部は、対象メモリセルの近傍に延在する配線を含む。（ｂ１）ステップは、（ｂ１３）制御部が、配線に流す電流により発生する磁界を用いて第１磁性体リファレンス層の磁化の向きを制御するステップを更に含む。

上記の磁気ランダムアクセスメモリの動作方法において、スピン制御層は、書き込み電流の流れる方向に垂直な断面が、外側に凸の曲線又は直線で構成された形状である。

上記の磁気ランダムアクセスメモリの動作方法において、スピン制御層は、形状が円、正方形、又は円及び正方形のいずれか一方に近い形状である。

図１は、スピン注入方式での磁化反転の様子を示す概略図である。 図２は、本発明の磁気ランダムアクセスメモリの第１の実施の形態の構成を示すブロック図である。 図３は、本発明の磁気ランダムアクセスメモリの第１の実施の形態における磁気抵抗素子の構成を示す断面図である。 図４は、本発明の磁気ランダムアクセスメモリの第２の実施の形態の構成を示すブロック図である。 図５Ａは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の構成を示す断面図である。 図５Ｂは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の書き込み原理を示す断面図である。 図５Ｃは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の書き込み原理を示す断面図である。 図６Ａは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の構成を示す上面図である。 図６Ｂは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の構成を示す他の上面図である。 図７Ａ〜図７Ｃは、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作に関するタイミングチャートである。 図８Ａは、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作における読み出しの原理を説明する断面図である。 図８Ｂは、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作における読み出しの原理を説明する断面図である。 図９は、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成を示すブロック図である。 図１０Ａは、本発明の磁気ランダムアクセスメモリの第３の実施の形態における磁気抵抗素子の構成を示す断面図である。 図１０Ｂは、本発明の磁気ランダムアクセスメモリの第３の実施の形態における磁気抵抗素子の書き込み原理を示す断面図である。 図１１Ａ〜図１１Ｄは、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作に関するタイミングチャートである。

以下、本発明の磁気ランダムアクセスメモリ及びその動作方法の実施の形態に関して、添付図面を参照して説明する。

（第１の実施の形態）
本発明の磁気ランダムアクセスメモリ及びその動作方法の第１の実施の形態について、添付図面を参照して説明する。まず、本発明の磁気ランダムアクセスメモリの第１の実施の形態の構成について説明する。

図２は、本発明の磁気ランダムアクセスメモリの第１の実施の形態の構成を示すブロック図である。磁気ランダムアクセスメモリは、複数のメモリセル１０、書き込み線デコーダ２０、複数の第１書き込み線２１ａ、複数の第１書き込み線２１ｂ、選択線デコーダ３０、複数の選択線３１、書き込み制御回路４１、読み出し制御回路４２、電流源回路４３、及び比較回路４４を具備する。

複数のメモリセル１０は、ＭＲＡＭ内にマトリクス状に配置され、メモリセルアレイを形成している。メモリセル１０は、磁気抵抗効果を用いてデータを記憶する。磁気抵抗素子１、及び選択トランジスタ９を備える。磁気抵抗素子１は、後述（図２）の構成を有し、上部電極と下部電極とに挟まれている。磁気抵抗素子１の一端は、上部電極を介して第１書き込み線２１ａに接続され、その他端は下部電極を介して選択トランジスタ９のソース／ドレインの一方に接続されている。選択トランジスタ９のソース／ドレインの他方は、第１書き込み線２１ｂに接続されている。選択トランジスタ９のゲートは、選択線３１に接続されている。複数の第１書き込み線２１ａ及び複数の第１書き込み線２１ｂは、それぞれ一端を書き込み線デコーダ２０に接続され、Ｘ方向（第１方向）へ伸びている。複数の選択線３１は、それぞれ一端を選択線デコーダ３０に接続され、Ｘ方向（第１方向）と略垂直なＹ方向（第２方向）へ伸びている。

書き込み制御回路４１は、各回路に制御信号を送ることによって、各回路の動作を制御する。すなわち、書き込み制御回路４１は、書き込み電流ＩＷを調整するための書き込み制御信号を電流源回路４３へ出力する。書き込み制御回路４１は、選択線デコーダ（選択線ドライバ）３０へ、対象メモリセル１０のアドレスに関連する選択線アドレス信号を出力する。書き込み制御回路４１は、書き込み線デコーダ（書き込み線ドライバ）２０へ、書き込み電流ＩＷの向きを示す電流方向信号及び対象メモリセル１０のアドレスに関連する書き込み線アドレス信号を出力する。書き込み電流ＩＷの向きは、対象メモリセル１０に書き込まれるデータに依存して決定される。

電流源回路４３は、書き込み電流ＩＷを、書き込み線デコーダ２０を介してメモリセル１０に供給する。電流源回路４３は、書き込み制御回路４１からの書き込み制御信号に応答して、書き込み電流ＩＷの供給、変更、停止を行う。

選択線デコーダ３０は、書き込み制御回路４１からの選択線アドレス信号に応答して、対象メモリセル１０につながる１本の選択線３１を選択する。これにより、対象メモリセル１０の選択トランジスタ９がＯＮになる。

書き込み線デコーダ２０は、書き込み制御回路４１からの書き込み線アドレス信号に応答して、対象メモリセル１０につながる第１書き込み線２１ａ及び第１書き込み線２１ｂを選択する。そして、書き込み線デコーダ２０は、書き込み制御回路４１からの電流方向信号に応答して、電流源回路４３から出力される書き込み電流ＩＷを、電流方向信号が示す向きに一致するように、メモリセル１０（磁気抵抗素子１）に流す。そのとき、一方の第１書き込み配線を電流源回路４３に、他方の第１書き込み配線を接地に接続する。

読み出し制御回路４２は、各回路に制御信号を送ることによって、各回路の動作を制御する。すなわち、読み出し制御回路４２は、読み出し電流ＩＲを調整するための読み出し制御信号を電流源回路４３へ出力する。読み出し制御回路４２は、選択線デコーダ３０へ、対象メモリセル１０のアドレスに関連する選択線アドレス信号を出力する。読み出し制御回路４２は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスに関連する書き込み線アドレス信号及び読み出し動作を示す読み出し信号を出力する。読み出し電流ＩＲの向きは、第１書き込み線２１ａから第１書き込み線２１ｂへ向かう向きである。

電流源回路４３は、更に、書き込み電流ＩＲを、書き込み線デコーダ２０を介してメモリセル１０に供給する。電流源回路４３は、読み出し制御回路４２からの読み出し制御信号に応答して、読み出し電流ＩＲの供給、変更、停止を行う。

選択線デコーダ３０は、更に、読み出し制御回路４２からの選択線アドレス信号に応答して、対象メモリセル１０につながる１本の選択線３１を選択する。これにより、対象メモリセル１０の選択トランジスタ９がＯＮになる。

書き込み線デコーダ２０は、更に、読み出し制御回路４２からの書き込み線アドレス信号及び読み出し信号に応答して、対象メモリセル１０につながる第１書き込み線２１ａ及び第１書き込み線２１ｂを選択する。そして、書き込み線デコーダ２０は、電流源回路４３から出力される読み出し電流ＩＲを、第１書き込み線２１ａから第１書き込み線２１ｂへ向かうように、メモリセル１０（磁気抵抗素子１）に流す。そのとき、一方の第１書き込み配線を電流源回路４３に、他方の第１書き込み配線を接地に接続する。

比較回路４４は、対象メモリセル１０の磁気抵抗素子１の抵抗値を検出し、対象メモリセル１０に書き込まれているデータを判定する。そして、判定結果を読み出し制御回路４２へ出力する。磁気抵抗素子１の抵抗値を検出するためには、例えば、書き込み電流ＩＷが流れる配線の所定の位置における電位が用いられるとよい。ここでは、例として、電流源回路４３と書き込み線デコーダ２０との間のノード４５における電位Ｖ４５が用いられる。読み出し電流ＩＲが一定の場合、磁気抵抗素子１の抵抗値が大きくなれば電位Ｖ４５も大きくなり、その抵抗値が小さくなれば電位Ｖ４５も小さくなる。つまり、電位Ｖ４５は、磁気抵抗素子１の抵抗値を反映している。比較回路４４は、その電位Ｖ４５に基づいて、対象メモリセル１０に書き込まれているデータを判定する。

より具体的には、比較回路４４は、電位Ｖ４５と参照電位Ｖｒｅｆとを比較する。参照電位Ｖｒｅｆは、データ「０」に対応する電位Ｖ４５とデータ「１」に対応する電位Ｖ４５との間の中間電位に設定される。従って、比較回路４４は、電位Ｖ４５と参照電位Ｖｒｅｆを比較することにより、対象メモリセル１０に書き込まれているデータを判定することができる。

図３は、本発明の磁気ランダムアクセスメモリの第１の実施の形態における磁気抵抗素子の構成を示す断面図である。磁気抵抗素子１は、第１磁性体積層部５０と、非磁性導電体層５５と、第２磁性体積層部６０とを備える。第１磁性体積層部５０は、第１反強磁性体層５１、第１磁性体ピン層５２、第１トンネル層５３、及び第１磁性体フリー層５４が下層からこの順に積層されている。第１磁性体ピン層５２は、第１反強磁性体層５１との反強磁性結合により磁化方向が固定されている。第２磁性体積層部６０は、第２反強磁性体層５９、第２磁性体ピン層５８、第２トンネル層５７、及び第２磁性体フリー層５６が上層からこの順に積層されている。第２磁性体ピン層５８は、第２反強磁性体層５９との反強磁性結合により磁化方向が固定されている。第１磁性体フリー層５４と第２磁性体フリー層５６とは、非磁性導電体層５６を介して反強磁性結合している。

第１磁性体ピン層５２及び第２磁性体ピン層５８の磁化方向は、それぞれ第１磁性体フリー層５４及び第２磁性体フリー層５６が磁化しやすい方向（容易軸方向）のいずれかの向きとほぼ同じになるよう設定する。たとえば、第１磁性体フリー層５４及び第２磁性体フリー層５６の容易軸方向の二つの向きのうち、一方の向きに磁場を印加した状態で、温度を第１反強磁性体層５１及び第２反強磁性体層５９のブロッキング温度以上に上げる。
これにより、第１磁性体ピン層５２及び第２磁性体ピン層５８の磁化の向きが印加磁場の向きになるように反強磁性体層の磁化の向きが変化し、降温後も第１磁性体ピン層５２及び第２磁性体ピン層５８の磁化の向きは同一の向きに固定されたままとなる。なお、第１磁性体ピン層５２及び第２磁性体ピン層５８は積層フェリ構造でもよい。

データの記憶という観点から、第１磁性体フリー層５４と非磁性導電体層５６と第２磁性体フリー層５６とは、「磁性体記憶部」を構成しているといえる。スピン電子の制御という観点から、第１反強磁性体層５１、第１磁性体ピン層５２及び第１トンネル層５３と、第２反強磁性体層５９、第２磁性体ピン層５８及び第２トンネル層５７とは「スピン制御層」を構成しているといえる。書き込み電流ＩＷの供給という観点から、電流源回路４３、書き込み線デコーダ２０、第１書き込み配線２１、選択線デコーダ３０及び選択線３１は、「電流供給部」を構成しているといえる。一方、書き込み電流ＩＷの制御という観点から、書き込み制御回路４１は、「制御部」を構成しているといえる。

本発明の磁気ランダムアクセスメモリの第１の実施の形態における製造方法について説明する。まず、シリコン基板上にトランジスタ及び配線を含む半導体集積回路を形成する。その上に層間絶縁膜を形成し、それら配線との接続のためタングステンプラグを形成する。

次に、全面に磁気抵抗素子１の下部電極として、Ｔａ膜（膜厚３０ｎｍ）成膜する。その後、第１反強磁性体層５１としてＰｔＭｎ膜（膜厚１０〜２０ｎｍ）、第１磁性体ピン層５２としてＣｏＦｅ膜（膜厚２〜５ｎｍ）、第１トンネル層５３としてＡｌＯ膜（膜厚０．６〜１．２ｎｍ）、第１磁性体フリー層５４としてＣｏＦｅＢ膜（膜厚１〜５ｎｍ）、非磁性体導電体層としてＲｕ膜（膜厚０．５〜１．５ｎｍ）、第２磁性体フリー層５６としてＣｏＦｅＢ膜（膜厚１〜５ｎｍ）、第２トンネル層５７としてＡｌＯ膜（膜厚０．４〜０．７ｎｍ）、第２磁性体ピン層５８としてＣｏＦｅ膜（膜厚２〜５ｎｍ）、第２反強磁性体層５９としてＰｔＭｎ膜（膜厚１０〜２０ｎｍ）をそれぞれスパッタ技術で成膜する。さらに上部電極としてＴａ膜（膜厚１００ｎｍ）を成膜し、その上にＳｉＯ２膜（膜厚５０ｎｍ）を成膜する。

続いて、フォトリソグラフィ技術によりレジストを磁気抵抗素子１の形状に残し、ＳｉＯ２膜をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術により加工する。磁気抵抗素子１の形状は、たとえば楕円形である。こうすることで長軸方向に形状異方性が発生し、長軸に沿った方向で磁化方向が安定な状態となる。レジストをアッシング除去後、加工されたＳｉＯ２をマスクとして、上部電極のＴａ膜以下第１磁性体フリー層５４までをミリング加工し、第１トンネル層５３の表面を露出させる。次に、保護膜としてＳｉＮ膜（膜厚３０ｎｍ）を成膜する。その後、レジストを下部電極形状に残し、ＳｉＮ膜、及び第１トンネル層５３から下部電極までをミリング加工する。その後、アッシングによりレジストを除去する。これにより磁気抵抗素子１（図３）を形成できる。

次に全面にＳｉＯ２膜（膜厚４００ｎｍ）を成膜し、ＣＭＰ加工により平坦化する。フォトリソグラフィ技術とＲＩＥ技術により、上部電極、下部電極、下層配線に対するビアをあける。全面にＴｉ膜（膜厚１０ｎｍ）、ＡｌＣｕ膜（膜厚４００ｎｍ）、ＴｉＮ膜（膜厚１０ｎｍ）を成膜し、それらをフォトリソグラフィ技術とＲＩＥ技術により、第１書き込み線２１ａやその他の配線の形状に加工する。以上により、磁気ランダムアクセスメモリが製造される。

次に、本発明の磁気ランダムアクセスメモリの第１の実施の形態の動作について、図２及び図３を参照して説明する。

まず、データ“０”を書き込む場合について説明する。書き込み制御回路４１は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号と“０”を書くことを示す電流方向信号を出力する。書き込み線デコーダ２０は、書き込むメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。書き込むメモリセル１０に接続された第１書き込み線２１ｂを接地する。また、この他の第１書き込み線２１ａ及び第１書き込み線２１ｂを接地する。書き込み制御回路４１は、更に、選択線デコーダ３０へ選択線アドレス信号を出力する。選択線デコーダ３０は、書き込むメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする。その他の選択線３１を非活性化し、その他の選択トランジスタ９をオフ状態にする。書き込み制御回路４１は、更に、電流源回路４３に対し所望の書き込み電流ＩＷ、たとえば１ｍＡを流すように指示する。これにより、書き込み電流ＩＷが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる。

すなわち、上部電極から下部電極へ向かって電流が流れる。このとき、第１磁性体ピン層５２から第１磁性体フリー層５４に電子が注入される。第１磁性体ピン層５２のピン方向が右向きであれば、第１磁性体フリー層５４にはスピン方向分布が右向きに偏った電子群が注入される。これにより第１磁性体フリー層５４の磁化方向は右を向こうとする。さらに、第２磁性体ピン層５８もピン方向が右向きであるので、第２磁性体ピン層５８のところでは左向きのスピンをもつ電子が流れにくい。そのため、第２磁性体フリー層５６には左向きのスピンを持つ電子が多くなる。このため第２磁性体フリー層５６の磁化方向は左を向こうとする。第１磁性体フリー層５４と第２磁性体フリー層５６とは反強磁性結合しているため、第１磁性体フリー層５４は右向きに、第２磁性体フリー層５６は左向きになる。

所定の時間の後に電流を止め、書き込み線デコーダ２０が第１書き込み線２１ａ及び第１書き込み線２１ｂを接地状態にし、選択線３１が選択線３１を接地状態にすることで、データ“０”を書き込む動作が完了する。

次に、データ“１”を書き込む場合について説明する。書き込み制御回路４１は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号と“１”を書くことを示す電流方向信号を出力する。書き込み線デコーダ２０は、書き込むメモリセル１０に接続された第１書き込み線２１ｂと電流源回路４３とを接続する。また書き込むメモリセル１０に接続された第１書き込み線２１ａを接地する。この他の第１書き込み線２１ａ及び第１書き込み線２１ｂを接地する。書き込み制御回路４１は、更に、選択線デコーダ３０へ選択線アドレス信号を出力する。選択線デコーダ３０は、書き込むメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする。その他の選択線３１を非活性化し、その他の選択トランジスタ９をオフ状態にする。
書き込み制御回路４１は、更に、電流源回路４３に対し所望の書き込み電流ＩＷ、たとえば１ｍＡを流すように指示する。これにより、書き込み電流ＩＷが、書き込み線デコーダ２０−第１書き込み線２１ｂ−下部電極−磁気抵抗素子１−上部電極−第１書き込み線２１ａ−接地の経路で流れる。

すなわち、データ“０”の書き込みの場合とは逆向きに、下部電極から上部電極へ向かって電流が流れる。このとき、第２磁性体ピン層５８から第２磁性体フリー層５６に電子が注入される。第２磁性体ピン層５８のピン方向が右向きであれば、第２磁性体フリー層５６にはスピン方向分布が右向きに偏った電子群が注入される。これにより第２磁性体フリー層５６の磁化方向は右を向こうとする。さらに、第１磁性体ピン層５２もピン方向が右向きであるので、第１磁性体ピン層５２のところでは左向きのスピンをもつ電子が流れにくい。そのため、第１磁性体フリー層５４には左向きのスピンを持つ電子が多くなる。
このため第１磁性体フリー層５４の磁化方向は左を向こうとする。第２磁性体フリー層５６と第１磁性体フリー層５４とは反強磁性結合しているため、第２磁性体フリー層５６は右向きに、第１磁性体フリー層５４は左向きになる。

所定の時間の後に書き込み電流ＩＷを止め、書き込み線デコーダ２０が第１書き込み線２１ａ及び第１書き込み線２１ｂを接地状態にし、選択線３１が選択線３１を接地状態にすることで、データ“１”を書き込む動作が完了する。これにより、磁化方向の異なる２つの状態が設定できる。さらに、メモリセル１０の近傍に配線を配置し、電流を流すことで発生する磁場を書き込みの補助とすることも可能である。

次に、データを読み出す場合について説明する。読み出し制御回路４２は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号と読み出し動作を示す読み出し信号とを出力する。書き込み線デコーダ２０は、読み出すメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また読み出すメモリセル１０に接続された第１書き込み線２１ｂを接地する。読み出し制御回路４２は、更に、選択線デコーダ３０へ選択線アドレス信号を出力する。選択線デコーダ３０は、読み出すメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする。その他の選択線３１を非活性にし、その他の選択トランジスタ９をオフ状態にする。読み出し制御回路４２は、更に、電流源回路４３に対し所望の読み出し電流ＩＲ、たとえば０．２ｍＡを流すように指示する。これにより、読み出し電流ＩＲが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる。

すなわち、上部電極から下部電極に向かって電流が流れる。ここで、磁気抵抗素子１及び選択トランジスタ９の抵抗が、記憶しているデータの値により１ｋΩ及び１．４ｋΩのいずれかの値をとるとすると、電位Ｖ４５の値は０．２Ｖ及び０．２８Ｖのいずれかとなる。比較回路４４は、Ｖｒｅｆ＝０．２４Ｖと電位Ｖ４５の値とを比較することにより、記憶しているデータの判別を行うことができる。

このとき、第１磁性体ピン層５２と第１磁性体フリー層５４の磁化の向きが同じで低抵抗状態の場合、第２磁性体ピン層５８と第２磁性体フリー層５６の磁化の向きが逆向きで高抵抗状態となる。逆に、第１磁性体ピン層５２と第１磁性体フリー層５４の磁化の向きが逆で高抵抗状態の場合、第２磁性体ピン層５８と第２磁性体フリー層５６の磁化の向きが同じで低抵抗状態となる。磁気抵抗（ＴＭＲ抵抗）としては両者の和の値となる。しかし、両者の抵抗値が同じ場合、両者で相殺されて磁気抵抗が変化しなくなる。そのため、第１トンネル層５３の厚さと第２トンネル層５７の厚さとに差を設ける必要がある。短径０．６μｍ及び長径１．８μｍである楕円形の磁気抵抗素子１の場合、第１トンネル層５３及び第２トンネル層５７としてそれぞれ膜厚０．８６ｎｍ及び膜厚０．９９ｎｍのアルミナ膜を試作したところ、それぞれ６ｋΩ、１７ｋΩであった。トンネル抵抗はトンネル膜厚に対し指数関数的に変化するため、０．３９ｎｍ程度の膜厚差をつければ９倍程度の抵抗差が得られることになる。これにより、磁気抵抗素子１全体の抵抗をほぼ厚い側のトンネル層で決定できる。

本実施の形態では、“１”及び“０”のいずれのデータの書き込みにおいても、一方のピン層からのスピン電子注入と他方のピン層によるスピン電子の選択通過との両方の原理を一度に用いてデータの書き換えを行っている。このため、データに依らず書き込み特性が同様となり、書き込み回路が容易になる。

（第２の実施の形態）
本発明の磁気ランダムアクセスメモリ及びその動作方法の第２の実施の形態について、添付図面を参照して説明する。まず、本発明の磁気ランダムアクセスメモリの第２の実施の形態の構成について説明する。

図４は、本発明の磁気ランダムアクセスメモリの第２の実施の形態の構成を示すブロック図である。本実施の形態における磁気ランダムアクセスメモリは、第２電流源回路４７、第２書き込み線デコーダ７０、及び複数の第２書き込み線７１を更に具備する点、及び、磁気抵抗素子１の有する構造の点で第１の実施の形態の磁気ランダムアクセスメモリと相違する。

第２書き込み線７１（７１ａ、７１ｂ）は、一端を第２書き込み線デコーダ７０に接続され、Ｙ方向へ伸びている。メモリセル１０の奇数番目の列の第２書き込み線７１ａは、図中その右隣の偶数番目の列の第２書き込み線７１ｂに、他端で接続されている。例えば、第２書き込み線デコーダ７０から一番目の列の第２書き込み線７１ａ及び二番目の列の第２書き込み線７１ｂのいずれか一方へ供給された電流は、他方を介して第２書き込み線デコーダ７０へ戻ることになる。第２書き込み線７１（７１ａ、７１ｂ）は、磁気抵抗素子１に近くなるように設けられている。そのため、第２書き込み線７１（７１ａ、７１ｂ）を通る電流の作る磁界により、磁気抵抗素子１の第１磁性体リファレンス層６２（後述）の磁化が影響を受ける。ただし、書き込みを行うメモリセル１０以外のメモリセル１０は、書込み電流ＩＷが流れないため、磁場の影響を受けても書き込みが起こらない。なお、第２書き込み線７１ａ及び第２書き込み線７１ｂは、その他端で互いに接続されていなくても良い。その場合、他端は適当な終端回路や接地に接続されていても良い。

書き込み制御回路４１は、第１の実施の形態の機能に加えて、更に、第１磁化電流ＩＭ１を調整するための第１磁化制御信号を第２電流源回路４７へ出力する。書き込み制御回路４１は、更に、第２書き込み線デコーダ７０へ、第１磁化電流ＩＭ１の向きを示す第１磁化電流方向信号及び対象メモリセル１０のアドレスに関連する第２書き込み線アドレス信号を出力する。第１磁化電流ＩＭ１の向きは、対象メモリセル１０に書き込まれるデータに依存して決定される。

電流源回路４７は、第１磁化電流ＩＭ１を、第２書き込み線デコーダ７０を介して対象メモリセル１０に対応する第２書き込み線７１（７１ａ、７１ｂ）へ供給する。電流源回路４７は、書き込み制御回路４１からの第１磁化制御信号に応答して、第１磁化電流ＩＭ１の供給、変更、停止を行う。

第２書き込み線デコーダ７０は、書き込み制御回路４１からの第２書き込み線アドレス信号に応答して、対象メモリセル１０につながる第２書き込み線７１を選択する。そして、第２書き込み線デコーダ７０は、書き込み制御回路４１からの第１磁化電流方向信号に応答して、第２電流源回路４７から出力される第１磁化電流ＩＭ１を、第１磁化電流方向信号が示す向きに一致するように、第２書き込み線７１（７１ａ、７１ｂ）に流す。そのとき、第２書き込み線７１ａ及び第２書き込み線７１ｂのうちの一方を第２電流源回路４７に、他方を接地に接続する。

読み出し制御回路４２は、第１の実施の形態の機能に加えて、更に、読み出し時に第１磁化電流ＩＭ１を調整するための読み出し制御信号を第２電流源回路４７へ出力する。第１磁化電流ＩＭ１の向きは、書き込まれているデータに関わらず同じ向きである。

電流源回路４７は、更に、第１磁化電流ＩＭ１を、第２書き込み線デコーダ７０を介して対象メモリセル１０に対応する第２書き込み線７１（７１ａ又は７１ｂ）に所定の方向で電流を供給する。第２電流源回路４７は、読み出し制御回路４２からの読み出し制御信号に応答して、第１磁化電流ＩＭ１の供給、変更、停止を行う。

その他の構成については、第１の実施の形態と同様であるのでその説明を省略する。

図５Ａは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の構成（積層構造）を示す断面図である。図５Ｂ及び図５Ｃは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の書き込み原理を示す断面図であり、第２書き込み線７１に流れる電流の作る磁界と第１磁性体リファレンス層６２の磁化の向きとの関係を示す。

図５Ａを参照して、磁気抵抗素子１は、第１磁性体リファレンス層６２、第１トンネル層５３、第１磁性体フリー層５４、非磁性導電体層５５、及び第２磁性体フリー層５６が下層からこの順に積層されている。第１磁性体フリー層５４と第２磁性体フリー層５６とは、非磁性導電体層５６を介して反強磁性結合している。第１磁性体リファレンス層６２の磁気異方性は１０Ｏｅ以下と小さい値とする。第１磁性体リファレンス層６２は積層フェリ構造でもよい。

図５Ｂを参照して、第２書き込み線７１（７１ａ、７１ｂ）に−Ｙ方向の第１磁化電流ＩＭ１が流れると、磁場Ｈ１が発生する。それにより、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが磁場Ｈ１に沿う向きに設定される。この図において、右向きに設定される。一方、図５Ｃを参照して、第２書き込み線７１（７１ａ、７１ｂ）に＋Ｙ方向の第１磁化電流ＩＭ１が流れると、磁場Ｈ２が発生する。それにより、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが磁場Ｈ２に沿う向きに設定される。この図において、左向きに設定される。このように、第２書き込み線７１に流れる第１磁化電流ＩＭ１の向きにより、第１磁性体リファレンス層６２の磁化の向きが制御される。このとき、第１磁性体フリー層５４及び第２磁性体フリー層５６は、磁気異方性が大きく磁場Ｈ１、Ｈ２の影響を受けない。

図６Ａ及び図６Ｂは、本発明の磁気ランダムアクセスメモリの第２の実施の形態における磁気抵抗素子の構成を示す上面図である。第２磁性体フリー層５６、非磁性導電体層５５及び第１磁性体フリー層５４は、例えば、略楕円形であり、磁気異方性を大きくする。一方、第１トンネル層５３及び第１磁性体リファレンス層６２は、例えば、円形（図６Ａ）や正方形（図６Ｂ）に近い形であり、磁気異方性を小さくする。より具体的には、長辺と短辺の比が１：１〜１．３：１程度の楕円や長方形である。外側に凸の曲線に囲まれた形状や、多角形でもよい。

データの記憶という観点から、第１磁性体フリー層５４と非磁性導電体層５６と第２磁性体フリー層５６とは、「磁性体記憶部」を構成しているといえる。スピン電子の制御という観点から、第１磁性体リファレンス層６２及び第１トンネル層５３は「スピン制御層」を構成しているといえる。書き込み電流ＩＷの供給という観点から、電流源回路４３、書き込み線デコーダ２０、第１書き込み配線２１、選択線デコーダ３０及び選択線３１は、「電流供給部」を構成しているといえる。一方、書き込み電流ＩＷの制御及びスピン電子の状態の制御という観点から、書き込み制御回路４１、第２電流源回路４７、第２書き込み線デコーダ７０及び第２書き込み配線７１は、「制御部」を構成しているといえる。

本発明の磁気ランダムアクセスメモリの第２の実施の形態における製造方法について説明する。まず、シリコン基板上にトランジスタ及び配線を含む半導体集積回路を形成する。その上に層間絶縁膜を形成し、それら配線との接続のためタングステンプラグを形成する。

次に、全面に磁気抵抗素子１の下部電極として、Ｔａ膜（膜厚３０ｎｍ）成膜する。その後、第１磁性体リファレンス層６２としてＮｉＦｅ膜（膜厚２〜５ｎｍ）、第１トンネル層５３としてＡｌＯ膜（膜厚０．６〜０．７ｎｍ）、第１磁性体フリー層５４としてＮｉＦｅ膜（膜厚１〜５ｎｍ）、非磁性体導電層５５としてＲｕ膜（膜厚０．５〜１．５ｎｍ）、第２磁性体フリー層５６としてＮｉＦｅ膜（膜厚１〜５ｎｍ）をスパッタ技術で成膜する。さらに上部電極としてＲｕ膜（膜厚２０ｎｍ）とＴａ膜（膜厚１００ｎｍ）とを成膜し、ＳｉＯ２膜（膜厚５０ｎｍ）を成膜する。

続いて、フォトリソグラフィ技術によりレジストを磁気抵抗素子１の形状に残し、ＳｉＯ２膜をＲＩＥ技術により加工する。磁気抵抗素子１の形状は、たとえば楕円形である。
こうすることで長軸方向に形状異方性が発生し、長軸に沿った方向で磁化方向が安定な状態となる。レジストをアッシング除去後、加工されたＳｉＯ２をマスクとして、上部電極のＴａ膜以下第１磁性体フリー層５４までをミリング加工し、第１トンネル層５３の表面を露出させる。次に、保護膜としてＳｉＮ膜（膜厚１０〜５０ｎｍ）とＳｉＯ２膜（膜厚１００ｎｍ）成膜する。その後、レジストを所望の第１磁性体リファレンス層６２形状に残し、ＳｉＯ２膜をＲＩＥ加工する。レジストアッシング後、ＳｉＮ膜から第１磁性体リファレンス層６２までをミリング加工する。

このとき第１磁性体リファレンス層６２の形状を円や正方形に近い形にすることで磁気異方性を小さくできる。たとえば、長辺と短辺の比が１：１〜１．３：１程度の楕円や長方形である。外側に凸の曲線に囲まれた形状や、多角形でもよい。次に保護膜ＳｉＮ膜（膜厚：１０〜１００ｎｍ）成膜後、レジストを所望の下部電極形状に残し、下部電極までをＲＩＥ加工する。その後アッシングによりレジストを除去する。これにより磁気抵抗素子１（図５Ａ）を形成できる。

次に全面にＳｉＯ２膜（膜厚：４００ｎｍ）を成膜し、ＣＭＰ加工により平坦化する。
フォトリソグラフィ技術とＲＩＥ技術により、上部電極、下部電極、下層配線に対するビアをあける。全面にＴｉ膜（膜厚１０ｎｍ）、ＡｌＣｕ膜（膜厚４００ｎｍ）、ＴｉＮ膜（膜厚１０ｎｍ）を成膜し、フォトリソグラフィ技術とＲＩＥ技術により第１書き込み線２１ａやその他の配線の形状に加工する。

次に、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作について、図４、図５Ａ〜図５Ｃ、及び図７（図７Ａ〜図７Ｃ）を参照して説明する。図７（図７Ａ〜図７Ｃ）は、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作に関するタイミングチャートである。

まず、データ“０”を書き込む場合について説明する。書き込み制御回路４１は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号を出力する。書き込み線デコーダ２０は、書き込むメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また書き込むメモリセル１０に接続された第１書き込み線２１ｂを接地する。この他の第１書き込み線１２ａ及び第２書き込み線１２ｂを接地する。書き込み制御回路４１は、更に、選択線デコーダ３０へ選択アドレス信号を出力する。選択線デコーダ３０は、書き込むメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする（図７Ａ：ｔ１）。その他の選択線３１を非活性化し、その他の選択トランジスタ４１をオフ状態にする。

書き込み制御回路４１はさらに、更に、第２書き込み線デコーダ７０へ対象メモリセル１０のアドレスを示す第２書き込み線アドレス信号と“０”を書くことを示す第１磁化電流方向信号を出力する。第２書き込みデコーダ７０は、書き込むメモリセル１０に接続された第２書き込み線７１（例示：７１ａ）と第２電流源回路４７とを接続する。その第２書き込み線７１（例示：７１ａ）に接続された他の第２書き込み線７１（例示：７１ｂ）を接地する。また、その他の第２書き込み線７１を接地する。書き込み制御回路４１は、更に、第２電流源回路４７に対し所望の第１磁化電流ＩＭ１、たとえば１ｍＡを流すように指示する。これにより所望の第２書き込み線７１に第１磁化電流ＩＭ１が流れ（図７Ｃ：ｔ１）、磁場Ｈ１が発生する。その磁場Ｈ１により、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが設定される（例示：図５Ｂに示すように、第１磁化電流ＩＭ１が−Ｙ方向のとき、＋Ｘ方向（右向き））。

書き込み制御回路４１は、更に、電流源回路４３に対し所望の書き込み電流ＩＷ、たとえば１ｍＡを流すように指示する。これにより、書き込み電流ＩＷが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる（図７Ｂ：ｔ２）。

すなわち、上部電極から下部電極へ向かって電流が流れる。このとき、第１磁性体リファレンス層６２から第１磁性体フリー層５４にスピン電子が注入される。第１磁性体リファレンス層６２の磁化方向が右向きのため、第１磁性体フリー層５４は右向きになる。これにより、第１磁性体フリー層５４と反強磁性結合している第２磁性体フリー層５６は左向きになる。

所定の時間の後に書き込み電流ＩＷを止め（図７Ｂ：ｔ３）、書き込み線デコーダ２０、第２書き込み線デコーダ７０及び選択線デコーダ３０がそれぞれ第１書き込み線２１ａ、第２書き込み線７１（例示：７１ａ）、選択線３１を接地状態にすることで（図７Ａ、図７Ｃ：ｔ４）、データ“０”を書き込む動作が完了する。

まず、データ“１”を書き込む場合について説明する。書き込み制御回路４１は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号を出力する。書き込み線デコーダ２０は、書き込むメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また書き込むメモリセル１０に接続された第１書き込み線２１ｂを接地する。この他の第１書き込み線１２ａ及び第２書き込み線１２ｂを接地する。書き込み制御回路４１は、更に、選択線デコーダ３０へ選択アドレス信号を出力する。選択線デコーダ３０は、書き込むメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする（図７Ａ：ｔ１）。その他の選択線３１を非活性化し、その他の選択トランジスタ４１をオフ状態にする。

書き込み制御回路４１はさらに、更に、第２書き込み線デコーダ７０へ対象メモリセル１０のアドレスを示す第２書き込み線アドレス信号と“１”を書くことを示す第１磁化電流方向信号を出力する。第２書き込みデコーダ７０は、書き込むメモリセル１０に接続された第２書き込み線７１（例示：７１ａ）を接地する。その第２書き込み線７１（例示：
７１ａ）に接続された他の第２書き込み線７１（例示：７１ｂ）と第２電流源回路４７とを接続する。また、その他の第２書き込み線７１を接地する。書き込み制御回路４１は、更に、第２電流源回路４７に対し所望の第１磁化電流ＩＭ１、たとえば１ｍＡを流すように指示する。これにより所望の第２書き込み線７１に逆向きの第１磁化電流ＩＭ１が流れ（図７Ｃ：ｔ１）、磁場Ｈ２が発生する。その磁場Ｈ２により、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが設定される（例示：図５Ｃに示すように、第１磁化電流ＩＭ１が＋Ｙ方向のとき、−Ｘ方向（左向き））。

書き込み制御回路４１は、更に、電流源回路４３に対し所望の書き込み電流ＩＷ、たとえば１ｍＡを流すように指示する。これにより、書き込み電流ＩＷが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる（図７Ｂ：ｔ２）。

すなわち、上部電極から下部電極へ向かって電流が流れる。このとき、第１磁性体リファレンス層６２から第１磁性体フリー層５４にスピン電子が注入される。第１磁性体リファレンス層６２の磁化方向が左向きのため、第１磁性体フリー層５４は左向きになる。これにより、第１磁性体フリー層５４と反強磁性結合している第２磁性体フリー層５６は右向きになる。

所定の時間の後に書き込み電流ＩＷを止め（図７Ｂ：ｔ３）、書き込み線デコーダ２０、第２書き込み線デコーダ７０及び選択線デコーダ３０がそれぞれ第１書き込み線２１ａ、第２書き込み線７１（例示：７１ａ）、選択線３１を接地状態にすることで（図７Ａ，図７Ｃ：ｔ４）、データ“１”を書き込む動作が完了する。これにより、磁化方向の異なる２つの状態が設定できる。さらに、メモリセル１０の近傍に配線を配置し、電流を流すことで発生する磁場を書き込みの補助とすることも可能である。

次に、データを読み出す場合について説明する。読み出し制御回路４２は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号とを出力する。書き込み線デコーダ２０は、読み出すメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また読み出すメモリセル１０に接続された第１書き込み線２１ｂを接地する。読み出し制御回路４２は、更に、選択線デコーダ３０へ選択線アドレス信号を出力する。選択線デコーダ３０は、読み出すメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする。その他の選択線３１を非活性にし、その他の選択トランジスタ９をオフ状態にする。

読み出し制御回路４２は、更に、第２書き込み線デコーダ７０へ、対象メモリセル１０のアドレスを示す第２書き込み線アドレス信号と読み出し動作を示す読み出し信号とを出力する。第２書き込み線デコーダ７０は、読み出すメモリセル１０に接続された第２書き込み線７１（例示：７１ａ）と第２電流源回路４７とを接続する。その第２書き込み線７１（例示：７１ａ）に接続された第２書き込み線７１（例示：７１ｂ）を接地する。

読み出し制御回路４２は、更に、電流源回路４７に対し所望の第１磁化電流ＩＭ１たとえば１ｍＡを流すように指示する。これにより所望の第２書き込み線７１に第１磁化電流ＩＭ１が流れ、磁場Ｈ１が発生する。その磁場Ｈ１により、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが所定の向きに設定される。この向きは、読み出し動作において常に一定である。読み出し制御回路４２は、更に、電流源回路４３に対し所望の読み出し電流ＩＲ、たとえば０．１ｍＡを流すように指示する。これにより、読み出し電流ＩＲが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる。

すなわち、上部電極から下部電極に向かって電流が流れる。ここで、磁気抵抗素子１及び選択トランジスタ９の抵抗が、記憶しているデータの値により１ｋΩ及び１．４ｋΩのいずれかの値をとるとすると、電位Ｖ４５の値は０．１Ｖ及び０．１４Ｖのいずれかとなる。比較回路４４は、Ｖｒｅｆ＝０．１２Ｖと電位Ｖ４５の値とを比較することにより、記憶しているデータの判別を行うことができる。

図８Ａ及び図８Ｂは、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作における読み出しの原理を説明する断面図である。ここで、メモリセル１０において、第２磁性体フリー層５６及び第１磁性体フリー層５４の磁化の向きが図８Ａのような場合（第２磁性体フリー層５６：−Ｘ方向、第１磁性体フリー層５４：＋Ｘ方向）を“０”が格納された状態、図８Ｂのような場合（５６：＋Ｘ方向、５４：−Ｘ方向）を“１”が格納された状態とする。図８Ａを参照して、読み出し動作のとき、第２書き込み線７１に第１磁化電流ＩＭ１が流れることにより、第１磁性体リファレンス層６２は−Ｘ方向に磁化する。この第１磁化電流ＩＭ１では第２磁性体フリー層５６及び第１磁性体フリー層５４の磁化の向きは影響されない。すなわち、メモリセル１０にデータとして“０”が格納されている場合、第２磁性体フリー層５６と第１磁性体フリー層５４との間の磁化の向きの関係は反平行、第１磁性体フリー層５４と第１磁性体リファレンス層との間の磁化の向きの関係は平行となる。一方、図８Ｂを参照して、メモリセル１０にデータとして“１”が格納されている場合、第２磁性体フリー層５６と第１磁性体フリー層５４との間の磁化の向きの関係は反平行、第１磁性体フリー層５４と第１磁性体リファレンス層との間の磁化の向きの関係も反平行となる。このように、第２磁性体フリー層５６と第１磁性体フリー層５４と第１磁性体リファレンス層との間の磁化の向きの関係が異なるので、磁気抵抗素子１の磁気抵抗の大きさも異なることになる。すなわち、磁気抵抗によりデータを読み出すことができる。

上記実施の形態では、書込み動作時に、書込み電流を第２磁性体フリー層５６から第１磁性体リファレンス層６２へ向って流すことで、スピン電子を第１磁性体リファレンス層６２から第１磁性体フリー層５４へ注入している。すなわち、注入電子を用いて書き込みを行っている。しかし、逆の向きに電流を流して書き込みを行うこと、すなわち、反射電子を用いて書き込みを行うことも可能である。

例えば、第１磁性体リファレンス層６２のピン方向を右向きにすれば、第１磁性体リファレンス層６２のところでは左向きのスピンをもつ電子が流れにくい。そのため、第１磁性体フリー層５４には左向きのスピンを持つ電子が多くなる。このため第１磁性体フリー層５４の磁化方向は左を向こうとする。第２磁性体フリー層５６と第１磁性体フリー層５４とは反強磁性結合しているため、第２磁性体フリー層５６は右向きに、第１磁性体フリー層５４は左向きになる。逆に、第１磁性体リファレンス層６２のピン方向を左向きにすれば、第１磁性体リファレンス層６２のところでは右向きのスピンをもつ電子が流れにくい。そのため、第１磁性体フリー層５４には右向きのスピンを持つ電子が多くなる。このため第１磁性体フリー層５４の磁化方向は右を向こうとする。第２磁性体フリー層５６と第１磁性体フリー層５４とは反強磁性結合しているため、第２磁性体フリー層５６は左向きに、第１磁性体フリー層５４は右向きになる。

本実施の形態では、“１”及び“０”のいずれのデータの書き込みにおいても、同じ第１磁性体リファレンス層６２からスピン電子を注入し、同じ原理を用いてデータの書き換えを行っている。このため、データに依らず書き込み特性が同様となり、書き込み回路が容易になる。反射電子を用いる場合も同様である。

（第３の実施の形態）
本発明の磁気ランダムアクセスメモリ及びその動作方法の第３の実施の形態について、添付図面を参照して説明する。まず、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成について説明する。

図９は、本発明の磁気ランダムアクセスメモリの第３の実施の形態の構成を示すブロック図である。本実施の形態における磁気ランダムアクセスメモリは、第３電流源回路４９、第３書き込み線デコーダ８０、及び複数の第３書き込み線８１を更に具備する点、及び、磁気抵抗素子１の有する構造の点で第２の実施の形態の磁気ランダムアクセスメモリと相違する。

第３書き込み線８１は、一端を第３書き込み線デコーダ８０に接続され、Ｘ方向へ伸びている。他端は、接地に接続されている。第３書き込み線８１は、磁気抵抗素子１に近くなるように設けられている。そのため、第３書き込み線８１を通る電流の作る磁界により、磁気抵抗素子１の第１磁性体リファレンス層６２及び第２磁性体リファレンス層６４（後述）の磁化が影響を受ける。ただし、書き込みを行うメモリセル１０以外のメモリセル１０は、書込み電流ＩＷが流れないため、磁場の影響を受けても書き込みが起こらない。

書き込み制御回路４１は、第２の実施の形態の機能に加えて、更に、第２磁化電流ＩＭ２を調整するための第２磁化制御信号を第３電流源回路４９へ出力する。書き込み制御回路４１は、更に、第２書き込み線デコーダ７０へ、第１磁化電流ＩＭ１の向きを示す第２磁化電流方向信号及び対象メモリセル１０のアドレスに関連する第３書き込み線アドレス信号を出力する。第２磁化電流ＩＭ２の向きは、対象メモリセル１０に書き込まれるデータに関わらず一定である。ただし、第２書き込み配線７１のように隣接するもの同士で端部を接続しても良い。その場合の制御は第２書き込み線デコーダ７０に対するものと同様である。

電流源回路４９は、第２磁化電流ＩＭ２を、第３書き込み線デコーダ８０を介して対象メモリセル１０に対応する第３書き込み線８１へ供給する。電流源回路４９は、書き込み制御回路４１からの第２磁化制御信号に応答して、第２磁化電流ＩＭ２の供給、変更、停止を行う。

第３書き込み線デコーダ８０は、書き込み制御回路４１からの第３書き込み線アドレス信号に応答して、対象メモリセル１０につながる第３書き込み線８１を選択する。そして、第３書き込み線デコーダ８０は、第３電流源回路４９から出力される第２磁化電流ＩＭ２を、所定の向きで第３書き込み線８１に流す。そのとき、第３書き込み線８１を第３電流源回路４９に接続する。

読み出し制御回路４２は、第２の実施の形態の機能に加えて、更に、読み出し時に第２磁化電流ＩＭ２を調整するための読み出し制御信号を第３電流源回路４９へ出力する。第２磁化電流ＩＭ２の向きは、書き込まれているデータに関わらず同じ向きである。

第３電流源回路４９は、更に、第２磁化電流ＩＭ２を、第３書き込み線デコーダ８０を介して対象メモリセル１０に対応する第３書き込み線８１に所定の方向で電流を供給する。第３電流源回路４９は、読み出し制御回路４２からの読み出し制御信号に応答して、第２磁化電流ＩＭ２の供給、変更、停止を行う。

その他の構成については、第２の実施の形態と同様であるのでその説明を省略する。

図１０Ａ及び図１０Ｂは、本発明の磁気ランダムアクセスメモリの第３の実施の形態における磁気抵抗素子の構成を示す断面図である。図１０Ａは積層構造を示す。図１０Ｂは第３書き込み線８１に流れる電流の作る磁界と第１磁性体リファレンス層６２及び第２磁性体リファレンス層６５の磁化の向きとの関係を示す。

図１０Ａを参照して、磁気抵抗素子１は、第１磁性体リファレンス層６２、第２非磁性導電体層６３、第２磁性体リファレンス層６４、第１トンネル層５３、第１磁性体フリー層５４、非磁性導電体層５５、及び第２磁性体フリー層５６が下層からこの順に積層されている。第１磁性体フリー層５４と第２磁性体フリー層５６とは、非磁性導電体層５６を介して反強磁性結合している。第１磁性体リファレンス層６２と第２磁性体リファレンス層６４とは、第２非磁性導電体層６３を介して反強磁性結合をしている。反強磁性結合した第１磁性体リファレンス層６２及び第２磁性体リファレンス層６４の磁気異方性は１０Ｏｅ以下と小さい値とする。その他の構成については、第２の実施の形態と同様である。

図１０Ｂを参照して、第３書き込み線８１に＋Ｘ方向の第２磁化電流ＩＭ２が流れると、磁場Ｈ３が発生する。それにより、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが磁場Ｈ３に沿う向きに設定される。この図において、左向きに設定される。そのため、反強磁性結合している第２磁性体リファレンス層６４の磁化の向きが、その逆の−Ｘ方向（右向き）に設定される。第３書き込み線８１に流れる第２磁化電流ＩＭ２の向きは、この一方向に固定されている。このとき、第１磁性体フリー層５４及び第２磁性体フリー層５６は、磁気異方性が大きく磁場Ｈ３の影響を受けない。

データの記憶という観点から、第１磁性体フリー層５４と非磁性導電体層５６と第２磁性体フリー層５６とは、「磁性体記憶部」を構成しているといえる。スピン電子の制御という観点から、第１磁性体リファレンス層６２、第２非磁性導電体層６３、第２磁性体リファレンス層６４及び第１トンネル層５３は「スピン制御層」を構成しているといえる。
書き込み電流ＩＷの供給という観点から、電流源回路４３、書き込み線デコーダ２０、第１書き込み配線２１、選択線デコーダ３０及び選択線３１は、「電流供給部」を構成しているといえる。一方、書き込み電流ＩＷの制御及びスピン電子の状態の制御という観点から、書き込み制御回路４１、第２電流源回路４７、第２書き込み線デコーダ７０、第２書き込み配線７１、第３電流源回路４９、第３書き込み線デコーダ８０、第３書き込み配線８１は、「制御部」を構成しているといえる。

本発明の磁気ランダムアクセスメモリの第３の実施の形態における製造方法について説明する。まず、シリコン基板上にトランジスタ及び配線を含む半導体集積回路を形成する。その上に層間絶縁膜を形成し、それら配線との接続のためタングステンプラグを形成する。

次に、全面に磁気抵抗素子１の下部電極として、Ｔａ膜（膜厚３０ｎｍ）成膜する。その後、第１磁性体リファレンス層６２としてＮｉＦｅ膜（膜厚２〜５ｎｍ）、第２非磁性導電体層６３としてＲｕ膜（膜厚０．５〜１．０ｎｍ）、第２磁性体リファレンス層６４としてＣｏＦｅ膜（膜厚５．１ｎｍ）、第１トンネル層５３としてＡｌＯ膜（膜厚０．３〜０．８ｎｍ）、第１磁性体フリー層５４としてＮｉＦｅ膜（膜厚１〜５ｎｍ）、非磁性体導電層５５としてＺｒ膜（膜厚０．５〜１．５ｎｍ）、第２磁性体フリー層５６としてＮｉＦｅ膜（膜厚１〜５ｎｍ）をスパッタ技術で成膜する。さらに上部電極としてＴａ膜（膜厚１００ｎｍ）とを成膜し、ＳｉＯ２膜（膜厚５０ｎｍ）を成膜する。

続いて、フォトリソグラフィ技術によりレジストを磁気抵抗素子１の形状に残し、ＳｉＯ２膜をＲＩＥ技術により加工する。磁気抵抗素子１の形状は、たとえば楕円形である。
こうすることで長軸方向に形状異方性が発生し、長軸に沿った方向で磁化方向が安定な状態となる。レジストをアッシング除去後、加工されたＳｉＯ２をマスクとして、上部電極のＴａ膜以下第１磁性体フリー層５４までをミリング加工し、第１トンネル層５３の表面を露出させる。次に、保護膜としてＳｉＮ膜（膜厚１０〜５０ｎｍ）とＳｉＯ２膜（膜厚１００ｎｍ）成膜する。その後、レジストを所望の第１磁性体リファレンス層６２形状に残し、ＳｉＯ２膜をＲＩＥ加工する。レジストアッシング後、ＳｉＮ膜から第１磁性体リファレンス層６２までをミリング加工する。

このとき第１磁性体リファレンス層６２及び第２磁性体リファレンス層６４の形状を円や正方形に近い形にすることで磁気異方性を小さくできる。次に保護膜ＳｉＮ膜（膜厚：
１０〜１００ｎｍ）成膜後、レジストを所望の下部電極形状に残し、下部電極までをＲＩＥ加工する。その後アッシングによりレジストを除去する。これにより磁気抵抗素子１（図１０Ａ及び図１０Ｂ）を形成できる。

次に全面にＳｉＯ２膜（膜厚：４００ｎｍ）を成膜し、ＣＭＰ加工により平坦化する。
フォトリソグラフィ技術とＲＩＥ技術により、上部電極、下部電極、下層配線に対するビアをあける。全面にＴｉ膜（膜厚１０ｎｍ）、ＡｌＣｕ膜（膜厚４００ｎｍ）、ＴｉＮ膜（膜厚１０ｎｍ）を成膜し、フォトリソグラフィ技術とＲＩＥ技術により第１書き込み線２１ａやその他の配線の形状に加工する。

次に、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作について、図９、図１０Ａ及び図１０Ｂ、及び図１１（図１１Ａ〜図１１Ｄ）を参照して説明する。図１１（図１１Ａ〜図１１Ｄ）は、本発明の磁気ランダムアクセスメモリの第２の実施の形態の動作に関するタイミングチャートである。

まず、データ“０”を書き込む場合について説明する。書き込み制御回路４１は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号を出力する。書き込み線デコーダ２０は、書き込むメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また書き込むメモリセル１０に接続された第１書き込み線２１ｂを接地する。この他の第１書き込み線１２ａ及び第２書き込み線１２ｂを接地する。書き込み制御回路４１は、更に、選択線デコーダ３０へ選択アドレス信号を出力する。選択線デコーダ３０は、書き込むメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする（図１１Ａ：ｔ１）。その他の選択線３１を非活性化し、その他の選択トランジスタ４１をオフ状態にする。

書き込み制御回路４１は、更に、第３書き込み線デコーダ８０へ対象メモリセル１０のアドレスを示す第３書き込み線アドレス信号を出力する。第３書き込みデコーダ８０は、書き込むメモリセル１０に接続された第３書き込み線８１と第３電流源回路４９とを接続する。その他の第３書き込み線８１を接地する。書き込み制御回路４１は、更に、第３電流源回路４９に対し所望の第２磁化電流ＩＭ２、たとえば１ｍＡを流すように指示する。
これにより所望の第３書き込み線８１に第２磁化電流ＩＭ２が流れ（図１１Ｄ：ｔ１）、磁場Ｈ３が発生する。その磁場Ｈ３により、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが設定される。それに伴い、第２磁性体リファレンス層６４の磁化の向きも設定される。（例示：図１０Ｂに示すように、第２磁化電流ＩＭ２が＋Ｘ方向なので、第１磁性体リファレンス層６２：＋Ｙ方向（右向き）、第２磁性体リファレンス層６４：−Ｙ方向（左向き））。この磁場Ｈ３は、第２磁化電流ＩＭ２の減少（図１１Ｄ）と共に減少して行く。

書き込み制御回路４１は、更に、第２書き込み線デコーダ７０へ対象メモリセル１０のアドレスを示す第２書き込み線アドレス信号と“０”を書くことを示す第１磁化電流方向信号を出力する。第２書き込みデコーダ７０は、書き込むメモリセル１０に接続された第２書き込み線７１（例示：７１ａ）と第２電流源回路４７とを接続する。その第２書き込み線７１（例示：７１ａ）に接続された他の第２書き込み線７１（例示：７１ｂ）を接地する。また、その他の第２書き込み線７１を接地する。書き込み制御回路４１は、更に、第２電流源回路４７に対し所望の第１磁化電流ＩＭ１、たとえば０．１ｍＡを流すように指示する。これにより所望の第２書き込み線７１に第１磁化電流ＩＭ１が流れ（図１１Ｃ：ｔ２）、磁場Ｈ１が発生する。この磁場Ｈ１は、第１磁化電流ＩＭ１の増加（図１１Ｃ）と共に増加して行く。

書き込み制御回路４１は、更に、電流源回路４３に対し所望の書き込み電流ＩＷ、たとえば１ｍＡを流すように指示する。これにより、書き込み電流ＩＷが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる（図１１Ｂ：ｔ２）。

すなわち、上部電極から下部電極へ向かって電流が流れる。このとき、第２磁性体リファレンス層６４から第１磁性体フリー層５４にスピン電子が注入される。それにより、第１磁性体フリー層５４の磁化の向きは第２磁性体リファレンス層６４の磁化の向きと同じ向きになり、第２磁性体フリー層５６は逆の向きになる。

ここで、上述のように、Ｙ方向の磁場Ｈ３は時間経過と共に減少し、Ｘ方向の磁場Ｈ１は時間経過と共に増加する。すなわち、各リファレンス層の磁化の方向は、当初磁場Ｈ３に平行なＹ方向を向いている。しかし、磁場Ｈ１が増加するに連れて、磁場Ｈ３と磁場Ｈ１との合成磁場の方向に向くようになる（回転してゆく）。そして、時刻ｔ３で磁場Ｈ３がゼロとなり、各リファレンス層の磁化の方向は、Ｘ方向に向く。時刻ｔ３〜ｔ４は、第２の実施の形態と同じ状況（図７Ａ〜図７Ｃ：ｔ２〜ｔ３）となる。すなわち、時刻ｔ１〜ｔ２において、第１磁性体リファレンス層６２、第２磁性体リファレンス層６４、第１磁性体フリー層５４、第２磁性体フリー層５６の各々の磁化の向きは、それぞれ＋Ｙ方向、−Ｙ方向、＋Ｙ方向、−Ｙ方向である。時刻ｔ２〜ｔ３では、各磁化の向きが回転して、それぞれ、＋Ｙ方向と＋Ｘ方向との合成方向、−Ｙ方向と−Ｘ方向との合成方向、＋Ｙ方向と＋Ｘ方向との合成方向、−Ｙ方向と−Ｘ方向との合成方向となる。そして、時刻ｔ３〜ｔ４では、各磁化の向きが更に回転して、それぞれ、＋Ｘ方向、−Ｘ方向、＋Ｘ方向、−Ｘ方向となる。

所定の時間の後に書き込み電流ＩＷを止め（図１１Ｂ：ｔ４）、書き込み線デコーダ２０、第２書き込み線デコーダ７０、第３書き込み線デコーダ８０及び選択線デコーダ３０がそれぞれ第１書き込み線２１ａ、第２書き込み線７１（例示：７１ａ）、第３書き込み線８１、選択線３１を接地状態にすることで（図１１Ａ、図１１Ｃ、図１１Ｄ：ｔ５）、データ“０”を書き込む動作が完了する。

次に、データ“１”を書き込む場合について説明する。書き込み制御回路４１は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号を出力する。書き込み線デコーダ２０は、書き込むメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また書き込むメモリセル１０に接続された第１書き込み線２１ｂを接地する。この他の第１書き込み線１２ａ及び第２書き込み線１２ｂを接地する。書き込み制御回路４１は、更に、選択線デコーダ３０へ選択アドレス信号を出力する。選択線デコーダ３０は、書き込むメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする（図１１Ａ：ｔ１）。その他の選択線３１を非活性化し、その他の選択トランジスタ４１をオフ状態にする。

書き込み制御回路４１は、更に、第３書き込み線デコーダ８０へ対象メモリセル１０のアドレスを示す第３書き込み線アドレス信号を出力する。第３書き込みデコーダ８０は、書き込むメモリセル１０に接続された第３書き込み線８１と第３電流源回路４９とを接続する。その他の第３書き込み線８１を接地する。書き込み制御回路４１は、更に、第３電流源回路４９に対し所望の第２磁化電流ＩＭ２、たとえば１ｍＡを流すように指示する。
これにより所望の第３書き込み線８１に第２磁化電流ＩＭ２が流れ（図１１Ｄ：ｔ１）、磁場Ｈ３が発生する。その磁場Ｈ３により、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが設定される。それに伴い、第２磁性体リファレンス層６４の磁化の向きも設定される。（例示：図１０Ｂに示すように、第２磁化電流ＩＭ２が＋Ｘ方向なので、第１磁性体リファレンス層６２：＋Ｙ方向（右向き）、第２磁性体リファレンス層６４：−Ｙ方向（左向き））。この磁場Ｈ３は、第２磁化電流ＩＭ２の減少（図１１Ｄ）と共に減少して行く。

書き込み制御回路４１は、更に、第２書き込み線デコーダ７０へ対象メモリセル１０のアドレスを示す第２書き込み線アドレス信号と“１”を書くことを示す第１磁化電流方向信号を出力する。第２書き込みデコーダ７０は、書き込むメモリセル１０に接続された第２書き込み線７１（例示：７１ａ）を接地する。その第２書き込み線７１（例示：７１ａ）に接続された他の第２書き込み線７１（例示：７１ｂ）と第２電流源回路４７とを接続する。また、その他の第２書き込み線７１を接地する。書き込み制御回路４１は、更に、第２電流源回路４７に対し所望の第１磁化電流ＩＭ１、たとえば０．１ｍＡを流すように指示する。これにより所望の第２書き込み線７１に逆向きの第１磁化電流ＩＭ１が流れ（図１１Ｃ：ｔ２）、磁場Ｈ２が発生する。この磁場Ｈ２は、第１磁化電流ＩＭ１の増加（図１１Ｃ）と共に増加して行く。

書き込み制御回路４１は、更に、電流源回路４３に対し所望の書き込み電流ＩＷ、たとえば１ｍＡを流すように指示する。これにより、書き込み電流ＩＷが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる（図１１Ｂ：ｔ２）。

すなわち、上部電極から下部電極へ向かって電流が流れる。このとき、第２磁性体リファレンス層６４から第１磁性体フリー層５４にスピン電子が注入される。それにより、第１磁性体フリー層５４の磁化の向きは第２磁性体リファレンス層６４の磁化の向きと同じ向きになり、第２磁性体フリー層５６は逆の向きになる。

ここで、上述のように、Ｙ方向の磁場Ｈ３は時間経過と共に減少し、Ｘ方向の磁場Ｈ２は時間経過と共に増加する。すなわち、各リファレンス層の磁化の方向は、当初磁場Ｈ３に平行なＹ方向を向いている。しかし、磁場Ｈ２が増加するに連れて、磁場Ｈ３と磁場Ｈ２との合成磁場の方向に向くようになる（回転してゆく）。そして、時刻ｔ３で磁場Ｈ３がゼロとなり、各リファレンス層の磁化の方向は、Ｘ方向に向く。時刻ｔ３〜ｔ４は、第２の実施の形態と同じ状況（図７Ａ〜図７Ｃ：ｔ２〜ｔ３）となる。すなわち、時刻ｔ１〜ｔ２において、第１磁性体リファレンス層６２、第２磁性体リファレンス層６４、第１磁性体フリー層５４、第２磁性体フリー層５６の各々の磁化の向きは、それぞれ＋Ｙ方向、−Ｙ方向、＋Ｙ方向、−Ｙ方向である。時刻ｔ２〜ｔ３では、各磁化の向きが回転して、それぞれ、＋Ｙ方向と−Ｘ方向との合成方向、−Ｙ方向と＋Ｘ方向との合成方向、＋Ｙ方向と−Ｘ方向との合成方向、−Ｙ方向と＋Ｘ方向との合成方向となる。そして、時刻ｔ３〜ｔ４では、各磁化の向きが更に回転して、それぞれ、−Ｘ方向、＋Ｘ方向、−Ｘ方向、＋Ｘ方向となる。

所定の時間の後に書き込み電流ＩＷを止め（図１１Ｂ：ｔ４）、書き込み線デコーダ２０、第２書き込み線デコーダ７０、第３書き込み線デコーダ８０及び選択線デコーダ３０がそれぞれ第１書き込み線２１ａ、第２書き込み線７１（例示：７１ａ）、第３書き込み線８１、選択線３１を接地状態にすることで（図１１Ａ、図１１Ｃ、図１１Ｄ：ｔ５）、データ“１”を書き込む動作が完了する。

次に、データを読み出す場合について説明する。読み出し制御回路４２は、書き込み線デコーダ２０へ、対象メモリセル１０のアドレスを示す書き込み線アドレス信号を出力する。書き込み線デコーダ２０は、読み出すメモリセル１０に接続された第１書き込み線２１ａと電流源回路４３とを接続する。また読み出すメモリセル１０に接続された第１書き込み線２１ｂを接地する。読み出し制御回路４２は、更に、選択線デコーダ３０へ選択線アドレス信号を出力する。選択線デコーダ３０は、読み出すメモリセル１０に接続された選択線３１を活性化し、選択トランジスタ９をオン状態にする。その他の選択線３１を非活性にし、その他の選択トランジスタ９をオフ状態にする。読み出し制御回路４２は、更に、第２書き込み線デコーダ７０へ、対象メモリセル１０のアドレスを示す第２書き込み線アドレス信号と読み出し動作を示す読み出し信号とを出力する。第２書き込み線デコーダ７０は、読み出すメモリセル１０に接続された第２書き込み線７１（例示：７１ａ）と第２電流源回路４７とを接続する。その第２書き込み線７１（例示：７１ａ）に接続された第２書き込み線７１（例示：７１ｂ）を接地する。読み出し制御回路４２は、更に、電流源回路４７に対し所望の第１磁化電流ＩＭ１たとえば１ｍＡを流すように指示する。これにより所望の第２書き込み線７１に第１磁化電流ＩＭ１が流れ、磁場Ｈ１が発生する。
その磁場Ｈ１により、磁気異方性の小さい第１磁性体リファレンス層６２の磁化の向きが所定の向きに設定される。それに伴い第２磁性体リファレンス層６４の磁化の向きが設定される。この向きは、読み出し動作において常に一定である。読み出し制御回路４２は、更に、電流源回路４３に対し所望の読み出し電流ＩＲ、たとえば０．１ｍＡを流すように指示する。これにより、読み出し電流ＩＲが、書き込み線デコーダ２０−第１書き込み線２１ａ−上部電極−磁気抵抗素子１−下部電極−第１書き込み線２１ｂ−接地の経路で流れる。

すなわち、上部電極から下部電極に向かって電流が流れる。ここで、磁気抵抗素子１及び選択トランジスタ９の抵抗が、記憶しているデータの値により１ｋΩ及び１．４ｋΩのいずれかの値をとるとすると、電位Ｖ４５の値は０．１Ｖ及び０．１４Ｖのいずれかとなる。比較回路４４は、Ｖｒｅｆ＝０．１２Ｖと電位Ｖ４５の値とを比較することにより、記憶しているデータの判別を行うことができる。

本発明の磁気ランダムアクセスメモリの第３の実施の形態の動作における読み出しの原理については、第２の実施の形態と同様であるのでその説明を省略する。

上記実施の形態では、書込み動作時に、書込み電流を第２磁性体フリー層５６から第１磁性体リファレンス層６２へ向って流すことで、スピン電子を第１磁性体リファレンス層６２から第１磁性体フリー層５４へ注入している。すなわち、注入電子を用いて書き込みを行っている。しかし、第２の実施の形態で示したように、逆の向きに電流を流して書き込みを行うこと、すなわち、反射電子を用いて書き込みを行うことも可能である。

本実施の形態においても第２の実施の形態と同様の効果を得ることができる。加えて、トグル書き込みのように印加磁場に複雑な手順が必要な磁気抵抗素子に対しても、スピン注入による書き込みが可能となる。

なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。

以上説明したように、本発明によれば、スピン注入により磁気抵抗素子に書き込みを行う場合、同様の原理を用いて行うことができるため、データに依らず書き込み特性を同様にできる。これにより書き込み回路が単純な半導体記憶装置を提供することができる。

本発明により、スピン注入方式の書き込みを実行するとき磁化方向に依らず書き込み特性が同様となり、同様の回路で書込み可能となり、同様の方法で書込み可能となる。
できる。

Claims (22)

1. スピン注入方式の磁気ランダムアクセスメモリであって、
   複数の磁気メモリセルと、
   前記複数の磁気メモリセルのうちからデータを書き込む対象メモリセルを選択し、前記対象メモリセルへ書き込み電流を供給する電流供給部と、
   書き込むデータに基づいて、前記電流供給部による前記書き込み電流の供給を制御する制御部と
   を具備し、
   前記複数の磁気メモリセルの各々は、
   磁化状態によりデータを記憶する磁性体記憶層と、
   前記書き込み電流に基づいて、前記書き込むデータに依らず同一の制御原理で前記磁性体記憶層にスピン電子を供給する少なくとも一つのスピン制御層と
   を備える
   磁気ランダムアクセスメモリ。
2. 請求の範囲１に記載の磁気ランダムアクセスメモリにおいて、
   前記少なくとも一つのスピン制御層は一つであり、
   前記制御部は、前記書き込むデータに基づいて、前記スピン制御層における前記スピン電子の状態を制御する
   磁気ランダムアクセスメモリ。
3. 請求の範囲１又は２に記載の磁気ランダムアクセスメモリにおいて、
   前記磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む
   磁気ランダムアクセスメモリ。
4. 請求の範囲１に記載の磁気ランダムアクセスメモリにおいて、
   前記磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含み、
   前記少なくとも一つのスピン制御層は、第１スピン制御層と第２スピン制御層とを備え、
   前記第１スピン制御層は、磁化方向を固定され、第１非磁性体層を挟んで前記第１磁性体層と結合する第１磁性体ピン層を含み、
   前記第２スピン制御層は、磁化方向を固定され、第２非磁性体層を挟んで前記第２磁性体層と結合する第２磁性体ピン層を含み、
   前記第１磁性体ピン層及び前記第２磁性体ピン層の磁化の向きが略一致し、
   前記制御部は、前記書き込むデータに応じて、前記第１磁性体ピン層及び前記第２磁性体ピン層のいずれか一方から他方へ前記書き込み電流を流すように前記電流供給部を制御する
   磁気ランダムアクセスメモリ。
5. 請求の範囲４に記載の磁気ランダムアクセスメモリにおいて、
   前記第１磁性体ピン層及び前記第２磁性体ピン層少なくとも一方は、非磁性導電体を介して反強磁性結合した第３磁性体と第４磁性体とを含む
   磁気ランダムアクセスメモリ。
6. 請求の範囲２に記載の磁気ランダムアクセスメモリにおいて、
   前記磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含み、
   前記スピン制御層は、第１非磁性体層を挟んで前記第１磁性体と結合する第１磁性体リファレンス層を含み、
   前記制御部は、前記書き込むデータに応じて、前記第１磁性体リファレンス層の磁化の向きを変更し、前記第１磁性体リファレンス層及び前記第２磁性体層のいずれか一方から他方への予め設定された向きに前記書き込み電流を流すように前記電流供給部を制御する
   磁気ランダムアクセスメモリ。
7. 請求の範囲６に記載の磁気ランダムアクセスメモリにおいて、
   前記スピン制御層は、更に、前記第１非磁性体層と前記第１磁性体リファレンス層との間に、第２非磁性体層を挟んで前記第１磁性体リファレンス層と反強磁性結合する第２磁性体リファレンス層を含み、
   前記制御部は、前記書き込むデータに応じて、前記第１磁性体リファレンス層の磁化の向きを時間経過と共に連続的に変更しながら、前記第１磁性体リファレンス層及び前記第２磁性体層のいずれか一方から他方への予め設定された向きに前記書き込み電流を流すように前記電流供給部を制御する
   磁気ランダムアクセスメモリ。
8. 請求の範囲６又は７に記載の磁気ランダムアクセスメモリにおいて、
   前記制御部は、前記書き込むデータに基づいて、前記スピン制御層における前記第１磁性体リファレンス層の磁化の向きを制御する磁化方向設定部を含む
   磁気ランダムアクセスメモリ。
9. 請求の範囲８に記載の磁気ランダムアクセスメモリにおいて、
   前記磁化方向設定部は、前記対象メモリセルの近傍に延在する配線を含み、
   前記制御部は、前記配線に流す電流により発生する磁界を用いて前記第１磁性体リファレンス層の磁化の向きを制御する
   磁気ランダムアクセスメモリ。
10. 請求の範囲２、６乃至９のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
    前記スピン制御層は、前記書き込み電流の流れる方向に垂直な断面が、外側に凸の曲線又は直線で構成された形状である
    磁気ランダムアクセスメモリ。
11. 請求の範囲１０に記載の磁気ランダムアクセスメモリにおいて、
    前記スピン制御層は、前記形状が円、正方形、又は前記円及び前記正方形のいずれか一方に近い形状である
    磁気ランダムアクセスメモリ。
12. スピン注入方式の磁気ランダムアクセスメモリの動作方法であって、
    ここで、前記磁気ランダムアクセスメモリは、
    複数の磁気メモリセルと、
    電流供給部と、
    制御部と
    を備え、
    前記複数の磁気メモリセルの各々は、
    磁化状態によりデータを記憶する磁性体記憶層と、
    少なくとも一つのスピン制御層と
    を備え、
    前記磁気ランダムアクセスメモリの動作方法は、
    （ａ）前記電流供給部が、前記複数の磁気メモリセルのうちからデータを書き込む対象メモリセルを選択するステップと、
    （ｂ）前記電流供給部が前記対象メモリセルへ書き込み電流を供給するように、前記制御部が書き込むデータに基づいて前記電流供給部を制御するステップと、
    （ｃ）前記少なくとも一つのスピン制御層は、前記書き込み電流に基づいて、前記書き込むデータに依らず同一の制御原理で前記磁性体記憶層にスピン電子を供給するステップと
    を具備する
    磁気ランダムアクセスメモリの動作方法。
13. 請求の範囲１２に記載の磁気ランダムアクセスメモリの動作方法において、
    前記少なくとも一つのスピン制御層は一つであり、
    前記（ｂ）ステップは、
    （ｂ１）前記制御部が、前記書き込むデータに基づいて、前記スピン制御層における前記スピン電子の状態を制御するステップを備える
    磁気ランダムアクセスメモリの動作方法。
14. 請求の範囲１２又は１３に記載の磁気ランダムアクセスメモリの動作方法において、
    前記磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含む
    磁気ランダムアクセスメモリの動作方法。
15. 請求の範囲１２に記載の磁気ランダムアクセスメモリの動作方法において、
    前記磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含み、
    前記少なくとも一つのスピン制御層は、第１スピン制御層と第２スピン制御層とを備え、
    前記第１スピン制御層は、磁化方向を固定され、第１非磁性体層を挟んで前記第１磁性体層と結合する第１磁性体ピン層を含み、
    前記第２スピン制御層は、磁化方向を固定され、第２非磁性体層を挟んで前記第２磁性体層と結合する第２磁性体ピン層を含み、
    前記第１磁性体ピン層及び前記第２磁性体ピン層の磁化の向きが略一致し、
    前記（ｂ）ステップは、
    （ｂ２）前記制御部が、前記書き込むデータに応じて、前記第１磁性体ピン層及び前記第２磁性体ピン層のいずれか一方から他方へ前記書き込み電流を流すように前記電流供給部を制御するステップを備える
    磁気ランダムアクセスメモリの動作方法。
16. 請求の範囲１５に記載の磁気ランダムアクセスメモリの動作方法において、
    前記第１磁性体ピン層及び前記第２磁性体ピン層少なくとも一方は、非磁性導電体を介して反強磁性結合した第３磁性体と第４磁性体とを含む
    磁気ランダムアクセスメモリの動作方法。
17. 請求の範囲１３に記載の磁気ランダムアクセスメモリの動作方法において、
    前記磁性体記憶層は、非磁性導電体層を介して反強磁性結合した第１磁性体層と第２磁性体層とを含み、
    前記スピン制御層は、第１非磁性体層を挟んで前記第１磁性体と結合する第１磁性体リファレンス層を含み、
    前記ステップ（ｂ１）は、
    （ｂ１１）前記制御部が、前記書き込むデータに応じて、前記第１磁性体リファレンス層の磁化の向きを変更し、前記第１磁性体リファレンス層及び前記第２磁性体層のいずれか一方から他方への予め設定された向きに前記書き込み電流を流すように前記電流供給部を制御するステップを含む
    磁気ランダムアクセスメモリの動作方法。
18. 請求の範囲１７に記載の磁気ランダムアクセスメモリの動作方法において、
    前記スピン制御層は、更に、前記第１非磁性体層と前記第１磁性体リファレンス層との間に、第２非磁性体層を挟んで前記第１磁性体リファレンス層と反強磁性結合する第２磁性体リファレンス層を含み、
    前記（ｂ１）ステップは、
    （ｂ１２）前記制御部は、前記書き込むデータに応じて、前記第１磁性体リファレンス層の磁化の向きを時間経過と共に連続的に変更しながら、前記第１磁性体リファレンス層及び前記第２磁性体層のいずれか一方から他方への予め設定された向きに前記書き込み電流を流すように前記電流供給部を制御するステップを更に含む
    磁気ランダムアクセスメモリの動作方法。
19. 請求の範囲１７又は１８に記載の磁気ランダムアクセスメモリの動作方法において、
    前記制御部は、前記書き込むデータに基づいて、前記スピン制御層における前記第１磁性体リファレンス層の磁化の向きを制御する磁化方向設定部を含む
    磁気ランダムアクセスメモリの動作方法。
20. 請求の範囲１９に記載の磁気ランダムアクセスメモリの動作方法において、
    前記磁化方向設定部は、前記対象メモリセルの近傍に延在する配線を含み、
    前記（ｂ１）ステップは、
    （ｂ１３）前記制御部が、前記配線に流す電流により発生する磁界を用いて前記第１磁性体リファレンス層の磁化の向きを制御するステップを更に含む
    磁気ランダムアクセスメモリの動作方法。
21. 請求の範囲１３、１７乃至２０のいずれか一項に記載の磁気ランダムアクセスメモリの動作方法において、
    前記スピン制御層は、前記書き込み電流の流れる方向に垂直な断面が、外側に凸の曲線又は直線で構成された形状である
    磁気ランダムアクセスメモリの動作方法。
22. 請求の範囲２１に記載の磁気ランダムアクセスメモリの動作方法において、
    前記スピン制御層は、前記形状が円、正方形、又は前記円及び前記正方形のいずれか一方に近い形状である
    磁気ランダムアクセスメモリの動作方法。

Images