JPWO2005034324A1

JPWO2005034324A1 - スイッチング電源装置

Info

Publication number: JPWO2005034324A1
Application number: JP2005514419A
Authority: JP
Inventors: 羊一京野
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-09-30
Filing date: 2004-09-27
Publication date: 2007-11-22
Anticipated expiration: 2024-09-27
Also published as: JP4158054B2; US7120036B2; CN100420136C; CN1860671A; WO2005034324A1; US20060171180A1

Abstract

スイッチング電源装置は、直流電源１に１次巻線Ｎ１を介して接続された主スイッチＱ１を有する。２次巻線Ｎ２に同期整流素子Ｑ２を介して平滑コンデンサＣｏが接続されている。同期整流素子Ｑ２は同期整流半導体スイッチ８とダイオードＤ０との並列回路から成る。ダイオードＤ０がオンになる期間中に同期整流半導体スイッチ８をオンにするためにオン期間決定用コンデンサＣ１、充電用ダイオードＤ１、抵抗Ｒ１、放電用抵抗Ｒ２、スイッチ状態信号検出手段１１、論理回路手段２０が設けられている。論理回路手段２０によって同期整流半導体スイッチ８のオン期間を正確に設定することができる。

Description

本発明は同期整流回路を有するスイッチング電源装置に関する。

フライバック型ＤＣ−ＤＣ変換回路を含む典型的なスイッチング電源装置は、対の直流電源端子と、１次巻線及び２次巻線を有するトランスと、対の直流電源端子間に１次巻線を介して接続された主スイッチと、２次巻線に整流ダイオードを介して接続された平滑コンデンサとから成る。

上記スイッチング電源装置において、主スイッチをパルス幅変調（ＰＷＭ）パルスでオン・オフ制御すると、対の直流電源端子間の電圧が断続され、主スイッチのオン期間にトランスにエネルギが蓄積され、主スイッチのオフ期間にトランスからエネルギが放出される。２次巻線に接続された整流ダイオードは主スイッチのオフ期間に導通し、この結果、平滑コンデンサが充電される。

ところで、２次巻線に接続された整流ダイオードにおいて例えば約０．８Ｖの電圧降下が生じ、電力損失が生じる。この整流ダイオードにおける電力損失及び電圧降下を低減するために整流ダイオードに並列に同期整流半導体スイッチを接続し、整流ダイオードの導通期間に同期整流半導体スイッチをオンにする技術が例えば特開平９−１６３７３６号公報等で知られている。バイポーラトランジスタ、電界効果トランジスタ等から成る同期整流半導体スイッチを使用すると、ここでの電圧降下は整流ダイオードよりも低い例えば約０．２Ｖとなり、トランスの２次側における電圧降下及び電力損失を低減することができる。

しかし、時間幅が入力電圧及び負荷の変動に応じて変化する整流ダイオードの導通期間に合せて正確且つ容易に同期整流半導体スイッチをオン制御することが困難であった。また、負荷急変等でスイッチング電源装置の出力電圧が急に低下すると、出力電圧の帰還制御によって主スイッチのオン時間幅が急激に大きくなり、主スイッチのオン期間と同期整流半導体スイッチのオン期間との重なりが生じる虞れがある。このような状態が生じると、ノイズの発生及び回路素子の破壊等が生じる虞れがある。

同期整流の技術は、フライバック型ＤＣ−ＤＣ変換回路に限ることなく、昇圧型ＤＣ−ＤＣ変換器、フォワード型ＤＣ−ＤＣ変換器、チョッパ回路、インバータと整流平滑回路との組み合せ回路等に対しても適用可能である。
特開平９−１６３７３６号公報

従って、本発明が解決しようとする課題は、同期整流半導体スイッチを正確且つ容易に制御することができない点であり、本発明の目的は上記課題を解決することができるスイッチング電源装置を提供することである。

上記課題を解決するための本発明に係わるスイッチング電源装置は、直流電圧を供給するための直流電圧入力手段と、直流電圧を出力するための直流電圧出力手段と、前記直流電圧入力手段と前記直流電圧出力手段との間に接続され且つ直流電圧をオン・オフするための少なくとも１つの主スイッチを含んでいる変換回路と、オン・オフ制御するための制御信号を前記主スイッチに供給するために前記主スイッチの制御端子に接続されている主スイッチ制御回路と、前記変換回路と前記直流電圧出力手段との間に接続された同期整流半導体スイッチと、前記同期整流半導体スイッチに並列に接続された内蔵又は個別のダイオードと、前記主スイッチのオン・オフ状態を示す信号に基づいて前記同期整流半導体スイッチの導通許容期間か否かを検出するために、前記同期整流半導体スイッチと前記変換回路と前記主スイッチ制御回路とのいずれか１つに接続された導通許容期間検出手段と、前記同期整流半導体スイッチのオン期間を決定するためのオン期間決定用コンデンサと、前記主スイッチのオン・オフ状態に対応させて前記オン期間決定用コンデンサを充電及び放電させるために前記オン期間決定用コンデンサ及び前記変換回路に接続された充放電回路と、前記同期整流半導体スイッチの制御信号を形成するための論理回路手段とを備えている。前記論理回路手段は、前記導通許容期間検出手段に接続された第１の端子と前記オン期間決定用コンデンサに接続された第２の端子と前記同期整流半導体スイッチの制御端子に接続された出力端子とを有し、且つ前記オン期間決定用コンデンサの電圧が所定電圧値よりも高いか否かを判定する機能、前記オン期間決定用コンデンサの電圧が所定電圧値を横切る時点によって前記同期整流半導体スイッチのオン終了時点を決定する機能、及び前記オン期間決定用コンデンサの電圧が所定電圧値よりも高いか否かの判定結果と前記導通許容期間検出手段の出力とに基づいて前記同期整流半導体スイッチのオン期間を決定して前記同期整流半導体スイッチの制御信号を出力する機能を有している。
本発明における前記同期整流は前記主スイッチのオンオフに所望の位相関係を有して前記変換回路の出力を整流するあらゆる動作を意味する。また、本発明における前記同期整流半導体スイッチは前記主スイッチのオンオフに所望の位相関係を有して前記変換回路の出力を整流又は平滑するために寄与するスイッチを意味する。

前記導通許容期間検出手段は、前記主スイッチのオン期間に第１の電圧レベルとなり、前記主スイッチのオフ期間に第２の電圧レベルとなるスイッチ状態信号を前記同期整流半導体スイッチの導通許容期間検出信号として出力するものであることが望ましい。

前記導通許容期間検出手段を、前記同期整流半導体スイッチの主端子間電圧又は前記主スイッチの制御信号又は前記主スイッチの電圧を検出する電圧検出手段で構成することができる。

前記充放電回路は、前記主スイッチのオン期間に前記オン期間決定用コンデンサを充電し、前記主スイッチのオフ期間に前記オン期間決定用コンデンサを放電させるものであることが望ましい。

前記充放電回路は、前記同期整流半導体スイッチの第１の主端子と前記オン期間決定用コンデンサの一端との間に接続された抵抗（Ｒ１）で有り、前記オン期間決定用コンデンサの他端は前記同期整流半導体スイッチの第２の主端子に接続されていることが望ましい。

前記充放電回路は、更に、前記オン期間決定用コンデンサに並列に接続された充放抵抗（Ｒ２）を有していることが望ましい。

前記充放電回路は、更に、前記同期整流半導体スイッチの第１の主端子と前記オン期間決定用コンデンサの一端との間に接続された抵抗（Ｒ１）に対して直列に接続されたダイオード（Ｄ１）を有していることが望ましい。

前記充放電回路は、前記同期整流半導体スイッチの第１の主端子と前記オン期間決定用コンデンサの一端との間に接続された第１のダイオード（Ｄ１）と第１の抵抗（Ｒ１）との直列回路から成る充電回路と、前記オン期間決定用コンデンサの一端と前記同期整流半導体スイッチの第１の主端子との間に接続された第２のダイオード（Ｄ２）と第２の抵抗（Ｒ２’）との直列回路から成る放電回路とを有し、前記オン期間決定用コンデンサの他端が前記同期整流半導体スイッチの第２の主端子に接続されていることが望ましい。

前記直流電圧入力手段は対の直流電源端子（１ａ，１ｂ）から成り、前記変換回路は、更に、前記主スイッチに直列に接続されたインダクタンス手段（６又は６ａ）を有し、前記主スイッチは前記インダクタンス手段（６又は６ａ）を介して前記対の直流電源端子の一方（１ａ）に接続された一方の主端子と前記対の直流電源端子の他方（１ｂ）に接続された他方の主端子と前記主スイッチ制御回路に接続された制御端子とを有し、前記導通許容期間検出手段は前記主スイッチの前記制御信号を検出するために前記主スイッチ制御回路に接続された導体（２１ａ）からなり、前記充放電回路は、前記主スイッチの前記制御信号を検出する導体（２１ａ）と前記オン期間決定用コンデンサの一端との間に接続された整流ダイオード（Ｄ１）と充電抵抗（Ｒ１）との直列回路から成る充電回路と前記オン期間決定用コンデンサに並列に接続された放電回路（Ｒ２）とから成り、前記オン期間決定用コンデンサの他端は前記主スイッチの前記他方の主端子に接続されていることが望ましい。

前記直流電圧入力手段は対の直流電源端子（１ａ，１ｂ）から成り、前記変換回路は、更に、前記主スイッチに直列に接続されたインダクタンス手段（６又は６ａ）を有し、前記主スイッチは前記インダクタンス手段（６又は６ａ）を介して前記対の直流電源端子の一方（１ａ）に接続された一方の主端子と前記対の直流電源端子の他方（１ｂ）に接続された他方の主端子と前記主スイッチ制御回路に接続された制御端子とを有し、前記導通許容期間検出手段は前記主スイッチの前記制御信号を検出するために前記主スイッチ制御回路に接続された導体（２１ａ）であり、前記充放電回路は、前記主スイッチの前記一方の主端子とと前記オン期間決定用コンデンサの一端との間に接続された第１の整流ダイオード（Ｄ１）と充電抵抗（Ｒ１）との直列回路から成る充電回路と、前記制御用コンデンサの一端と前記主スイッチの前記一方の主端子との間に接続された第２の整流ダイオード（Ｄ２）と放電抵抗（Ｒ２’）との直列回路から成る放電回路とからなることが望ましい。

前記スイッチング電源装置に、更に、前記論理回路手段と前記同期整流半導体スイッチの制御端子との間に接続され電気的絶縁手段（２３）を含む信号伝送路を付加することができる。

前記論理回路手段は、前記オン期間決定用コンデンサの電圧が所定電圧値よりも高い時に第１の電圧値となり、前記オン期間決定用コンデンサの電圧が前記所定電圧値よりも低い時に第２の電圧値となるように前記オン期間決定用コンデンサの電圧を波形整形する機能を有して前記オン期間決定用コンデンサに接続されている第１の回路と、前記第１の回路に接続された第１の入力端子と前記導通許容期間検出手段に接続された第２の入力端子と前記同期整流半導体スイッチの制御端子に接続された出力端子とを有し、且つ前記第１の回路の出力が前記第１の電圧値を示し且つ前記導通許容期間検出手段の出力が前記主スイッチのオフを示している時に前記同期整流半導体スイッチをオン制御する機能を有している第２の回路とから成ることが望ましい。

前記第１の回路は前記所定電圧値として機能する所定のしきい値を有しているＮＯＴ回路（１０）又は２つの入力端子の両方が前記オン期間決定用コンデンサに接続されたＮＯＲ回路（１０ａ）であることが望ましい。

前記第１の回路を、前記所定電圧値として所定の基準電圧を与える基準電圧源（４２）と、一方の入力端子が前記オン期間決定用コンデンサに接続され、他方の入力端子が前記基準電圧源（４２）に接続された比較器（４１）とで構成することができる。

前記第２の回路はＮＯＲ回路（１２）又は入力反転ＡＮＤ回路（１２ａ）から成ることが望ましい。

前記論理回路手段を、前記導通許容期間検出手段に接続された否定回路（１２ｂ）と、前記オン期間決定用コンデンサに接続された第１の入力端子と前記否定回路（１２ｂ）に接続された第２の入力端子と前記同期整流半導体スイッチの制御端子に接続された出力端子とを有し、且つ所定のしきい値を有している論理積回路（１０ｂ）とで構成することができる。

前記スイッチング電源装置は、更に、前記同期整流半導体スイッチのオン期間を制限するためのオン期間制限用コンデンサ（Ｃ２）と、前記オン期間制限用コンデンサ（Ｃ２）に充電電流を供給し、前記主スイッチのオフ期間に前記オン期間制限用コンデンサ（Ｃ２）を放電させるために前記オン期間制限用コンデンサ（Ｃ２）に接続されたオン期間制限用充放電回路（３０）と、オン期間制限用波形整形回路（３１）と、前記オン期間制限用波形整形回路（３１）と前記オン期間決定用コンデンサとの間に接続された強制放電回路形成手段（３２）とを備えていることが望ましい。前記オン期間制限用波形整形回路（３１）は前記オン期間制限用コンデンサ（Ｃ２）の電圧を２値信号に波形整形するために前記オン期間制限用コンデンサ（Ｃ２）に接続され、且つオン期間制限用基準電圧値（Ｖｔｈ２）を有し、且つ前記オン期間制限用コンデンサ（Ｃ２）の電圧が前記オン期間制限用基準電圧値（Ｖｔｈ２）よりも高い時に第１の電圧値を出力し、前記オン期間制限用コンデンサの電圧が前記オン期間制限用基準電圧値（Ｖｔｈ２）よりも低い時に第２の電圧値を出力する機能を有していることが望ましい。前記制限用基準電圧値（Ｖｔｈ２）は前記主スイッチのオン期間が正常範囲の時に前記オン期間制限用波形整形回路（３１）が前記第１の電圧値を出力し、前記主スイッチのオン期間が正常範囲よりも長くなった時に前記オン期間制限用波形整形回路（３１）が前記第２の電圧値を出力するように設定されていることが望ましい。

前記強制放電回路形成手段は、前記オン期間制限用波形整形回路と前記オン期間決定用コンデンサの一端との間に接続されたダイオード（３２）であり、このダイオード（３２）は前記オン期間制限用波形整形回路（３１）の出力が前記第１の電圧値を示している時に導通する方向性を有していることが望ましい。

前記強制放電回路形成手段は、更に、前記ダイオード（３２）に直列に接続され且つ前記ダイオード（３２）と逆の方向性を有している定電圧ダイオード（３３）を備えていることが望ましい。

本発明によれば、オン期間決定用コンデンサと論理回路手段とを使用して同期整流半導体スイッチのオン期間を決定するので、このオン期間を正確且つ容易に決定することが可能になる。これにより、同期整流半導体スイッチのオン期間をできるだけ長くすることが可能になり、スイッチング電源装置の効率を高めることができる。また、同期整流半導体スイッチと主スイッチとが同時にオンになることを防止して、ノイズの発生又は回路素子の破壊を防ぐことができる。

図１は本発明に従う実施例１のスイッチング電源装置を示す回路図である。図２は図１の各部の状態を示す波形図である。図３は本発明に従う実施例２のスイッチング電源装置を示す回路図である。図４は本発明に従う実施例３のスイッチング電源装置を示す回路図である。図５は本発明に従う実施例４のスイッチング電源装置を示す回路図である。図６は図５の各部の状態を示す波形図である。図７は本発明に従う実施例５のスイッチング電源装置を示す回路図である。図８は図７の各部の状態を示す波形図である。図９は実施例６の波形整形回路を示す回路図である。図１０は実施例７のスイッチング電源装置の一部を示す回路図である。図１１は本発明に従う実施例８のスイッチング電源装置を示す回路図である。図１２は図１１の各部の状態を示す波形図である。図１３は本発明に従う実施例９の同期整流制御回路を示す回路図である。図１４は本発明に従う実施例１０の同期整流制御回路を示す回路図である。図１５は本発明に従う実施例１１の同期整流制御回路を示す回路図である。図１６は本発明に従う実施例１２の同期整流制御回路を示す回路図である。図１７は本発明に従う実施例１３の同期整流制御回路を示す回路図である。図１８は本発明に従う実施例１４のスイッチング電源装置を示す回路図である。図１９は本発明に従う実施例１５のスイッチング電源装置を示す回路図である。図２０は本発明に従う実施例１６のスイッチング電源装置を示す回路図である。図２１は本発明に従う実施例１７のスイッチング電源装置を示す回路図である。

符号の説明

１直流電源
２，２ａ，２ｂ，２ｃ，２ｄ変換回路
３、３ａ、３ｂ同期整流回路
４ａ、４ｂ直流出力端子
８同期整流半導体スイッチ
１１スイッチ状態信号検出手段
１２ＮＯＲ回路
２０，２０ａ、２０ｂ、２０ｃ論理回路手段
Ｑ１主スイッチ
Ｑ２同期整流素子

次に、図１〜図２１を参照して本発明の実施形態を説明する。

図１に示す本発明に従う実施例１のスイッチング電源装置としてのフライバック型ＤＣ−ＤＣ変換器は、大別して、直流電圧入力手段としての対の直流電源端子１ａ、１ｂと、直流−交流変換機能又は電圧断続機能を有する変換回路２と、本発明に係わる同期整流回路３と、直流電圧出力手段としての対の直流出力端子４ａ、４ｂと、主スイッチ制御回路５と、対の直流出力端子４ａ、４ｂ間に接続された平滑コンデンサＣｏとから成る。なお、平滑コンデンサＣｏを直流電圧出力手段の一部と呼ぶこともできる。

直流電源端子１ａ、１ｂは周知の商用交流電源に接続された整流平滑回路又は電池等の直流電源１に接続されている。

変換回路２は、インダクタンス手段としてのトランス６と、対の直流電源端子１ａ、１ｂ間の直流電圧をオン・オフするための主スイッチＱ１とから成る。

トランス６は、磁気コア６’と、この磁気コア６’にそれぞれ巻き回され且つ相互に電磁結合された１次巻線Ｎ１及び２次巻線Ｎ２とから成る。この実施例では黒丸で示すように１次及び２次巻線Ｎ１、Ｎ２は互に逆の極性を有する。図示は省略されているが、トランス６は、主スイッチ制御回路５の電源回路を形成するための３次巻線を有する。

主スイッチＱ１は直流電圧断続手段と呼ぶこともできるものであって、図１の実施例１では絶縁ゲート型電界効果トランジスタから成る。主スイッチＱ１はトランス６の１次巻線Ｎ１を介して一方の直流電源端子１ａに接続された第１の主端子としてのドレイン電極と、グランド側の他方の直流電源端子１ｂに接続された第２の主端子としてのソース電極と、主スイッチ制御回路５に接続された制御端子としてのゲート電極とを有する。

トランス６の２次巻線Ｎ２に同期整流回路３と平滑コンデンサＣｏとを介して対の直流出力端子４ａ、４ｂが接続されている。２次巻線Ｎ２の電圧は同期整流回路３で整流され、平滑コンデンサＣｏで平滑される。

同期整流回路３は、大別して絶縁ゲート型電界効果トランジスタから成る同期整流素子Ｑ２と、本発明に係わる同期整流制御回路７とから成る。

同期整流素子Ｑ２は、同期整流半導体スイッチ８とこれに並列に接続されたダイオードＤ０とを含む絶縁ゲート型電界効果トランジスタ（ＦＥＴ）から成る。同期整流半導体スイッチ８は絶縁ゲート型電界効果トランジスタ（ＦＥＴ）の本体部であって、第１の主端子としてのドレイン電極と第２の主端子としてのソース電極と制御端子としてのゲート電極とを有している。この実施例１では同期整流半導体スイッチ８のドレイン電極Ｄが２次巻線Ｎ２に接続され、そのソース電極Ｓが負側の直流出力端子４ｂに接続されている。従って、同期整流半導体スイッチ８はトランス６の２次巻線Ｎ２と平滑コンデンサＣｏとの直列回路に対して並列に接続されている。ダイオードＤ０は絶縁ゲート型電界効果トランジスタから成る同期整流素子Ｑ２の内蔵ダイオード即ちボデイダイオードであり、同期整流半導体スイッチ８と同一のシリコン等の半導体基板内に形成されている。このダイオードＤ０をＦＥＴ構成の同期整流半導体スイッチ８と別体構成の個別ダイオードとすることもできる。

同期整流素子Ｑ２がシリコン半導体で構成されている場合には、同期整流半導体スイッチ８のオン時の電圧降下電圧は例えば約０．２Ｖであり、ダイオードＤ０のオン時の電圧降下は同期整流半導体スイッチ８よりも高い例えば約０．８Ｖである。従って、同期整流半導体スイッチ８をオン状態にして２次巻線Ｎ２の電圧を整流すると、ダイオードＤ０のみの場合に比べて電圧降下及び電力損失が小さくなる。

同期整流制御回路７は、同期整流素子Ｑ２の同期整流半導体スイッチ８をオン制御するためのものであって、オン期間決定用コンデンサＣ１と、充放電回路９と、同期整流半導体スイッチ８の導通許容期間か否かを検出する導通許容期間検出手段としてのスイッチ状態信号検出手段１１と、論理回路手段２０とから成る。

オン期間決定用コンデンサＣ１は同期整流半導体スイッチ８のオン期間を決定するためのものであって、タイマー機能を有している。このオン期間決定用コンデンサＣ１の容量は平滑コンデンサＣｏよりも十分に小さい。

充放電回路９は充電用ダイオードＤ１と充電用抵抗Ｒ１とから成る充電回路と、放電用抵抗Ｒ２から成る放電回路とを有している。充電回路を形成するための充電用ダイオードＤ１と充電用抵抗Ｒ１との直列回路は、同期整流素子Ｑ２の一方の主端子としてのドレイン電極Ｄとオン期間決定用コンデンサＣ１の一端との間に導体ライン２１を介して接続されている。オン期間決定用コンデンサＣ１の他端は同期整流素子Ｑ２の他方の主端子としてのソース電極Ｓ及び負側の直流出力端子４ｂにライン２２を介して接続されている。充電用ダイオードＤ１は主スイッチＱ１のオン期間に２次巻線Ｎ２に誘起する電圧によって順方向バイアスされる方向性を有している。放電用抵抗Ｒ２はオン期間決定用コンデンサＣ１に並列に接続されている。後述から明らかになるように、充放電回路９の内部の回路構成を種々変形することが可能である。

導通許容期間検出手段としてのスイッチ状態信号検出手段１１は２つの抵抗Ｒ３、Ｒ４の直列回路から成る。２つの抵抗Ｒ３、Ｒ４の直列回路は、同期整流素子Ｑ２のドレイン電極Ｄとソース電極Ｓとの間にライン２１、２２を介して接続されている。従って、２つの抵抗Ｒ３、Ｒ４の相互接続点１３に同期整流素子Ｑ１のドレイン電極Ｄとソース電極Ｓとの間の電圧を分割した電圧を得ることができる。
主スイッチＱ１のオン期間には、２次巻線Ｎ２の電圧と平滑コンデンサＣｏの電圧との和の電圧が同期整流素子Ｑ２に印加され、この和の電圧は２つの抵抗Ｒ３、Ｒ４で分割される。この結果、相互接続点１３が高レベル電位状態になる。他方、主スイッチＱ１のオフ期間には、同期整流素子Ｑ２が導通状態になるので、このドレイン電極Ｄとソース電極Ｓとの間の電圧は主スイッチＱ１のオン期間のその値よりも低くなり、相互接続点１３が低レベル電位になる。これにより、相互接続点１３に主スイッチＱ１のオン期間とオフ期間とに対応した電位を有するスイッチ状態信号を得ることができる。相互接続点１３のスイッチ状態信号は同期整流半導体スイッチ８の導通許容期間を示す。

図１で点線で囲んで示す論理回路手段２０は、スイッチ状態信号検出手段１１に接続された第１の端子２６とオン期間決定用コンデンサに接続された第２の端子２７と同期整流半導体スイッチ８の制御端子に接続された出力端子２８とを有し、且つオン期間決定用コンデンサＣ１の電圧が所定電圧値よりも高いか否かを判定する機能、オン期間決定用コンデンサＣ１の電圧が所定電圧値を横切る時点によって同期整流半導体スイッチ８のオン終了時点を決定する機能、及びオン期間決定用コンデンサＣ１の電圧が所定電圧値よりも高いか否かの判定結果とスイッチ状態信号検出手段１１の出力とに基づいて同期整流半導体スイッチ８のオン期間を決定して同期整流半導体スイッチ８の制御信号を出力する機能を有している。

次に、実施例１に従う論理回路手段２０を更に詳しく説明する。この論理回路手段２０は，第１の回路としての否定回路即ちＮＯＴ回路１０と、第２の回路としての否定論理和回路即ちＮＯＲ回路１２とから成る。ＮＯＴ回路１０はオン期間決定用コンデンサＣ１の電圧が所定電圧値よりも高い時に第１の電圧値を出力し、オン期間決定用コンデンサＣ１の電圧が所定電圧値よりも低い時に第２の電圧値を出力する機能を有している。このＮＯＴ回路１０の機能は第１の電圧値を基準電圧としてオン期間決定用コンデンサＣ１の電圧を波形整形する機能と同一である。

ＮＯＴ回路１０によってオン期間決定用コンデンサＣ１の電圧が所定電圧値よりも高いか否かを判定する機能、及び波形整形機能を得るために、ＮＯＴ回路１０は、オン期間決定用コンデンサＣ１の一端に接続され、且つ図２（Ｃ）に示す所定電圧値としての所定のしきい値Ｖｔｈ１を有している。従って、図２（Ｃ）のｔ２〜ｔ４期間に示すようにオン期間決定用コンデンサＣ１の電圧Ｖｃ１がＮＯＴ回路１０のしきい値Ｖｔｈ１より低い時には図２（Ｄ）に示すようにＮＯＴ回路１０の出力は高レベル（第２の電圧値）になる。また、ｔ４〜ｔ６期間に示すようにオン期間決定用コンデンサＣ１の電圧Ｖｃ１がしきい値Ｖｔｈ１よりも高い時にはＮＯＴ回路１０の出力が低レベルになる。このためＮＯＴ回路１０はしきい値Ｖｔｈ１を基準電圧とした比較器と同様な機能を有し、オン期間決定用コンデンサＣ１の電圧Ｖｃ１を２値信号に整形する。

ＮＯＲ回路１２は、ＮＯＴ回路１０の出力が第１の電圧値を示し且つスイッチ状態信号検出手段１１の出力が主スイッチＱ１のオフを示している時に同期整流半導体スイッチ８をオン制御する機能を有している。この機能を得るために、ＮＯＲ回路１２の一方の入力端子はＮＯＴ回路１０に接続され、他方の入力端子は対の抵抗Ｒ３、Ｒ４の相互接続点１３に接続され、出力端子は同期整流半導体スイッチ８の制御端子に接続されている。ＮＯＲ回路１２は２つの入力端子が同時に低レベル（論理の０）になった時にのみ高レベル（論理の１）を出力する。従って、図２のｔ１〜ｔ２期間に示すように、主スイッチＱ１のオフ期間Ｔｏｆｆ中であると同時にＮＯＴ回路１０の出力が低レベルの時にＮＯＲ回路１２の出力が高レベルとなり、同期整流半導体スイッチ８がオン制御される。
なお、図示は省略されているが、ＮＯＴ回路１０及びＮＯＲ回路１２はこれ等を駆動するための周知の直流電源に接続されている。

平滑コンデンサＣｏは、同期整流素子Ｑ２を介して２次巻線Ｎ２に並列に接続されている。対の直流出力端子４ａ、４ｂは平滑コンデンサＣｏの一端及び他端に接続されている。同期整流素子Ｑ２と平滑コンデンサＣｏとの組み合せによって、変換回路２の出力整流平滑回路が形成されている。

主スイッチ制御回路５は、帰還信号形成回路５ａと鋸波発生器５ｂと比較器５ｃとを有し、周知の方法で主スイッチＱ１のためのＰＷＭ（パルス幅変調）信号から成る主スイッチ制御信号Ｖｇを形成するものである。帰還信号形成回路５ａはライン１４、１５によって直流出力端子４ａ、４ｂに接続され、出力電圧を所望値に保つための帰還制御信号を形成する。帰還制御信号は対の直流出力端子４ａ、４ｂ間の電圧を示す信号であり、この実施例では直流出力端子４ａ、４ｂ間の出力電圧に比例した電圧信号である。勿論、帰還信号として出力電圧に反比例する電圧を帰還信号とすることもできる。

キャリア波発生器としての鋸波発生器５ｂは例えば２０〜１００ｋＨｚの高い繰返し周波数で鋸波電圧を発生する。この鋸波発生器５ｂを三角波発生器に置き換えることもできる。比較器５ｃの負入力端子は帰還信号形成回路５ａに接続され、正入力端子は鋸波発生器５ｂに接続されている。従って、比較器５ｃからは鋸波が帰還信号よりも高い時に高レベルパルスが発生する。比較器５ｃの出力ライン１６は主スイッチＱ１の制御端子即ちゲート電極に接続されている。なお、ＰＷＭパルスから成る制御信号Ｖｇは主スイッチＱ１のゲート電極とソース電極との間に印加される。従って、図１で比較器５ｃと主スイッチＱ１のソース電極との接続は省略されている。図２（Ａ）にスイッチ制御回路５から出力するＰＷＭパルスから成る制御信号Ｖｇが示されている。主スイッチＱ１は図２（Ａ）の制御信号Ｖｇの高レベル期間にオンになり、低レベル期間にオフになる。

図１では主スイッチ制御回路５が直流出力端子４ａ、４ｂに接続されているが、この代りにトランス２の３次巻線等に接続することができる。要するに、帰還信号形成回路５ａの接続箇所は、直流出力端子４ａ、４ｂの出力電圧に比例する電圧を示す部分であればどこでもよい。また、帰還信号形成回路５ａの中に周知の光結合信号伝送路を含めることができる。

図１の主スイッチＱ１のオン期間には、１次巻線Ｎ１に直流電源１の電圧が印加される。この時、同期整流素子Ｑ２の同期整流半導体スイッチ８及びダイオードＤ０は非導通であるので、トランス２にエネルギが蓄積される。平滑コンデンサＣｏが既に充電されていると仮定すると、図２の例えばｔ３〜ｔ５に示す主スイッチＱ１のオン期間Ｔｏｎには、２次巻線Ｎ２の電圧と平滑コンデンサＣｏの電圧との和の電圧によって充放電回路９のダイオードＤ１が導通し、充電抵抗Ｒ１を介してオン期間決定用コンデンサＣ１が所定の時定数で充電され、図２（Ｃ）に示すようにこの電圧が傾斜を有して増大する。オン期間決定用コンデンサＣ１の電圧Ｖｃ１が図２のｔ４時点でＮＯＴ回路１０のしきい値Ｖｔｈ１を横切ると、ＮＯＴ回路１０の出力が図２（Ｄ）に示すように高レベルから低レベルに転換する。

主スイッチＱ１が図２のｔ５時点でターンオフすると、トランス２の蓄積エネルギの放出が生じ、２次巻線Ｎ２にオン時と逆の方向の電圧が誘起し、２次巻線Ｎ２と平滑コンデンサＣｏと同期整流素子Ｑ２とから成る経路で図２（Ｆ）に示す電流Ｉｓが流れる。同期整流素子Ｑ２はダイオードＤ０を含んでいるので、同期整流半導体スイッチ８のオン・オフに拘らず電流Ｉｓを流すことができる。この主スイッチＱ１のオフ期間Ｔｏｆｆには、同期整流素子Ｑ２の両端子間電圧即ちドレイン・ソース間電圧Ｖｄｓは零又は零近傍の低い値になる。このため、ＮＯＲ回路１２の両入力が低レベルとなり、ＮＯＲ回路１２の出力が図２（Ｅ）に示すように高レベルとなり、同期整流素子Ｑ２の制御端子Ｇ（ゲート電極）とソース電極Ｓとの間に高レベル信号が印加され、同期整流半導体スイッチ８がオンになる。これにより、同期整流素子Ｑ２のソース電極Ｓからドレイン電極Ｄに向って電流が流れる。

主スイッチＱ１のオフ期間には、上述のように同期整流素子Ｑ２の両端子間電圧が零又は低い値になるので、オン期間決定用コンデンサＣ１の充電電流の供給が停止し、オン期間決定用コンデンサＣ１の電荷は抵抗Ｒ２を介して所定の放電時定数を有して放電し、オン期間決定用コンデンサＣ１の電圧Ｖｃ１は図２（Ｃ）のｔ１〜ｔ３及びｔ５〜ｔ７に示すように傾斜を有して低下する。オン期間決定用コンデンサＣ１の電圧Ｖｃ１がｔ２及びｔ６に示すようにＮＯＴ回路１０のしきい値Ｖｔｈ１を横切ると、波形整形回路としてのＮＯＴ回路１０の出力が低レベルから高レベルに転換し、これにより、ＮＯＲ回路１２の出力が高レベルから低レベルに転換し、同期整流半導体スイッチ８のオン制御が終了する。同期整流半導体スイッチ８のオン制御が終了しても電流ＩｓはダイオードＤ０を通って流れる。電流ＩｓがダイオードＤ０のみを流れる時間は同期整流半導体スイッチ８のオン期間よりも短く且つその電流の値が小さいので、ダイオードＤ０が破壊することはない。

本実施例は次の効果を有する。
（１）論理回路手段２０を含む比較的簡単な回路構成の同期整流制御回路７によって、同期整流半導体スイッチ８のオン時間幅を主スイッチＱ１のオフ時間幅に適合するように自動的に変えることができる。これにより、主スイッチＱ１のオン期間中に同期整流半導体スイッチ８がオンになることを確実に防止できる。即ち、同期整流半導体スイッチ８が両方向の電流を流すことができる場合において、もし、主スイッチＱ１のオン期間に同期整流半導体スイッチ８にオン制御信号が印加されると、同期整流半導体スイッチ８が導通し、２次巻線Ｎ２から同期整流半導体スイッチ８の方向へ電流が流れ、正常な整流動作が妨害され、且つノイズの発生、回路の破壊等が生じる虞れがある。これに対し、図１の回路では同期整流半導体スイッチ８のオン制御期間が主スイッチＱ１のオフ期間内に限定されるので、上述の問題が発生しない。
（２）同期整流半導体スイッチ８のオン時間幅をオン期間決定用コンデンサＣ１の充電及び放電時定数、及びＮＯＴ回路１０のしきい値で容易且つ正確に調整することができる。

次に、図３に示す実施例２に従うスイッチング電源装置を説明する。但し、図３及び後述する図４〜図２１において図１及び図２と実質的に同一の部分には同一の符号を付してその説明を省略する。

図３のスイッチング電源装置の変形された同期整流回路３ａは、変形された同期整流制御回路７ａを有する。図３の同期整流制御回路７ａは図１の同期整流制御回路７の充放電回路９を変形し、この他は図１と同一に形成したものである。

図３の変形された充放電回路９ａは、図１の充放電回路９の放電抵抗Ｒ２の代りに放電抵抗Ｒ２′と放電用ダイオードＤ２との直列回路から成る放電回路を有している。この放電回路は図１と同一構成の充電用ダイオードＤ１と充電用抵抗Ｒ１との直列回路に対して並列に接続されている。放電用ダイオードＤ２の極性は充電用ダイオードＤ１の極性と逆である。

図３のスイッチング電源装置の動作はオン期間決定用コンデンサＣ１の放電電流の経路を除いて図１のスイッチング電源装置と同一である。即ち、図３の各部の状態は図２と同様に変化し、図２のｔ１〜ｔ３、ｔ５〜ｔ７等の放電期間のオン期間決定用コンデンサＣ１の放電電流は、制御用コンデンサＣ１と放電用抵抗Ｒ２′と放電用ダイオードＤ２と同期整流半導体スイッチ８とから成る経路に流れる。

図３の実施例２のスイッチング電源装置はオン期間決定用コンデンサＣ１の放電回路以外は図１と同一に構成されているので、図１の実施例１と同様な効果を有する。

図４に示す実施例３のスイッチング電源装置の同期整流回路３ｂは、変形された同期整流制御回路７ｂと電気的絶縁手段としての絶縁トランス２３とを有する他は、図１と同一に構成されている。

図４の同期整流制御回路７ｂは、ライン２１ａを介して図１と同一に構成された主スイッチ制御回路５の出力ライン１６に接続され、且つライン２２ａを介してグランド側の直流電源端子１ｂに接続されている。このため、主スイッチ制御回路５から発生する主スイッチＱ１のオン・オフ制御信号Ｖｇと同一の信号がライン２１ａ、２２ａを介して同期整流制御回路７ｂに入力する。従って、図４のライン２１ａ、２２ａは、図１において同期整流制御回路７を同期整流素子Ｑ２のドレイン・ソース間に接続する対のライン２１、２２に対応するものである。

図４の同期整流制御回路７ｂの内部構成は図１の同期整流制御回路７と同一である。図４のオン期間決定用コンデンサＣ１は充電用抵抗Ｒ１とダイオードＤ１とを介して対のライン２１ａ、２２ａ間に接続されている。ＮＯＲ回路１２の一方の入力端子はスイッチ状態信号検出手段として機能するライン１１ａを介してライン２１ａに接続されている。

電気的絶縁手段としての絶縁トランス２３の１次巻線２４の一端はＮＯＲ回路１２の出力端子に接続され、他端はグランド側ライン２２ａに接続されている。ＮＯＴ回路１０及びＮＯＲ回路１２の図示が省略されている駆動電源は、グランドライン２２ａを基準にして所定の電圧を供給する。トランス２３の２次巻線２５は同期整流素子Ｑ２のゲート電極Ｇとソース電極Ｓとの間に接続されている。

図４の実施例３の同期整流制御回路７ｂの動作は、オン期間決定用コンデンサＣ１の充電電流が主スイッチＱ１の制御信号Ｖｇに基づいて供給される点を除き、図１と同一である。従って、図４の各部の状態は図２と同一に変化する。この結果、図４の実施例３は、図１の実施例１と同一の効果を有する。

図５に示す実施例４のスイッチング電源装置は、図１の回路に、同期整流半導体スイッチ８のオン期間を制限する回路を付加し、この他は図１と同一に構成したものである。このオン期間を制限する回路は、オン期間制限用コンデンサＣ２とオン期間制限用充放電回路３０とオン期間制限用波形整形回路としてのＮＯＴ回路３１と強制放電回路形成手段としてのダイオード３２とから成る。

オン期間制限用充放電回路３０は、充電用抵抗Ｒ５と放電用ダイオードＤ３とから成る。充電用抵抗Ｒ５は正側の直流出力端子４ａとオン期間制限用コンデンサＣ２の一端との間に接続されている。オン期間制限用コンデンサＣ２の他端はライン２２を介して負側の直流出力端子４ｂに接続されている。放電用ダイオードＤ３のアノードはオン期間制限用コンデンサＣ２の一端に接続され、そのカソードはライン２１に接続されている。ＮＯＴ回路３１の入力端子はオン期間制限用コンデンサＣ２の一端に接続されている。強制放電回路形成手段としてのダイオード３２のアノードはオン期間決定用コンデンサＣ１の一端に接続され、そのカソードはＮＯＴ回路３１の出力端子に接続されている。

図５のスイッチング電源装置の新たに付加されたオン期間制限回路以外の動作は図１のスイッチング電源装置と実質的に同一である。図６（Ａ）〜（Ｆ）には、主スイッチＱ１の制御信号Ｖｇ、オン期間決定用コンデンサＣ１の電圧Ｖｃ１、第１のＮＯＴ回路１０の出力、ＮＯＲ回路１２の出力、オン期間制限用コンデンサＣ２の電圧Ｖｃ２、及び第２のＮＯＴ回路３１の出力が示されている。

図６のｔ１時点よりも前の期間は正常時の動作を示し、ｔ１時点よりも後の期間は同期整流半導体スイッチ８のオン期間が所定時間よりも長くなった時の動作を示す。オン期間制限用コンデンサＣ２は、主スイッチＱ１のオン期間Ｔｏｎに平滑コンデンサＣｏと充電抵抗Ｒ５とオン期間制限用コンデンサＣ２とから成る経路で充電される。また、このオン期間制限用コンデンサＣ２は、主スイッチＱ１のオフ期間にオン期間制限用コンデンサＣ２と放電用ダイオードＤ３と同期整流半導体スイッチ８とから成る経路、オン期間制限用コンデンサＣ２と放電用ダイオードＤ３と充電用ダイオードＤ１と抵抗Ｒ１、Ｒ２とから成る経路、及びオン期間制限用コンデンサＣ２と放電用ダイオードＤ３と抵抗Ｒ３、Ｒ４とから成る経路で放電する。なお、オン期間制限用コンデンサＣ２と放電用ダイオードＤ３と同期整流半導体スイッチ８とから成る経路の放電時定数は極めて小さいので、図６（Ｅ）に示すように急激に放電する。

オン期間制限用コンデンサＣ２の電圧Ｖｃ２は、主スイッチＱ１のオン期間Ｔｏｎの幅が正常の時にＮＯＴ回路３１のしきい値Ｖｔｈ２に達しないように設定されている。この結果、図６（Ｆ）に示すようにＮＯＴ回路３１の出力はｔ１時点よりも前の期間において高レベル（論理の１）に保たれている。従って、ダイオード３２は逆バイアス状態に保たれ、オン期間決定用コンデンサＣ１のダイオード３２を通る放電回路は形成されない。図６のｔ１よりも前の期間の動作は図２と同一である。

負荷４の急増等のために直流出力端子４ａ、４ｂ間の出力電圧が低下し、主スイッチ制御回路５による周知の帰還制御に基づいて主スイッチＱ１のオン期間が図６のｔ０〜ｔ１よりも長くなると、オン期間制限用コンデンサＣ２の電圧Ｖｃ２が図６（Ｅ）に示すようにＮＯＴ回路３１のしきい値Ｖｔｈ２を横切り、ＮＯＴ回路３１の出力が図６（Ｆ）に示すようにｔ１時点以後に低レベル（論理の０）になる。この結果、ダイオード３２が順バイアス状態となり、これが導通状態となる。これにより、オン期間決定用コンデンサＣ１とダイオード３２とＮＯＴ回路３１とから成る放電回路が強制的に形成され、オン期間決定用コンデンサＣ１の電圧Ｖｃ１が図６（Ｂ）に示すようにｔ１時点で低下し、ｔ２時点でＮＯＴ回路１０の出力が図６（Ｃ）に示すように高レベルに転換する。この結果、ＮＯＲ回路１２の出力が高レベルになることが禁止され、同期整流半導体スイッチ８のオンも禁止される。図６のｔ３〜ｔ４期間に主スイッチＱ１がオフになると、トランス２の蓄積エネルギが２次巻線Ｎ２を介して放出される。このエネルギの放出は、２次巻線Ｎ２と平滑コンデンサＣｏとダイオードＤ０の経路で行われる。図６のｔ３〜ｔ４期間には同期整流半導体スイッチ８がオフであるので、同期整流動作が生じないが、同期整流動作時間に対する非同期整流動作時間の割合が小さいので、同期整流素子Ｑ２の温度が上昇してこの同期整流素子Ｑ２が破壊に至ることはない。なお、オン期間制限用コンデンサＣ２は、ｔ３時点で放電し、ＮＯＴ回路３１の出力は高レベルに戻る。

もし、ＮＯＴ回路３１の出力によってオン期間決定用コンデンサＣ１が図６のｔ２時点で強制的に放電されないと、図６（Ｂ）のｔ１以後に点線で示すようにオン期間決定用コンデンサＣ１の電圧Ｖｃ１は主スイッチＱ１のオン期間Ｔｏｎの終了時点ｔ３まで上昇し、ｔ３〜ｔ４のオフ期間Ｔｏｆｆに徐々に低下する。ＮＯＴ回路１０の出力は図６（Ｃ）で点線で示すようにオン期間決定用コンデンサＣ１の電圧Ｖｃ１がしきい値Ｖｔｈ１よりも高い期間に低レベルに保たれる。図６のｔ３時点で主スイッチＱ１がオフになると、同期整流素子Ｑ２のダイオードＤ０がオンになるため、スイッチ状態信号検出回路１１の出力が低レベルになり、ＮＯＲ回路１２の出力が高レベルとなり、ｔ３時点から同期整流半導体スイッチ８のオンが開始する。もし、主スイッチＱ１のｔ３〜ｔ４のオフ期間Ｔｏｆｆが短いと、この間にオン期間決定用コンデンサＣ１の電圧Ｖｃ１がＮＯＴ回路１０のしきい値Ｖｔｈ１よりも低くならない。このため、ｔ４時点で主スイッチＱ１がオンを開始した後にも、ＮＯＲ回路１２の出力が高レベルに保たれる。これにより、ｔ４以後に主スイッチＱ１と同期整流半導体スイッチ８との両方が同時にオンになり、スイッチング電源装置が異常動作状態となり、ノイズの発生、回路素子の破壊等の問題が発生する。

これに対し、図５の実施例４のスイッチング電源装置では、同期整流半導体スイッチ８のオン駆動が強制的に禁止され、図６のｔ３時点で同期整流半導体スイッチ８がオンにならない。これにより、主スイッチＱ１と同期整流半導体スイッチ８とが同時にオンになることが防止され、ノイズの抑制及び回路素子の破壊の防止が達成される。この結果、図５の実施例４によっても実施例１と同一の効果を得ることができる。
なお、図５のオン期間制限用コンデンサＣ２を含む付加のオン期間制限回路を図３、図４、図１１、図１３〜図１８の実施例にも適用できる。

図７に示す実施例５のスイッチング電源装置は、図５の回路に定電圧ダイオードとしてツエナーダイオード３３を付加し、この他は図５と同一に構成したものである。図７のオン期間制限回路におけるツエナーダイオード３３は制御用コンデンサＣ１の一端とＮＯＴ回路３１との間にダイオード３２を介して直列に接続されている。このツエナーダイオード３３の極性はダイオード３２と逆であり、オン期間決定用コンデンサＣ１の電圧Ｖｃ１が所定値以上の時に導通する極性を有する。

図８は図７の回路の各部の状態を図６と同様に示す。図８のｔ１時点よりも前の状態は図６と同一である。また、図８（Ａ）（Ｅ）（Ｆ）は図６（Ａ）（Ｅ）（Ｆ）と同一に示されている。図７のＮＯＴ回路３１の出力が図８のｔ１時点に示すように低レベルになると、オン期間決定用コンデンサＣ１の放電電流がツエナーダイオード３３とダイオード３２とを介してＮＯＴ回路３１に流れ込み、オン期間決定用コンデンサＣ１の電圧Ｖｃ１が低下する。オン期間決定用コンデンサＣ１の電圧が図８のｔ２時点でツエナーダイオード３３のツエナー電圧とダイオード３２の電圧との和よりも低くなると、ツエナーダイオード３３が非導通になり、オン期間決定用コンデンサＣ１の放電が停止し、オン期間決定用コンデンサＣ１の電圧がｔ２時点の電圧即ちツエナー電圧に保たれる。主スイッチＱ１のオン期間の終了時点ｔ３におけるオン期間決定用コンデンサＣ１の電圧Ｖｃ１がＮＯＴ回路１０のしきい値Ｖｔｈ１よりも少し高い値の時には、主スイッチＱ１がオフになる図８のｔ３時点からオン期間決定用コンデンサＣ１の電圧が徐々に低下し、ｔ３′時点でＮＯＴ回路１０のしきい値Ｖｔｈ１よりも低くなる。ｔ３〜ｔ３′期間はＮＯＲ回路１２の両入力が低レベルになるので、ＮＯＲ回路１２の出力は図８（Ｄ）に示すように高レベルになり、同期整流半導体スイッチ８がオンになる。ｔ３′時点でオン期間決定用コンデンサＣ１の電圧Ｖｃ１がＮＯＴ回路１０のしきい値Ｖｔｈ１よりも低くなると、ＮＯＴ回路１０の出力は図８（Ｃ）に示すように高レベル、またＮＯＲ回路１２の出力は低レベルになり、同期整流半導体スイッチ８はオフになる。ツエナーダイオード３３のツエナー電圧を調整すれば、ＮＯＲ回路１２の高レベル期間を調整することができる。

図７の実施例５は、図５の実施例４と同一の効果を有する他に、同期整流半導体スイッチ８のオン期間をツエナー電圧を使用して容易且つ正確に決定することができる効果も有する。

図５の実施例４及び図７の実施例５の放電抵抗Ｒ２の代りに、図３の放電抵抗Ｒ２′とダイオードＤ２とに相当するものを設けることができる。また、図４の実施例３の回路に、図５のオン期間制限回路又は図７のオン期間制限回路と同様な機能を有する回路を付加することができる。

図９は実施例６のスイッチング電源装置に含まれている波形整形回路４０を示す。この実施例６のスイッチング電源装置は、図１のＮＯＴ回路１０の代りに図９の波形整形回路４０を接続した他は、図１と同一に形成されている。従って、実施例６のスイッチング電源装置を図１を参照して説明する。波形整形回路４０の比較器４１の負入力端子は図１のオン期間決定用コンデンサＣ１の一端に接続される。比較器４１の正入力端子は基準電圧源４２に接続されている。所定電圧値を与えるための基準電圧源４２は図１のＮＯＴ回路１０のしきい値Ｖｔｈ１と同一の目的の基準電圧即ち所定電圧値を発生する。比較器４１の出力端子は図１のＮＯＲ回路１２の一方の入力端子に接続される。図９の波形整形回路４０は図１のＮＯＴ回路１０と同様な機能を有し、オン期間決定用コンデンサＣ１の電圧Ｖｃ１を２値信号に整形する。

図９の波形整形回路４０を図４、図５及び図７のＮＯＴ回路１０の代りに使用することもできる。また、図５及び図７のＮＯＴ回路３１の代りに図９の波形整形回路４０を使用することもできる。

図１０は実施例７のスイッチング電源装置の一部を示す。実施例７のスイッチング電源装置は、図１の回路に駆動回路５０を付加した他は、図１と同一に形成したものである。

駆動回路５０は、ｎｐｎ型の第１のトランジスタ５１とｐｎｐ型の第２のトランジスタ５２と第１、第２、第３及び第４の抵抗５３、５４、５５、５６とから成る。第１及び第２のトランジスタ５１、５２のベースは共通接続され、第１の抵抗５３を介して図１のＮＯＲ回路１２の出力端子に接続されている。第１のトランジスタ５１のコレクタは第２の抵抗５４を介して一方の直流出力端子４ａに接続されている。第２のトランジスタ５２のコレクタは他方の直流出力端子４ｂに接続されている。第１及び第２のトランジスタ５１、５２のエミッタは共通接続され、第３の抵抗５５を介して同期整流素子Ｑ２のゲート電極Ｇに接続されている。第４の抵抗５６は同期整流素子Ｑ２のゲート電極Ｇとソース電極Ｓとの間に接続されている。図１０の回路において、ＮＯＲ回路１２の出力が高レベルになると、第１のトランジスタ５１がオンになり、同期整流素子Ｑ２に高レベルの制御信号が供給される。なお、図１０の駆動回路５０を、図２、図５及び図７の回路にも付加することができる。

図１１の実施例１１のスイッチング電源装置は、図１の同期整流制御回路７と同様な機能を有する同期整流制御回路７ｃをトランス６の１次側に設け、この出力を図４と同様な絶縁トランス２３を介して同期整流半導体スイッチ８に送っている他は、図１と同様に形成されている。

図１１の同期整流制御回路７ｃは、オン期間決定用コンデンサＣ１と、充放電回路９ｂと、論理回路手段としてのＮＯＲ回路６０と、ダイオード６１と、コンデンサ６２、図１０の駆動回路５０と同様な機能を有する駆動回路５０ａとから成る。

図１１の充放電回路９ｂは、図３の充放電回路９ａと同様に充電ダイオードＤ１と充電抵抗Ｒ１と放電ダイオードＤ２と放電抵抗Ｒ２′とから成る。充電抵抗Ｒ１は充電ダイオードＤ１を介して主スイッチＱ１のドレイン電極（他方の主端子）とオン期間決定用コンデンサＣ１の一端との間に接続されている。放電抵抗Ｒ２′は放電ダイオードＤ２を介してオン期間決定用コンデンサＣ１の一端と主スイッチＱ１のドレイン電極との間に接続されている。オン期間決定用コンデンサＣ１の他端は主スイッチＱ１のソース電極（一方の主端子）に接続されている。オン期間決定用コンデンサＣ１は主スイッチＱ１のオフ期間に充電され、オン期間に放電される。

図１の論理回路手段２０と同様な機能を有する否定論理和回路即ちＮＯＲ回路６０の一方の入力端子は同期整流半導体スイッチ８の導通許容期間検出手段としてのライン１１ａを介して主スイッチＱ１の制御信号検出導体２１ａに接続され、他方の入力端子はオン期間決定用コンデンサＣ１の一端に接続されている。ＮＯＲ回路６０の対の電源端子間に電源用コンデンサ６２が接続されている。この電源用コンデンサ６２の一端は整流ダイオード６１を介して制御信号検出導体２１ａに接続され、他端は主スイッチＱ１のソース電極に接続されている。ＮＯＲ回路６０は所定のしきい値Ｖｔｈ２を有する。従って、ＮＯＲ回路６０はオン期間決定用コンデンサＣ１の電圧Ｖｃ１が所定電圧値即ちしきい値Ｖｔｈ２よりも高いか否かを判定する機能を有する。この判定機能は図１のＮＯＴ回路１０の波形整形機能と実質的に同一である。このＮＯＲ回路６０は、図１２から明らかなようにオン期間決定用コンデンサＣ１の電圧Ｖｃ１が所定電圧値即ちしきい値Ｖｔｈ２よりも低く且つライン１１ａが主スイッチＱ１のオフ状態を示している時に同期整流半導体スイッチ８をオンにするための高レベル出力を発生する。

オン期間決定用コンデンサＣ１は、図２（Ｃ）の充放電とは逆に、図１２（Ｃ）に示すように主スイッチＱ１のオフ期間Ｔｏｆｆに充電され、オン期間Ｔｏｎに放電される。

ＮＯＲ回路６０とトランス２３との間に接続された駆動回路５０ａは、図１０の駆動回路５０と同様に２つのトランジスタ５１、５２と、２つの抵抗５３、５４を含む。但し、図１１ではトランジスタ５１のコレクタが抵抗５４を介して電圧Ｖｃｃを供給する電源端子６３に接続され、トランジスタ５２のコレクタがグランド側ライン２２ａに接続され、２つのトランジスタ５１、５２のエミッタが結合コンデンサ６４を介してトランス２３に接続されている。また、図１１には、主スイッチＱ１の制御信号入力段に２つの抵抗Ｒ１１、Ｒ１２が付加され、同期整流半導体スイッチ８の制御信号入力段に２つの抵抗Ｒ１３、Ｒ１４が付加されている。

図１１のＮＯＲ回路６０は図１の論理回路手段２０と同様な機能を有するので、図１１によっても図１の実施例１と同様な効果を得ることができる。

図１３は実施例９に従う同期整流制御回路７ｄを示す。図１３の同期整流制御回路７ｄは変形された充放電回路９ｃを有し、この他は図１と同一に形成されている。図１３の充放電回路９ｃは、図１の充放電回路９から整流ダイオードＤ１と放電抵抗Ｒ２を省いたものに相当する。図１３のライン２１とオン期間決定用コンデンサＣ１との間に接続された抵抗Ｒ１は充電用と放電用との両方に使用されている。図１３の実施例によっても図１の実施例と同一の効果を得ることがきる。

図１４は実施例１０に従う同期整流制御回路７ｅを示す。図１４の同期整流制御回路７ｅは変形された充放電回路９ｄを有し、この他は図１と同一に形成されている。図１４の充放電回路９ｄは、図１の充放電回路９からダイオードＤ１を省いたものに相当する。従って、図１４の抵抗Ｒ１は図１３と同様に充電と放電との両方に使用されている。図１４の実施例によっても図１の実施例と同一の効果を得ることができる。

図１５は実施例１１の同期整流制御回路７ｆを示す。図１５の同期整流制御回路７ｆは、変形された論理回路手段２０ａを有し、この他は図１と同一に形成されている。図１５の論理回路手段２０ａは図１の論理回路２０のＯＲタイプのＮＯＲ回路１２の代りに入力反転手段を有する論理積回路即ち入力反転ＡＮＤ回路１２ａを設け、この他は図１と同一に形成したものである。入力反転手段を伴っている論理積回路から成る入力反転ＡＮＤ回路１２ａはＮＯＲ回路１２と同一機能を有するので、図１５の実施例によっても図１の実施例と同一の効果を得ることができる。

図１６は実施例１２の同期整流制御回路７ｇを示す。この同期整流制御回路７ｇは、変形された論理回路手段２０ｂを有し、この他は図１と同一に形成されている。図１６の論理回路手段２０ｂは図１のＮＯＴ回路１０の代りに２入力のＮＯＲ回路１０ａを設け、この他は図１と同一に形成したものである。ＮＯＲ回路１０ａの２つの入力端子の両方がオン期間決定用コンデンサＣ１に接続され、その出力端子がＮＯＲ回路１２に接続されている。図１６の２入力を短絡したＮＯＲ回路１０ａは図１のＮＯＴ回路１０と同一に機能する。従って、図１６の実施例は図１の実施例１と同一の効果を有する。

図１７は実施例１３の同期整流制御回路７ｈを示す。この同期整流制御回路７ｈは変形された論理回路手段２０ｃを有し、この他は図１と同一に形成されている。図１７の論理回路手段２０ｃは論理積回路即ちＡＮＤ回路１０ｂと否定回路即ちＮＯＴ回路１２ｂとから成る。ＡＮＤ回路１０ｂの一方の入力端子はＮＯＴ回路１２ｂを介してスイッチ状態信号検出手段としての２つの抵抗Ｒ３、Ｒ４の相互接続点１３に接続されている。ＡＮＤ回路１０ｂの他方の入力端子はオン期間決定用コンデンサＣ１に接続されている。ＡＮＤ回路１０ｂは周知の所定のしきい値を有し、且つオン期間決定用コンデンサＣ１の電圧が所定のしきい値よりも高いか否かを判定する機能と、オン期間決定用コンデンサＣ１の電圧がしきい値よりも高く且つＮＯＴ回路１２ｂの出力が高レベルの期間に図１の同期整流半導体スイッチ８をオン制御するためのパルスを出力する機能を有する。従って、図１７の論理回路手段２０ｃは図１の論理回路手段２０と同一の機能を有する。これにより、図１７の実施例によっても図１の実施例と同一の効果が得られる。

図１８の実施例１４のスイッチング電源装置は、図１のスイッチング電源装置を昇圧型に変形し、この他は図１と同一に形成したものである。

図１８の変換回路２ａはインダクタ手段６ａと主スイッチＱ１とからなる。図１８のインダクタ手段６ａは図１のトランス６から２次巻線Ｎ２を省いたものに相当し、巻線Ｎ１と磁心６’とから成る。巻線Ｎ１は主スイッチＱ１に直列に接続されている。図１８のインダクタ手段６ａは図１のトランス６と同様にエネルギを蓄積する機能を有する。インダクタ手段６ａの巻線Ｎ１に電磁結合された制御電源用の巻線（図示せず）が設けられている。図１８では巻線Ｎ１と主スイッチＱ１との相互接続点に一方の直流出力端子４ａが接続されている。同期整流素子Ｑ２はグランド側の直流電源端子１ｂと他方の直流出力端子４ｂとの間に接続されている。

図１８の回路では、主スイッチＱ１のオン期間にインダクタ手段６ａにエネルギが蓄積され、主スイッチＱ１のオフ期間に直流電源１の電圧と巻線Ｎ１の電圧との和で平滑コンデンサＣｏが昇圧充電される。

図１８の主スイッチＱ１のオン・オフと同期整流素子Ｑ２のオン・オフの関係は図１と同一であるので、図１８の実施例１４によっても図１の実施例１と同一の効果を得ることができる。

図１９に示す実施例１５のスイッチング電源装置は、フォワード型ＤＣ−ＤＣ変換器に構成されている。従って、図１９の変形されたトランス６ｂの２次巻線Ｎ２は図１の２次巻線Ｎ２と逆の極性を有する。このため、図１９の第１の同期整流素子Ｑ２は主スイッチＱ１のオン期間に導通する。図１９の第１の同期整流制御回路７ｉは、図１の同期整流制御回路７と原理的に同一である。しかし、図１１と同様に主スイッチＱ１のオフ期間にオン期間決定用コンデンサＣ１が充電され、オン期間に放電する。

図１９の平滑回路は、平滑コンデンサＣｏとインダクタＬｏと第２の同期整流素子Ｑ３とから成る。インダクタＬｏは２次巻線Ｎ２と平滑コンデンサＣｏとの間に接続されている。第２の同期整流素子Ｑ３はインダクタＬｏと平滑コンデンサＣｏとの直列回路に対して並列に接続されている。主スイッチＱ１のオン期間にインダクタＬｏに蓄積されたエネルギは、インダクタＬｏと平滑コンデンサＣｏと第２の同期整流素子Ｑ３とから成る経路で放出される。

この実施例１５の第２の同期整流素子Ｑ３は電界効果トランジスタから成り、第２の同期整流半導体スイッチ７０とこれに並列接続されたダイオード７１とから成る。この実施例１５のダイオード７１は第２の同期整流半導体スイッチ７０の内蔵ダイオードである。しかし、ダイオード７１を個別ダイオードとすることもできる。

第２の同期整流制御回路７ｉ′は、図１の同期整流制御回路７と実質的に同一に形成されており、第２の同期整流素子Ｑ３がオンすべき期間内に第２の同期整流半導体スイッチ７０をオン制御する。これにより、第２の同期整流素子Ｑ３における電力損失が低減する。

図１９の第１及び第２の同期整流制御回路７ｉ、７ｉ′は、図１の同期整流制御回路７と同様に構成されているので、図１の実施例と同一の効果を得ることができる。

図２０は実施例１６のチョッパ型スイッチング電源装置を示す。このチョッパ型スイッチング電源装置の変換回路２ｃは一方の直流電源端子１ａと一方の直流出力端子４ａとの間にインダクタＬｏを介して接続されたトランジスタから成る主スイッチＱ１を含む。この主スイッチＱ１の第１の主端子としてのエミッタは一方の直流電源端子１に接続され、第２の主端子としてのコレクタはインダクタＬｏを介して一方の直流出力端子４ａに接続されている。主スイッチＱ１の制御端子としてのベースと他方の直流電源端子１ｂとの間に主スイッチ制御回路５ａが接続されている。主スイッチ制御回路５ａは周知のように主スイッチＱ１をオン・オフ制御する。

図２０の主スイッチＱ１と対の直流出力端子４ａ、４ｂとの間に図１９と同一構成の平滑回路が接続されている。図２０の平滑回路の同期整流素子Ｑ３及び同期整流制御回路７ｉ′は図１９において同一符号で示すものと同様に動作し、且つ図１の同期整流素子Ｑ２及び同期整流制御回路７と同様に構成されている。従って、図２０の実施例においても、図１及び図１９と同一の効果を得ることができる。

図２１の実施例１７のスイッチング電源装置は、変換回路２ｄと整流平滑回路との組み合せから成る。変換回路２ｄは周知のプッシュプル型インバータ回路であり、トランジスタから成る第１及び第の主スイッチＱ１１、Ｑ１２とトランス６ｄとから成る。トランス６ｄの１次巻線Ｎ１及び２次巻線Ｎ２はセンタタップによって分割されている。１次巻線Ｎ１のセンタタップには一方の直流電源端子１ａが接続されている。１次巻線Ｎ１の一端と他方の直流電源端子１ｂとの間に第１の主スイッチＱ１１が接続されている。１次巻線Ｎ１の他端と他方の直流電源端子１ｂとの間に第２の主スイッチＱ１２が接続されている。一対の主スイッチＱ１１、Ｑ１２を交互にオン・オフ制御すための主スイッチ制御回路５ｂが第１及び第の主スイッチＱ１１、Ｑ１２の制御端子としてのベースに接続されている。２次巻線Ｎ２と対の直流出力端子４ａ、４ｂとの間に全波整流回路と平滑コンデンサＣｏとが接続されている。全波整流回路を形成するために、２次巻線Ｎ２の一端と一方の直流出力端子４ａとの間に第１の同期整流素子Ｑ２が接続され、また、２次巻線Ｎ２の他端と一方の直流出力端子４ａとの間に第２の同期整流素子Ｑ２′が接続され、また、２次巻線Ｎ２のセンタタップが他方の直流出力端子４ｂに接続されている。第１及び第２の同期整流素子Ｑ２、Ｑ２′は図１の同期整流素子Ｑ２と同様に形成されている。図２１の第１及び第２の同期整流素子Ｑ２、Ｑ２′の対の主端子と制御端子とにそれぞれ接続されている第１及び第２の同期整流制御回路７ｊ、７ｊ′は、図１の同期整流制御回路７と実質的に同一に構成されている。しかし、第１の同期整流制御回路７ｊは第１の主スイッチＱ１１のオン期間に第１の同期整流素子Ｑ２を導通させる点、及び第２の同期整流制御回路７ｊ′は第２の主スイッチＱ１２のオン期間に第２の同期整流素子Ｑ２′を導通させる点で図１の同期整流制御回路７と相違している。
図２１の実施例１７においても第１及び第２の同期整流制御回路７ｊ、７ｊ′が図１の同期整流制御回路７と実質的に同一に構成されているので、図１の実施例と同様な効果を得ることができる。

本発明は上記第１〜第１７に限定されるものではなく、例えば次の変形も可能なものである。
（１）図１、図１８、図１９、図２０及び図２１の変換回路２，２ａ，２ｂ、２ｃ、２ｄの代わりに、ハーフブリッジ型インバータ回路、又は極性逆転型ＤＣ−ＤＣコンバータ回路を設けることができる。
（２）図１８、図１９、図２０及び図２１の同期整流制御回路７ｉ、７ｉ′、７ｊ、７ｊ′を図３、図４、図５、図７、図９、図１０、図１１、図１３〜図１７等に示す同期整流制御回路に変形することができる。また、図１３〜図１７の同期整流制御回路７ｄ，７ｅ，７ｆ，７ｇ，７ｈを、図４、図５、図７、図９、図１０及び図１１の回路にそのまま又は変形して適用することができる。
（３）図３、図４、図５及び図７のスイッチング電源装置を図１１と同様に昇圧型に変形することができる。
（４）各実施例において、同期整流素子Ｑ２を２次巻線Ｎ２又は１次巻線Ｎ１と正側の直流出力端子４ｂとの間のラインに直列に接続することができる。
（５）図１、図３、図４、図５、図７、図１１、図１８、図１９の主スイッチＱ１をトランジスタ、ＩＧＢＴ（絶縁ゲート型バイホーラトランジスタ）等の別の半導体スイッチとすることができる。また、図２０、図２１の主スイッチＱ１、Ｑ１１、Ｑ１２を電界効果トランジスタ、ＩＧＢＴ（絶縁ゲート型バイホーラトランジスタ）等の別の半導体スイッチとすることができる。
（６）同期整流素子Ｑ２、Ｑ２′を、トランジスタ、ＩＧＢＴ（絶縁ゲート型バイホーラトランジスタ）等の別の半導体スイッチとダイオードとの組み合わせで構成することができる。

本発明は直流電源装置に利用することが可能のものである。

Claims

直流電圧を供給するための直流電圧入力手段と、
直流電圧を出力するための直流電圧出力手段と、
前記直流電圧入力手段と前記直流電圧出力手段との間に接続され且つ直流電圧をオン・オフするための少なくとも１つの主スイッチを含んでいる変換回路と、
オン・オフ制御するための制御信号を前記主スイッチに供給するために前記主スイッチの制御端子に接続されている主スイッチ制御回路と、
前記変換回路と前記直流電圧出力手段との間に接続された同期整流半導体スイッチと、
前記同期整流半導体スイッチに並列に接続された内蔵又は個別のダイオードと、
前記主スイッチのオン・オフ状態を示す信号に基づいて前記同期整流半導体スイッチの導通許容期間か否かを検出するために、前記同期整流半導体スイッチと前記変換回路と前記主スイッチ制御回路とのいずれか１つに接続された導通許容期間検出手段と、
前記同期整流半導体スイッチのオン期間を決定するためのオン期間決定用コンデンサと、
前記主スイッチのオン・オフ状態に対応させて前記オン期間決定用コンデンサを充電及び放電させるために前記オン期間決定用コンデンサ及び前記変換回路に接続された充放電回路と、
前記導通許容期間検出手段に接続された第１の端子と前記オン期間決定用コンデンサに接続された第２の端子と前記同期整流半導体スイッチの制御端子に接続された出力端子とを有し、且つ前記オン期間決定用コンデンサの電圧が所定電圧値よりも高いか否かを判定する機能、前記オン期間決定用コンデンサの電圧が所定電圧値を横切る時点によって前記同期整流半導体スイッチのオン終了時点を決定する機能、及び前記オン期間決定用コンデンサの電圧が所定電圧値よりも高いか否かの判定結果と前記導通許容期間検出手段の出力とに基づいて前記同期整流半導体スイッチのオン期間を決定して前記同期整流半導体スイッチの制御信号を出力する機能を有している論理回路手段と
を備えていることを特徴とするスイッチング電源装置。
前記導通許容期間検出手段は、前記主スイッチのオン期間に第１の電圧レベルとなり、前記主スイッチのオフ期間に第２の電圧レベルとなるスイッチ状態信号を前記同期整流半導体スイッチの導通許容期間検出信号として出力するものであることを特徴とする請求項１記載のスイッチング電源装置。
前記導通許容期間検出手段は、前記同期整流半導体スイッチの主端子間電圧又は前記主スイッチの制御信号又は前記主スイッチの電圧を検出する電圧検出手段であることを特徴とする請求項１記載のスイッチング電源装置。
前記充放電回路は、前記主スイッチのオン期間に前記オン期間決定用コンデンサを充電し、前記主スイッチのオフ期間に前記オン期間決定用コンデンサを放電させるものであることを特徴とする請求項１記載のスイッチング電源装置。
前記充放電回路は、前記同期整流半導体スイッチの第１の主端子と前記オン期間決定用コンデンサの一端との間に接続された抵抗（Ｒ１）で有り、前記オン期間決定用コンデンサの他端は前記同期整流半導体スイッチの第２の主端子に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
前記充放電回路は、更に、前記オン期間決定コンデンサに並列に接続された充放抵抗（Ｒ２）を有していることを特徴とする請求項５記載のスイッチング電源装置。
前記充放電回路は、更に、前記同期整流半導体スイッチの第１の主端子と前記オン期間決定用コンデンサの一端との間に接続された抵抗（Ｒ１）に対して直列に接続されたダイオード（Ｄ１）を有していることを特徴とする請求項６記載のスイッチング電源装置。
前記充放電回路は、前記同期整流半導体スイッチの第１の主端子と前記オン期間決定用コンデンサの一端との間に接続された第１のダイオード（Ｄ１）と第１の抵抗（Ｒ１）との直列回路から成る充電回路と、前記オン期間決定用コンデンサの一端と前記同期整流半導体スイッチの第１の主端子との間に接続された第２のダイオード（Ｄ２）と第２の抵抗（Ｒ２’）との直列回路から成る放電回路とを有し、
前記オン期間決定用コンデンサの他端は前記同期整流半導体スイッチの第２の主端子に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
前記直流電圧入力手段は対の直流電源端子（１ａ，１ｂ）から成り、
前記変換回路は、更に、前記主スイッチに直列に接続されたインダクタンス手段（６又は６ａ）を有し、
前記主スイッチは前記インダクタンス手段（６又は６ａ）を介して前記対の直流電源端子の一方（１ａ）に接続された一方の主端子と前記対の直流電源端子の他方（１ｂ）に接続された他方の主端子と前記主スイッチ制御回路に接続された制御端子とを有し、
前記導通許容期間検出手段は前記主スイッチの前記制御信号を検出するために前記主スイッチ制御回路に接続された導体（２１ａ）であり、
前記充放電回路は、前記主スイッチの前記制御信号を検出する導体（２１ａ）と前記オン期間決定用コンデンサの一端との間に接続された整流ダイオード（Ｄ１）と充電抵抗（Ｒ１）との直列回路から成る充電回路と、前記オン期間決定用コンデンサに並列に接続された放電回路（Ｒ２）とから成り、
前記オン期間決定用コンデンサの他端は前記主スイッチの前記他方の主端子に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
前記直流電圧入力手段は対の直流電源端子（１ａ，１ｂ）から成り、
前記変換回路は、更に、前記主スイッチに直列に接続されたインダクタンス手段（６又は６ａ）を有し、
前記主スイッチは前記インダクタンス手段（６又は６ａ）を介して前記対の直流電源端子の一方（１ａ）に接続された一方の主端子と前記対の直流電源端子の他方（１ｂ）に接続された他方の主端子と前記主スイッチ制御回路に接続された制御端子とを有し、
前記導通許容期間検出手段は前記主スイッチの前記制御信号を検出するために前記主スイッチ制御回路に接続された導体（２１ａ）であり、
前記充放電回路は、前記主スイッチの前記一方の主端子と前記オン期間決定用コンデンサの一端との間に接続された第１の整流ダイオード（Ｄ１）と充電抵抗（Ｒ１）との直列回路から成る充電回路と、前記制御用コンデンサの一端と前記主スイッチの前記一方の主端子との間に接続された第２の整流ダイオード（Ｄ２）と放電抵抗（Ｒ２’）との直列回路から成る放電回路とからなることを特徴とする請求項１記載のスイッチング電源装置。
更に、前記論理回路手段と前記同期整流半導体スイッチの制御端子との間に接続され電気的絶縁手段（２３）を含む信号伝送路を有していることを特徴とする請求項１記載のスイッチング電源装置。
前記論理回路手段は、
前記オン期間決定用コンデンサの電圧が所定電圧値よりも高い時に第１の電圧値となり、前記オン期間決定用コンデンサの電圧が前記所定電圧値よりも低い時に第２の電圧値となるように前記オン期間決定用コンデンサの電圧を波形整形する機能を有して前記オン期間決定用コンデンサに接続されている第１の回路と、
前記第１の回路に接続された第１の入力端子と前記導通許容期間検出手段に接続された第２の入力端子と前記同期整流半導体スイッチの制御端子に接続された出力端子とを有し、且つ前記第１の回路の出力が前記第１の電圧値を示し且つ前記導通許容期間検出手段の出力が前記主スイッチのオフを示している時に前記同期整流半導体スイッチをオン制御する機能を有している第２の回路と
から成ることを特徴とする請求項１記載のスイッチング電源装置。
前記第１の回路は前記所定電圧値として機能する所定のしきい値を有しているＮＯＴ回路（１０）又は２つの入力端子の両方が前記オン期間決定用コンデンサに接続されたＮＯＲ回路（１０ａ）であることを特徴とする請求項１２記載のスイッチング電源装置。
前記第１の回路は、前記所定電圧値として所定の基準電圧を与える基準電圧源（４２）と、一方の入力端子が前記オン期間決定用コンデンサに接続され、他方の入力端子が前記基準電圧源（４２）に接続された比較器（４１）とから成ることを特徴とする請求項１２記載のスイッチング電源装置。
前記第２の回路はＮＯＲ回路（１２）又は入力反転手段を伴ったＡＮＤ回路（１２ａ）から成ることを特徴とする請求項１２記載のスイッチング電源装置。
前記論理回路手段は、
前記導通許容期間検出手段に接続された否定回路（１２ｂ）と、
前記オン期間決定用コンデンサに接続された第１の入力端子と前記否定回路（１２ｂ）に接続された第２の入力端子と前記同期整流半導体スイッチの制御端子に接続された出力端子とを有し、且つ所定のしきい値を有している論理積回路（１０ｂ）と
から成ることを特徴とする請求項１記載のスイッチング電源装置。
更に、前記同期整流半導体スイッチのオン期間を制限するためのオン期間制限用コンデンサ（Ｃ２）と、
前記オン期間制限用コンデンサ（Ｃ２）に充電電流を供給し、前記主スイッチのオフ期間に前記オン期間制限用コンデンサ（Ｃ２）を放電させるために前記オン期間制限用コンデンサ（Ｃ２）に接続されたオン期間制限用充放電回路（３０）と、
前記オン期間制限用コンデンサ（Ｃ２）の電圧を２値信号に波形整形するために前記オン期間制限用コンデンサ（Ｃ２）に接続され、且つオン期間制限用基準電圧値（Ｖｔｈ２）を有し、且つ前記オン期間制限用コンデンサ（Ｃ２）の電圧が前記オン期間制限用基準電圧値（Ｖｔｈ２）よりも高い時に第１の電圧値を出力し、前記オン期間制限用コンデンサの電圧が前記オン期間制限用基準電圧値（Ｖｔｈ２）よりも低い時に第２の電圧値を出力する機能を有し、前記主スイッチのオン期間が正常範囲の時には前記第１の電圧値を出力し、前記主スイッチのオン期間が正常範囲よりも長くなった時には前記第２の電圧値を出力するように前記制限用基準電圧値（Ｖｔｈ２）が設定されているオン期間制限用波形整形回路（３１）と、
前記オン期間制限用波形整形回路（３１）と前記オン期間決定用コンデンサとの間に接続された強制放電回路形成手段（３２）と
を備えていることを特徴とする請求項１記載のスイッチング電源装置。
前記強制放電回路形成手段は、前記オン期間制限用波形整形回路と前記オン期間決定用コンデンサの一端との間に接続されたダイオード（３２）であり、このダイオード（３２）は前記オン期間制限用波形整形回路（３１）の出力が前記第１の電圧値を示している時に導通する方向性を有していることを特徴とする請求項１７記載のスイッチング電源装置。
前記強制放電回路形成手段は、更に、前記ダイオード（３２）に直列に接続され且つ前記ダイオード（３２）と逆の方向性を有している定電圧ダイオード（３３）を備えていることを特徴とする請求項１３記載のスイッチング電源装置。