JPH11356042A - 電圧変換装置 - Google Patents
電圧変換装置Info
- Publication number
- JPH11356042A JPH11356042A JP20521298A JP20521298A JPH11356042A JP H11356042 A JPH11356042 A JP H11356042A JP 20521298 A JP20521298 A JP 20521298A JP 20521298 A JP20521298 A JP 20521298A JP H11356042 A JPH11356042 A JP H11356042A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- switching element
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電力変換効率が低く、広範囲条件での動作が
困難であった。 【解決手段】 スイッチングトランジスタ12のオンデ
ューティは、抵抗14により検出された電流値により規
定される。オフデューティは帰還巻き線5のフライバッ
ク電圧が供給される抵抗18、コンデンサ16に応じて
制御される。このため、パルスのオンデューティが数%
から90%以上の広い範囲で動作可能である。入力電圧
が上昇したり、負荷が軽くなった場合、フライバック電
圧が変化し、発振周波数が低下する。このため、スイッ
チングトランジスタ12のスイッチング回数も低下する
ため、スイッチング損失が減少する。
困難であった。 【解決手段】 スイッチングトランジスタ12のオンデ
ューティは、抵抗14により検出された電流値により規
定される。オフデューティは帰還巻き線5のフライバッ
ク電圧が供給される抵抗18、コンデンサ16に応じて
制御される。このため、パルスのオンデューティが数%
から90%以上の広い範囲で動作可能である。入力電圧
が上昇したり、負荷が軽くなった場合、フライバック電
圧が変化し、発振周波数が低下する。このため、スイッ
チングトランジスタ12のスイッチング回数も低下する
ため、スイッチング損失が減少する。
Description
【0001】
【発明の属する技術分野】本発明は、例えば電子機器の
電力供給装置として使用されるスイッチング電源に係わ
り、特に、自励方式の電圧変換装置に関する。
電力供給装置として使用されるスイッチング電源に係わ
り、特に、自励方式の電圧変換装置に関する。
【0002】
【従来の技術】一般に、自励方式のスイッチング電源と
しては、ボルテージモードの動作方式が使用されてい
る。この動作方式は例えばトランスの一次巻線側に設け
られたスイッチングトランジスタのブロッキング発振動
作を利用してトランスの二次巻線に出力電圧を誘起さ
せ、この出力電圧の変動を検出し、この検出した電圧値
に応じて発振周波数を制御する。この他にボルテージモ
ードの他励式電圧変換装置、あるいは出力電流の変動を
検出し、この検出した電流値に応じて発振周波数を制御
するカレントモードの他励式電圧変換装置とがある。こ
のうちカレントモードの他励式電圧変換装置は、PWM
(パルス幅変調)方式を用いた電圧変換装置として知ら
れている。
しては、ボルテージモードの動作方式が使用されてい
る。この動作方式は例えばトランスの一次巻線側に設け
られたスイッチングトランジスタのブロッキング発振動
作を利用してトランスの二次巻線に出力電圧を誘起さ
せ、この出力電圧の変動を検出し、この検出した電圧値
に応じて発振周波数を制御する。この他にボルテージモ
ードの他励式電圧変換装置、あるいは出力電流の変動を
検出し、この検出した電流値に応じて発振周波数を制御
するカレントモードの他励式電圧変換装置とがある。こ
のうちカレントモードの他励式電圧変換装置は、PWM
(パルス幅変調)方式を用いた電圧変換装置として知ら
れている。
【0003】
【発明が解決しようとする課題】ところで、従来のPW
M方式の電圧変換装置は発振周波数が一定であり、出力
電圧の変動に応じて、パルス信号のデューティ比が変化
するように制御されている。このため、スイッチングト
ランジスタのスイッチング回数も一定であるため、スイ
ッチング損失が一定となる。したがって、例えば入力電
圧が上昇したり、負荷が軽くなった場合においても、電
力変換効率が向上しないとうい問題を有している。
M方式の電圧変換装置は発振周波数が一定であり、出力
電圧の変動に応じて、パルス信号のデューティ比が変化
するように制御されている。このため、スイッチングト
ランジスタのスイッチング回数も一定であるため、スイ
ッチング損失が一定となる。したがって、例えば入力電
圧が上昇したり、負荷が軽くなった場合においても、電
力変換効率が向上しないとうい問題を有している。
【0004】また、PWM方式の電圧変換装置は発振周
波数が一定であるため、負荷が軽くなった場合において
も、出力電圧が所定の電圧以下とはならない。したがっ
て、出力電圧を広範囲に制御することができない。近
時、電子機器においては、待機時における電力消費を低
減することが望まれている。しかし、従来の電圧変換装
置は、広範囲な動作が不可能であるため、待機時の出力
電圧を十分に低下させることができず、電力消費を抑え
ることが困難であった。
波数が一定であるため、負荷が軽くなった場合において
も、出力電圧が所定の電圧以下とはならない。したがっ
て、出力電圧を広範囲に制御することができない。近
時、電子機器においては、待機時における電力消費を低
減することが望まれている。しかし、従来の電圧変換装
置は、広範囲な動作が不可能であるため、待機時の出力
電圧を十分に低下させることができず、電力消費を抑え
ることが困難であった。
【0005】さらに、無負荷状態等において、出力電圧
の異常な上昇を検知する過電圧検出回路を有する電圧変
換装置の場合、過電圧検出回路が動作すると発振回路が
停止される。このため、過電圧が解消された場合におい
ても、自動的に復帰することができない。したがって、
復帰するためには電源を再投入する必要があり、操作性
が良好でなかった。
の異常な上昇を検知する過電圧検出回路を有する電圧変
換装置の場合、過電圧検出回路が動作すると発振回路が
停止される。このため、過電圧が解消された場合におい
ても、自動的に復帰することができない。したがって、
復帰するためには電源を再投入する必要があり、操作性
が良好でなかった。
【0006】一方、過電圧検出回路を持たない電圧変換
装置の場合、無負荷状態となることを防止するため、ダ
ミー負荷が設けられている。このため、過電圧において
も発振が停止することはないが、ダミー負荷により電力
変換効率を向上することが困難であった。
装置の場合、無負荷状態となることを防止するため、ダ
ミー負荷が設けられている。このため、過電圧において
も発振が停止することはないが、ダミー負荷により電力
変換効率を向上することが困難であった。
【0007】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、電力変換効
率が高く、広範囲な条件での動作が可能な電圧変換装置
を提供しようとするものである。
れたものであり、その目的とするところは、電力変換効
率が高く、広範囲な条件での動作が可能な電圧変換装置
を提供しようとするものである。
【0008】
【課題を解決するための手段】本発明は、上記課題を解
決するため、一次巻き線、二次巻き線、及び二次側に設
けられた帰還巻き線とを有し、前記一次巻き線の一端に
電源が接続され、前記二次巻き線に整流回路が接続され
たトランスと、前記トランスの一次巻き線に電流通路の
一端が接続されたスイッチング素子と、前記スイッチン
グ素子の電流通路の他端に接続され、前記スイッチング
素子に流れる電流を検出し、この検出した電流に対応し
た電圧を出力する電流検出手段と、出力電極が前記スイ
ッチング素子のゲートに接続され、制御電極に前記電流
検出手段の出力電圧が供給され、前記電流検出手段によ
り検出された電流が所定値となると導通して前記スイッ
チング素子を非導通とする第1のトランジスタと、前記
第1のトランジスタの制御電極と前記帰還巻き線の相互
間に接続され、前記帰還巻き線に発生された電圧に応じ
て前記第1のトランジスタのオン期間を制御する回路
と、前記帰還巻き線に接続され、前記帰還巻き線に発生
された電圧を充電するコンデンサと、制御電極に前記コ
ンデンサの充電電圧が供給され、出力電極が前記スイッ
チング素子のゲートに接続され、前記コンデンサの充電
電圧に応じて前記スイッチング素子を導通させる第2の
トランジスタとを具備している。
決するため、一次巻き線、二次巻き線、及び二次側に設
けられた帰還巻き線とを有し、前記一次巻き線の一端に
電源が接続され、前記二次巻き線に整流回路が接続され
たトランスと、前記トランスの一次巻き線に電流通路の
一端が接続されたスイッチング素子と、前記スイッチン
グ素子の電流通路の他端に接続され、前記スイッチング
素子に流れる電流を検出し、この検出した電流に対応し
た電圧を出力する電流検出手段と、出力電極が前記スイ
ッチング素子のゲートに接続され、制御電極に前記電流
検出手段の出力電圧が供給され、前記電流検出手段によ
り検出された電流が所定値となると導通して前記スイッ
チング素子を非導通とする第1のトランジスタと、前記
第1のトランジスタの制御電極と前記帰還巻き線の相互
間に接続され、前記帰還巻き線に発生された電圧に応じ
て前記第1のトランジスタのオン期間を制御する回路
と、前記帰還巻き線に接続され、前記帰還巻き線に発生
された電圧を充電するコンデンサと、制御電極に前記コ
ンデンサの充電電圧が供給され、出力電極が前記スイッ
チング素子のゲートに接続され、前記コンデンサの充電
電圧に応じて前記スイッチング素子を導通させる第2の
トランジスタとを具備している。
【0009】また、本発明は、一次巻き線、二次巻き
線、及び二次側に設けられた帰還巻き線とを有し、前記
一次巻き線の一端に電源が接続され、前記二次巻き線に
第1の整流回路が接続されたトランスと、前記トランス
の一次巻き線に電流通路の一端が接続された第1のスイ
ッチング素子と、前記第1のスイッチング素子の電流通
路の他端に接続され、前記第1のスイッチング素子に流
れる電流を検出する電流検出手段と、電源端子が前記帰
還巻き線に接続され、前記帰還巻き線に発生された電圧
により動作される制御回路であり、この制御回路は、所
定周期の三角波を発生する発振回路と、前記発振回路に
より発生された三角波と基準電圧を比較し、パルス幅変
調された信号を出力する比較器と、前記比較器の出力信
号をラッチし、このラッチした信号を前記第1のスイッ
チング素子のゲートに供給するラッチ回路と、前記ラッ
チ回路に接続され、前記電流検出手段により検出された
電流が所定値となると前記ラッチ回路をリセットする電
流検出回路とを有し、前記整流回路の出力電圧を検出
し、検出した出力電圧に応じた信号を発生する信号発生
回路と、前記発振回路に接続され、前記信号発生回路に
より発生された信号に応じて、前記発振回路の発振周波
数を制御する周波数制御回路とを具備している。
線、及び二次側に設けられた帰還巻き線とを有し、前記
一次巻き線の一端に電源が接続され、前記二次巻き線に
第1の整流回路が接続されたトランスと、前記トランス
の一次巻き線に電流通路の一端が接続された第1のスイ
ッチング素子と、前記第1のスイッチング素子の電流通
路の他端に接続され、前記第1のスイッチング素子に流
れる電流を検出する電流検出手段と、電源端子が前記帰
還巻き線に接続され、前記帰還巻き線に発生された電圧
により動作される制御回路であり、この制御回路は、所
定周期の三角波を発生する発振回路と、前記発振回路に
より発生された三角波と基準電圧を比較し、パルス幅変
調された信号を出力する比較器と、前記比較器の出力信
号をラッチし、このラッチした信号を前記第1のスイッ
チング素子のゲートに供給するラッチ回路と、前記ラッ
チ回路に接続され、前記電流検出手段により検出された
電流が所定値となると前記ラッチ回路をリセットする電
流検出回路とを有し、前記整流回路の出力電圧を検出
し、検出した出力電圧に応じた信号を発生する信号発生
回路と、前記発振回路に接続され、前記信号発生回路に
より発生された信号に応じて、前記発振回路の発振周波
数を制御する周波数制御回路とを具備している。
【0010】さらに、本発明の電圧変換装置は、電圧変
換回路を構成する回路部品が配設される印刷配線基板
と、この印刷配線基板が直接接触され、ハウジングを構
成する金属構造体と、前記金属構造体の外周部を覆う絶
縁性の皮膜とを具備している。
換回路を構成する回路部品が配設される印刷配線基板
と、この印刷配線基板が直接接触され、ハウジングを構
成する金属構造体と、前記金属構造体の外周部を覆う絶
縁性の皮膜とを具備している。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図1 は、本発明の第1 の実
施例を示すものであり、カレントモードの自励式電圧変
換装置を示している。入力端子1a、1bには直流電源
Eが接続される。入力電源が交流の場合は、入力端子1
a、1bの前に図示せぬ整流回路を接続すればよい。入
力端子1aにはトランス(電圧変成器)2の一次巻き線
3の一端が接続される。このトランス2は二次巻き線
4、及びトランス2の二次側に設けられた帰還巻き線5
を有している。前記二次巻き線4の一端と他端の相互間
には整流用のダイオード6、及び平滑用のコンデンサ7
が接続され、このコンデンサ7の両端には出力端子8
a、8bがそれぞれ接続されている。これら出力端子8
a、8bの相互間にはスナバ回路を構成するダイオード
9、10が直列接続され、これらダイオード9、10の
接続ノードと前記一次巻き線3の他端との相互間にはコ
ンデンサ11aが接続されている。また、帰還巻き線5
と前記出力端子8bとの相互間にはコンデンサ11bが
接続されている。これらコンデンサ11a、11bはス
イッチング時に発生するノイズにより充電され、この充
電電圧はダイオード9、10により電力に変換される。
て図面を参照して説明する。図1 は、本発明の第1 の実
施例を示すものであり、カレントモードの自励式電圧変
換装置を示している。入力端子1a、1bには直流電源
Eが接続される。入力電源が交流の場合は、入力端子1
a、1bの前に図示せぬ整流回路を接続すればよい。入
力端子1aにはトランス(電圧変成器)2の一次巻き線
3の一端が接続される。このトランス2は二次巻き線
4、及びトランス2の二次側に設けられた帰還巻き線5
を有している。前記二次巻き線4の一端と他端の相互間
には整流用のダイオード6、及び平滑用のコンデンサ7
が接続され、このコンデンサ7の両端には出力端子8
a、8bがそれぞれ接続されている。これら出力端子8
a、8bの相互間にはスナバ回路を構成するダイオード
9、10が直列接続され、これらダイオード9、10の
接続ノードと前記一次巻き線3の他端との相互間にはコ
ンデンサ11aが接続されている。また、帰還巻き線5
と前記出力端子8bとの相互間にはコンデンサ11bが
接続されている。これらコンデンサ11a、11bはス
イッチング時に発生するノイズにより充電され、この充
電電圧はダイオード9、10により電力に変換される。
【0012】一方、前記一次巻き線3の他端は、例えば
NチャネルMOSトランジスタからなるスイッチングト
ランジスタ12のドレインに接続されている。このスイ
ッチングトランジスタ12のゲートは起動用の抵抗13
を介して一次巻き線3の一端に接続され、ソースは電流
検出手段としての例えば抵抗14を介して、前記入力端
子1bと帰還巻き線5の一端との接続ノードに接続され
る。この抵抗14とスイッチングトランジスタ12との
接続ノードにはダイオード15のアノードが接続されて
いる。このダイオード15のカソードはコンデンサ16
を介して帰還巻き線5の他端に接続されている。このコ
ンデンサ16とダイオード15の接続ノードはNPNト
ランジスタ17のベースに接続されている。このトラン
ジスタ17のベースは抵抗18を介して帰還巻き線5の
他端に接続されるとともに、抵抗19を介して帰還巻き
線5の一端及び入力端子1bに接続されている。トラン
ジスタ17のエミッタは入力端子1bに接続され、コレ
クタはダイオード20のカソードに接続され、このダイ
オード20のアノードは電流増幅回路を構成するNPN
トランジスタ21のエミッタ及び前記スイッチングトラ
ンジスタ12のゲートに接続されている。前記トランジ
スタ21のコレクタは抵抗22を介してベースに接続さ
れている。このトランジスタ21のコレクタはコンデン
サ23を介して前記入力端子1bに接続されている。こ
のコンデンサ23と前記トランジスタ21のコレクタと
の相互間にはダイオード24のカソードが接続され、こ
のダイオード24のアノードは前記帰還巻き線5の他端
に接続されている。さらに、前記コンデンサ23と前記
トランジスタ21のコレクタとの相互間にはツェナーダ
イオード25のカソードが接続されている、このツェナ
ーダイオード25のアノードは抵抗26を介して前記ト
ランジスタ17のベースに接続されている。
NチャネルMOSトランジスタからなるスイッチングト
ランジスタ12のドレインに接続されている。このスイ
ッチングトランジスタ12のゲートは起動用の抵抗13
を介して一次巻き線3の一端に接続され、ソースは電流
検出手段としての例えば抵抗14を介して、前記入力端
子1bと帰還巻き線5の一端との接続ノードに接続され
る。この抵抗14とスイッチングトランジスタ12との
接続ノードにはダイオード15のアノードが接続されて
いる。このダイオード15のカソードはコンデンサ16
を介して帰還巻き線5の他端に接続されている。このコ
ンデンサ16とダイオード15の接続ノードはNPNト
ランジスタ17のベースに接続されている。このトラン
ジスタ17のベースは抵抗18を介して帰還巻き線5の
他端に接続されるとともに、抵抗19を介して帰還巻き
線5の一端及び入力端子1bに接続されている。トラン
ジスタ17のエミッタは入力端子1bに接続され、コレ
クタはダイオード20のカソードに接続され、このダイ
オード20のアノードは電流増幅回路を構成するNPN
トランジスタ21のエミッタ及び前記スイッチングトラ
ンジスタ12のゲートに接続されている。前記トランジ
スタ21のコレクタは抵抗22を介してベースに接続さ
れている。このトランジスタ21のコレクタはコンデン
サ23を介して前記入力端子1bに接続されている。こ
のコンデンサ23と前記トランジスタ21のコレクタと
の相互間にはダイオード24のカソードが接続され、こ
のダイオード24のアノードは前記帰還巻き線5の他端
に接続されている。さらに、前記コンデンサ23と前記
トランジスタ21のコレクタとの相互間にはツェナーダ
イオード25のカソードが接続されている、このツェナ
ーダイオード25のアノードは抵抗26を介して前記ト
ランジスタ17のベースに接続されている。
【0013】上記構成において動作について説明する。
入力端子1a、1bに電源が供給されると、起動抵抗1
3を介してスイッチングトランジスタ12のゲートにゲ
ート電圧が印加される。このため、スイッチングトラン
ジスタ12がオンとなる。すると、トランス2の一次巻
き線3、スイッチングトランジスタ12を介して抵抗1
4に電流が流れ、その両端に電位差が生じる。この電位
差はダイオード15を経てトランジスタ17のベースに
供給される。ベースの電圧が所定の遷移電圧に達する
と、このトランジスタ17がオンとなり、コレクタに接
続されているダイオード20を介してスイッチングトラ
ンジスタ12のゲート電圧を引き下げ、このスイッチン
グトランジスタ12をオフとする。スイッチングトラン
ジスタ12がオンであったとき、トランス2の一次巻き
線3に流れた電流により、トランス2のコアに磁気エネ
ルギーが蓄積される。この磁気エネルギーはスイッチン
グトランジスタ12がオフし、一次巻き線3に電流が流
れなくなると同時に二次巻き線4にフライバック電圧を
発生する。この電圧はダイオード6、コンデンサ7によ
り整流され、直流出力電力として出力端子8a、8bに
出力される。
入力端子1a、1bに電源が供給されると、起動抵抗1
3を介してスイッチングトランジスタ12のゲートにゲ
ート電圧が印加される。このため、スイッチングトラン
ジスタ12がオンとなる。すると、トランス2の一次巻
き線3、スイッチングトランジスタ12を介して抵抗1
4に電流が流れ、その両端に電位差が生じる。この電位
差はダイオード15を経てトランジスタ17のベースに
供給される。ベースの電圧が所定の遷移電圧に達する
と、このトランジスタ17がオンとなり、コレクタに接
続されているダイオード20を介してスイッチングトラ
ンジスタ12のゲート電圧を引き下げ、このスイッチン
グトランジスタ12をオフとする。スイッチングトラン
ジスタ12がオンであったとき、トランス2の一次巻き
線3に流れた電流により、トランス2のコアに磁気エネ
ルギーが蓄積される。この磁気エネルギーはスイッチン
グトランジスタ12がオフし、一次巻き線3に電流が流
れなくなると同時に二次巻き線4にフライバック電圧を
発生する。この電圧はダイオード6、コンデンサ7によ
り整流され、直流出力電力として出力端子8a、8bに
出力される。
【0014】前記フライバック電圧は、帰還巻き線5に
も発生する。この帰還巻き線5に発生したフライバック
電圧は、抵抗18、コンデンサ19によって、トランジ
スタ17のベースに正帰還される。このトランジスタ1
7は帰還巻き線5に電圧が発生している間、オン状態に
保持される。このため、スイッチングトランジスタ3の
オフ状態も保持される。
も発生する。この帰還巻き線5に発生したフライバック
電圧は、抵抗18、コンデンサ19によって、トランジ
スタ17のベースに正帰還される。このトランジスタ1
7は帰還巻き線5に電圧が発生している間、オン状態に
保持される。このため、スイッチングトランジスタ3の
オフ状態も保持される。
【0015】さらに、前記帰還巻き線5に発生した電圧
は、ダイオード24を介してコンデンサ23に充電され
る。トランス2のコアに蓄積された磁気エネルギーが放
出され、帰還巻き線5の電圧が低下すると、トランジス
タ17がオフとなる。すると、トランジスタ21のベー
スにコンデンサ23より抵抗22を介してベース電流が
供給され、トランジスタ21がオンする。このため、前
記スイッチングトランジスタ12のゲートにトランジス
タ21を介してゲート電圧が印加されるため、このスイ
ッチングトランジスタ12が再びオンとされる。以後、
このような動作が繰り返される。
は、ダイオード24を介してコンデンサ23に充電され
る。トランス2のコアに蓄積された磁気エネルギーが放
出され、帰還巻き線5の電圧が低下すると、トランジス
タ17がオフとなる。すると、トランジスタ21のベー
スにコンデンサ23より抵抗22を介してベース電流が
供給され、トランジスタ21がオンする。このため、前
記スイッチングトランジスタ12のゲートにトランジス
タ21を介してゲート電圧が印加されるため、このスイ
ッチングトランジスタ12が再びオンとされる。以後、
このような動作が繰り返される。
【0016】一方、ツェナーダイオード25と抵抗26
は過電圧検出回路を構成している。前記帰還巻き線5に
発生するフライバック電圧は出力電圧に比例する。この
電圧がツェナーダイオード25に設定された電圧を越
え、ツェナーダイオード25に電流が流れると、トラン
ジスタ17はその間オンする。このため、スイッチング
トランジスタ12のオフ期間が長くなり、出力電圧が設
定電圧に保持される。
は過電圧検出回路を構成している。前記帰還巻き線5に
発生するフライバック電圧は出力電圧に比例する。この
電圧がツェナーダイオード25に設定された電圧を越
え、ツェナーダイオード25に電流が流れると、トラン
ジスタ17はその間オンする。このため、スイッチング
トランジスタ12のオフ期間が長くなり、出力電圧が設
定電圧に保持される。
【0017】上記第1の実施例によれば、スイッチング
トランジスタ12のオンデューティは、抵抗14により
検出された電流値により規定され、オフデューティは帰
還巻き線5のフライバック電圧が供給される抵抗18、
コンデンサ16に応じて制御される。このため、パルス
のオンデューティが数%から90%以上の広い範囲で動
作可能である。しかも、この回路は入力電圧が上昇した
り、負荷が軽くなった場合、フライバック電圧が変化
し、この電圧の変化に応じてトランジスタ17、21の
オン、オフタイミングが変化し、発振周波数が低下す
る。このため、スイッチングトランジスタ12のスイッ
チング回数も低下するため、スイッチング損失が減少す
る。したがって、例えば入力電圧が上昇したり、負荷が
軽くなった場合、電力変換効率が向上する利点を有して
いる。
トランジスタ12のオンデューティは、抵抗14により
検出された電流値により規定され、オフデューティは帰
還巻き線5のフライバック電圧が供給される抵抗18、
コンデンサ16に応じて制御される。このため、パルス
のオンデューティが数%から90%以上の広い範囲で動
作可能である。しかも、この回路は入力電圧が上昇した
り、負荷が軽くなった場合、フライバック電圧が変化
し、この電圧の変化に応じてトランジスタ17、21の
オン、オフタイミングが変化し、発振周波数が低下す
る。このため、スイッチングトランジスタ12のスイッ
チング回数も低下するため、スイッチング損失が減少す
る。したがって、例えば入力電圧が上昇したり、負荷が
軽くなった場合、電力変換効率が向上する利点を有して
いる。
【0018】前記オフデューティは抵抗18、又はコン
デンサ16を単独で使用することによっても設定するこ
とができる。しかし、抵抗18とコンデンサ16を用い
ることにより、極めて周期の長いスイッチング動作を設
定することができる。
デンサ16を単独で使用することによっても設定するこ
とができる。しかし、抵抗18とコンデンサ16を用い
ることにより、極めて周期の長いスイッチング動作を設
定することができる。
【0019】また、発振周波数が一定ではないため、出
力電圧が負荷の大小に応じて変化する。したがって、出
力電圧を広範囲に制御することができる。例えば負荷が
軽くなった場合、それに応じて極めて長い周期で発振さ
せることができる。このため、電子機器の待機時におけ
る出力電圧を十分に低下させることができ、電力消費を
抑えることが可能である。
力電圧が負荷の大小に応じて変化する。したがって、出
力電圧を広範囲に制御することができる。例えば負荷が
軽くなった場合、それに応じて極めて長い周期で発振さ
せることができる。このため、電子機器の待機時におけ
る出力電圧を十分に低下させることができ、電力消費を
抑えることが可能である。
【0020】さらに、ツェナーダイオード25及び抵抗
26からなる過電圧検出回路により、無負荷状態等によ
る出力電圧の異常な上昇を検知すると、過電圧検出回路
により、トランジスタ17のオン期間が長くされる。こ
のため、確実に過電圧から回路を保護できる。しかも、
出力電圧が低下すると、ツェナーダイオード25がオフ
となって、トランジスタ17の制御を停止する。このた
め、過電圧が解消された場合、自動的に復帰できる。
26からなる過電圧検出回路により、無負荷状態等によ
る出力電圧の異常な上昇を検知すると、過電圧検出回路
により、トランジスタ17のオン期間が長くされる。こ
のため、確実に過電圧から回路を保護できる。しかも、
出力電圧が低下すると、ツェナーダイオード25がオフ
となって、トランジスタ17の制御を停止する。このた
め、過電圧が解消された場合、自動的に復帰できる。
【0021】図2(a)は、この実施例の回路を待機モ
ードの4W級の電源に適用した場合における効率特性を
示し、図2(b)はその出力電圧特性を示している。図
2(a)から明らかなように、出力が0.2Wに低下し
ても75%以上の効率を有している。また、4W級の電
源の場合、交流入力電圧が100V以上において約80
乃至84%の効率を有し、交流入力電圧が100Vより
低い80Vに低下した場合においても、約78%程度の
高い効率を得ることができる。
ードの4W級の電源に適用した場合における効率特性を
示し、図2(b)はその出力電圧特性を示している。図
2(a)から明らかなように、出力が0.2Wに低下し
ても75%以上の効率を有している。また、4W級の電
源の場合、交流入力電圧が100V以上において約80
乃至84%の効率を有し、交流入力電圧が100Vより
低い80Vに低下した場合においても、約78%程度の
高い効率を得ることができる。
【0022】また、図2(b)から明らかなように、出
力が4W、1W、0.2Wの何れの場合においても、交
流入力電圧が80Vから260Vの広い範囲で出力電圧
を12V一定に保持することができ、安定な動作が可能
である。
力が4W、1W、0.2Wの何れの場合においても、交
流入力電圧が80Vから260Vの広い範囲で出力電圧
を12V一定に保持することができ、安定な動作が可能
である。
【0023】図3(a)は、この実施例の回路を46W
級のACアダプターに適用した場合における効率特性を
示し、図3(b)はその出力電圧特性を示している。図
3(a)から明らかなように、出力が46W、16W、
4Wの何れの場合も75%以上の効率を有している。特
に、46Wの出力の場合、交流入力電圧が100V以上
において約88%以上の高い効率を得ることができる。
級のACアダプターに適用した場合における効率特性を
示し、図3(b)はその出力電圧特性を示している。図
3(a)から明らかなように、出力が46W、16W、
4Wの何れの場合も75%以上の効率を有している。特
に、46Wの出力の場合、交流入力電圧が100V以上
において約88%以上の高い効率を得ることができる。
【0024】また、図3(b)から明らかなように、出
力が46W、16W、4Wの何れの場合においても、交
流入力電圧が80Vから260Vの広い範囲で出力電圧
を16V一定に保持することができ、安定な動作が可能
である。
力が46W、16W、4Wの何れの場合においても、交
流入力電圧が80Vから260Vの広い範囲で出力電圧
を16V一定に保持することができ、安定な動作が可能
である。
【0025】図4、図5は第1の実施例の変形例を示す
ものであり、図1の要部を取り出して示している。図
4、図5において、図1と同一部分には同一符号を付し
異なる部分についてのみ説明する。
ものであり、図1の要部を取り出して示している。図
4、図5において、図1と同一部分には同一符号を付し
異なる部分についてのみ説明する。
【0026】図4において、スイッチングトランジスタ
12と電流検出用の抵抗14との接続ノードには抵抗4
1の一端が接続され、この抵抗41の他端は前記ダイオ
ード15を介してトランジスタ17のベースに接続され
ている。さらに、抵抗41とダイオード15の接続ノー
ドと前記コンデンサ23の他端との間には抵抗42が接
続され、抵抗43とツェナーダイオード44の直列回路
が抵抗42に並列に接続されている。前記抵抗41、4
2はレベルシフト回路を構成し、抵抗14の抵抗値を低
下させることにより、抵抗14による電力損失の低減を
図っている。また、抵抗43とツェナーダイオード44
は電圧検出回路を構成している。この電圧検出回路は前
記レベルシフト回路のシフト量を制御し、パルス幅を制
御することにより、出力電圧を制御可能としている。
12と電流検出用の抵抗14との接続ノードには抵抗4
1の一端が接続され、この抵抗41の他端は前記ダイオ
ード15を介してトランジスタ17のベースに接続され
ている。さらに、抵抗41とダイオード15の接続ノー
ドと前記コンデンサ23の他端との間には抵抗42が接
続され、抵抗43とツェナーダイオード44の直列回路
が抵抗42に並列に接続されている。前記抵抗41、4
2はレベルシフト回路を構成し、抵抗14の抵抗値を低
下させることにより、抵抗14による電力損失の低減を
図っている。また、抵抗43とツェナーダイオード44
は電圧検出回路を構成している。この電圧検出回路は前
記レベルシフト回路のシフト量を制御し、パルス幅を制
御することにより、出力電圧を制御可能としている。
【0027】図5は、電流増幅回路を構成するトランジ
スタ21のベース・エミッタ間に、PNPトランジスタ
51のベース・エミッタを接続している。このトランジ
スタ51のコレクタはコンデンサ52を介して前記トラ
ンジスタ17のベースに接続されるとともに、抵抗53
を介して前記入力端子1bに接続されている。
スタ21のベース・エミッタ間に、PNPトランジスタ
51のベース・エミッタを接続している。このトランジ
スタ51のコレクタはコンデンサ52を介して前記トラ
ンジスタ17のベースに接続されるとともに、抵抗53
を介して前記入力端子1bに接続されている。
【0028】このような構成によっても、第1の実施例
と同様の効果を得ることができる。しかも、この構成の
場合、コンデンサ52により、トランジスタ17のベー
スに正帰還を掛けている。したがって、スイッチングト
ランジスタ12のゲートに供給される電圧波形に遅れが
生じないため、効率をさらに2%程度向上できる利点を
有している。
と同様の効果を得ることができる。しかも、この構成の
場合、コンデンサ52により、トランジスタ17のベー
スに正帰還を掛けている。したがって、スイッチングト
ランジスタ12のゲートに供給される電圧波形に遅れが
生じないため、効率をさらに2%程度向上できる利点を
有している。
【0029】さらに第1の実施例においては、帰還巻き
線5に発生した電圧により、出力電圧を制御する場合に
ついて説明したが、出力回路に電圧検出回路を設け、こ
の電圧検出回路により検出した電圧をホトカプラ等によ
りトランスの一次側の回路に伝えることにより、高精度
の電圧制御が可能となる。
線5に発生した電圧により、出力電圧を制御する場合に
ついて説明したが、出力回路に電圧検出回路を設け、こ
の電圧検出回路により検出した電圧をホトカプラ等によ
りトランスの一次側の回路に伝えることにより、高精度
の電圧制御が可能となる。
【0030】また、帰還巻き線5の極性を反転し、この
帰還巻き線5に発生した電圧をコンデンサを介して前記
トランジスタ17のコレクタに供給しても上記と同様に
動作させることができる。しかも、図1に示す回路は、
出力端が短絡するような状況では帰還巻き線5にフライ
バック電圧が発生しないため、動作を継続することがで
きない。しかし、帰還巻き線5の極性を逆にすると、出
力端が短絡状態でも帰還電圧が発生する。このため、動
作を継続することが可能となる。
帰還巻き線5に発生した電圧をコンデンサを介して前記
トランジスタ17のコレクタに供給しても上記と同様に
動作させることができる。しかも、図1に示す回路は、
出力端が短絡するような状況では帰還巻き線5にフライ
バック電圧が発生しないため、動作を継続することがで
きない。しかし、帰還巻き線5の極性を逆にすると、出
力端が短絡状態でも帰還電圧が発生する。このため、動
作を継続することが可能となる。
【0031】さらに、前記電流検出手段としては、抵抗
14を用いたが抵抗に限定されるものではなく、カレン
トトランス、スイッチング素子のオン抵抗や電流検出用
の周知のインテリジェントMOSFETを使用すること
も可能である。前記カレントトランスを使用する場合、
前記スイッチングトランジスタ12のソースをカレント
トランスの例えば中間タップに接続し、このカレントト
ランスの一端から出力される電流を抵抗により所要の電
圧に変換して用いればよい。また、前記スイッチング素
子のオン抵抗を使用する場合、スイッチングトランジス
タ12より、電流容量が小さく十分な耐圧を有するMO
Sトランジスタのゲート、ドレインをスイッチングトラ
ンジスタ12のゲート、ドレインに接続し、このMOS
トランジスタのソースから出力される電流を抵抗により
所要の電圧に変換して用いればよい。このような電流検
出手段を用いれば、抵抗14に比べて電力損失を低減で
きる。
14を用いたが抵抗に限定されるものではなく、カレン
トトランス、スイッチング素子のオン抵抗や電流検出用
の周知のインテリジェントMOSFETを使用すること
も可能である。前記カレントトランスを使用する場合、
前記スイッチングトランジスタ12のソースをカレント
トランスの例えば中間タップに接続し、このカレントト
ランスの一端から出力される電流を抵抗により所要の電
圧に変換して用いればよい。また、前記スイッチング素
子のオン抵抗を使用する場合、スイッチングトランジス
タ12より、電流容量が小さく十分な耐圧を有するMO
Sトランジスタのゲート、ドレインをスイッチングトラ
ンジスタ12のゲート、ドレインに接続し、このMOS
トランジスタのソースから出力される電流を抵抗により
所要の電圧に変換して用いればよい。このような電流検
出手段を用いれば、抵抗14に比べて電力損失を低減で
きる。
【0032】次に、この発明の第2の実施例について、
図6を参照して説明する。第2の実施例は、上記回路を
既存の集積回路を用いて構成している。従来のスイッチ
ング方式の電圧変換装置において、出力電圧の制御は、
パルス幅(PWM)制御が主として用いられ、このパル
ス幅制御の一部に周波数(FM)制御が用いられてい
た。しかし、パルス幅制御、又は周波数制御単独では、
入力電圧の変動、及び負荷の変動による広範囲な動作条
件を満足することが困難であった。第2の実施例は、パ
ルス幅制御、又は周波数制御単独では、困難であった広
範囲な動作条件における出力電圧の制御を可能としてい
る。
図6を参照して説明する。第2の実施例は、上記回路を
既存の集積回路を用いて構成している。従来のスイッチ
ング方式の電圧変換装置において、出力電圧の制御は、
パルス幅(PWM)制御が主として用いられ、このパル
ス幅制御の一部に周波数(FM)制御が用いられてい
た。しかし、パルス幅制御、又は周波数制御単独では、
入力電圧の変動、及び負荷の変動による広範囲な動作条
件を満足することが困難であった。第2の実施例は、パ
ルス幅制御、又は周波数制御単独では、困難であった広
範囲な動作条件における出力電圧の制御を可能としてい
る。
【0033】図6において、入力端子1a、1bには直
流電源Eが接続される。入力電源が交流の場合は、入力
端子1a、1bの前に図示せぬ整流回路を接続すればよ
い。入力端子1aにはトランス(電圧変成器)61の一
次巻き線62の一端が接続される。このトランス61は
二次巻き線63、及びトランス61の二次側に設けられ
た帰還巻き線64を有している。前記一次巻き線62の
他端は例えばNチャネルMOSトランジスタからなるス
イッチングトランジスタ65、電流検出用の抵抗66を
介してに入力端子1bに接続されている。
流電源Eが接続される。入力電源が交流の場合は、入力
端子1a、1bの前に図示せぬ整流回路を接続すればよ
い。入力端子1aにはトランス(電圧変成器)61の一
次巻き線62の一端が接続される。このトランス61は
二次巻き線63、及びトランス61の二次側に設けられ
た帰還巻き線64を有している。前記一次巻き線62の
他端は例えばNチャネルMOSトランジスタからなるス
イッチングトランジスタ65、電流検出用の抵抗66を
介してに入力端子1bに接続されている。
【0034】前記トランス61の二次巻き線63の一端
と他端の相互間には整流用のダイオード67、及び平滑
用のコンデンサ68が接続され、このコンデンサ68の
両端は出力端子8a、8bにそれぞれ接続されている。
これら出力端子8a、8bの相互間にはフォトカプラ6
9を構成する発光ダイオード69aと電圧検出回路(D
T)70が直列接続されている。この電圧検出回路70
は出力電圧を検出し、出力電圧が設定値に達すると発光
ダイオード69aを発光させ、信号を後述するフォトダ
イオード69bに伝える。
と他端の相互間には整流用のダイオード67、及び平滑
用のコンデンサ68が接続され、このコンデンサ68の
両端は出力端子8a、8bにそれぞれ接続されている。
これら出力端子8a、8bの相互間にはフォトカプラ6
9を構成する発光ダイオード69aと電圧検出回路(D
T)70が直列接続されている。この電圧検出回路70
は出力電圧を検出し、出力電圧が設定値に達すると発光
ダイオード69aを発光させ、信号を後述するフォトダ
イオード69bに伝える。
【0035】さらに、出力端子8a、8bの相互間には
スナバ回路を構成するダイオード70、71の直列回路
及び、ダイオード73、74の直列回路が接続されてい
る。前記ダイオード70、71の接続ノードと一次巻き
線62の他端の相互間にはコンデンサ72が接続され、
ダイオード73、74の接続ノードと二次巻き線63の
一端との相互間にはコンデンサ75が接続されている。
さらに、ダイオード74のアノードと入力端子1bの相
互間にはコンデンサ76が接続されている。トランス6
1はスイッチングトランジスタ65がスイッチング動作
する際に、スパイク電圧やノイズを発生する。従来、こ
れらスパイク電圧やノイズはスナバ回路により吸収し、
熱エネルギーに変換して放出していた。この実施例で
は、これらスパイク電圧やノイズをコンデンサ72、7
5に充電し、ダイオード70、71、73、74で直流
電圧に変換して電力として取り出している。
スナバ回路を構成するダイオード70、71の直列回路
及び、ダイオード73、74の直列回路が接続されてい
る。前記ダイオード70、71の接続ノードと一次巻き
線62の他端の相互間にはコンデンサ72が接続され、
ダイオード73、74の接続ノードと二次巻き線63の
一端との相互間にはコンデンサ75が接続されている。
さらに、ダイオード74のアノードと入力端子1bの相
互間にはコンデンサ76が接続されている。トランス6
1はスイッチングトランジスタ65がスイッチング動作
する際に、スパイク電圧やノイズを発生する。従来、こ
れらスパイク電圧やノイズはスナバ回路により吸収し、
熱エネルギーに変換して放出していた。この実施例で
は、これらスパイク電圧やノイズをコンデンサ72、7
5に充電し、ダイオード70、71、73、74で直流
電圧に変換して電力として取り出している。
【0036】一方、制御回路77は、例えば三角波を発
生する発振回路77a、PWM(パルス幅変調)比較器
77b、PWMラッチ回路77c、電流検出回路77
d、増幅器77e、電圧発生回路77fとにより構成さ
れている。この制御回路77は、例えば三菱電気株式会
社製の電源用集積回路(M51978P,FP)を用い
ることができる。第1の電源端子Vccと入力端子1a
の相互間には起動用の抵抗78が接続されている。この
抵抗78は電源投入時に起動用の電力を制御回路77に
供給する。第1の電源端子Vccとトランス61の帰還
巻き線64の一端との相互間にはダイオード79が接続
されている。このダイオード79のカソードと入力端子
1bの相互間にはコンデンサ80が接続されている。制
御回路77は、起動後、帰還巻き線64に発生した電圧
をダイオード79とコンデンサ80とにより整流して生
成された電圧により動作される。また、制御回路77の
第2の電源端子GNDは前記入力端子1bに接続され、
信号出力端子77gは前記スイッチングトランジスタ6
5のゲートに接続されている。さらに、制御回路77の
信号入力端子77hはスイッチングトランジスタ65と
電流検出用の抵抗66との接続ノードに接続されてい
る。この抵抗66により検出された電流値は電流検出回
路77dに供給される。
生する発振回路77a、PWM(パルス幅変調)比較器
77b、PWMラッチ回路77c、電流検出回路77
d、増幅器77e、電圧発生回路77fとにより構成さ
れている。この制御回路77は、例えば三菱電気株式会
社製の電源用集積回路(M51978P,FP)を用い
ることができる。第1の電源端子Vccと入力端子1a
の相互間には起動用の抵抗78が接続されている。この
抵抗78は電源投入時に起動用の電力を制御回路77に
供給する。第1の電源端子Vccとトランス61の帰還
巻き線64の一端との相互間にはダイオード79が接続
されている。このダイオード79のカソードと入力端子
1bの相互間にはコンデンサ80が接続されている。制
御回路77は、起動後、帰還巻き線64に発生した電圧
をダイオード79とコンデンサ80とにより整流して生
成された電圧により動作される。また、制御回路77の
第2の電源端子GNDは前記入力端子1bに接続され、
信号出力端子77gは前記スイッチングトランジスタ6
5のゲートに接続されている。さらに、制御回路77の
信号入力端子77hはスイッチングトランジスタ65と
電流検出用の抵抗66との接続ノードに接続されてい
る。この抵抗66により検出された電流値は電流検出回
路77dに供給される。
【0037】前記発振回路77aは3つの入力端子77
i、77j、77kを有しており、これら入力端子77
i、77j、77kと前記入力端子1bの相互間には、
抵抗81、82、コンデンサ83がそれぞれ接続されて
いる。これら抵抗81、82、コンデンサ83は発振回
路77aの発振周波数を設定するものであり、抵抗81
はコンデンサ83の放電時間を設定し、パルス信号のオ
フ周期を制御する。抵抗82はコンデンサ83の充電時
間を設定し、パルス信号のオン周期を制御する。
i、77j、77kを有しており、これら入力端子77
i、77j、77kと前記入力端子1bの相互間には、
抵抗81、82、コンデンサ83がそれぞれ接続されて
いる。これら抵抗81、82、コンデンサ83は発振回
路77aの発振周波数を設定するものであり、抵抗81
はコンデンサ83の放電時間を設定し、パルス信号のオ
フ周期を制御する。抵抗82はコンデンサ83の充電時
間を設定し、パルス信号のオン周期を制御する。
【0038】前記フォトカプラの受光部を構成するフォ
トダイオード69bは入力端子77iと前記電圧発生回
路77fが接続される出力端子77lの相互間に接続さ
れている。このフォトダイオード69bは、電圧発生回
路77fから供給される電圧によりバイアスされ、前記
発光ダイオード69aからの光を受け、受光信号強度に
応じた電流を発生する。この発生された電流は抵抗81
に供給される。この電流はコンデンサ83の放電時間を
伸延する。このため、フォトダイオード69bの出力電
流によりパルス信号のオフデューティを広げ、出力端子
8a、8bから出力される出力電圧を下げる作用をす
る。
トダイオード69bは入力端子77iと前記電圧発生回
路77fが接続される出力端子77lの相互間に接続さ
れている。このフォトダイオード69bは、電圧発生回
路77fから供給される電圧によりバイアスされ、前記
発光ダイオード69aからの光を受け、受光信号強度に
応じた電流を発生する。この発生された電流は抵抗81
に供給される。この電流はコンデンサ83の放電時間を
伸延する。このため、フォトダイオード69bの出力電
流によりパルス信号のオフデューティを広げ、出力端子
8a、8bから出力される出力電圧を下げる作用をす
る。
【0039】前記発振回路77aの出力端はPWM比較
器77bの一方入力端に接続されている。このPWM比
較器77bの他方入力端には基準電圧Vrefが供給さ
れている。このPWM比較器77bは基準電圧Vref
と発振回路77aから供給される三角波信号とを比較
し、矩形波からなるパルス信号を出力する。このPWM
比較器77bの出力信号はPWMラッチ回路77cに供
給され、ラッチされる。このPWMラッチ回路77cは
電流検出回路77dに接続されている。この電流検出回
路77dは基準値を有し、前記抵抗66により検出され
たスイッチングトランジスタ65に流れる電流がこの基
準値に達するとリセット信号を発生する。このリセット
信号は前記PWMラッチ回路77cに供給される。PW
Mラッチ回路77cは電流検出回路77dから出力され
るリセット信号に応じてリセットされる。このPWMラ
ッチ回路77cにラッチされた信号は増幅器77eを介
してスイッチングトランジスタ65のゲートに供給され
る。
器77bの一方入力端に接続されている。このPWM比
較器77bの他方入力端には基準電圧Vrefが供給さ
れている。このPWM比較器77bは基準電圧Vref
と発振回路77aから供給される三角波信号とを比較
し、矩形波からなるパルス信号を出力する。このPWM
比較器77bの出力信号はPWMラッチ回路77cに供
給され、ラッチされる。このPWMラッチ回路77cは
電流検出回路77dに接続されている。この電流検出回
路77dは基準値を有し、前記抵抗66により検出され
たスイッチングトランジスタ65に流れる電流がこの基
準値に達するとリセット信号を発生する。このリセット
信号は前記PWMラッチ回路77cに供給される。PW
Mラッチ回路77cは電流検出回路77dから出力され
るリセット信号に応じてリセットされる。このPWMラ
ッチ回路77cにラッチされた信号は増幅器77eを介
してスイッチングトランジスタ65のゲートに供給され
る。
【0040】上記構成において、制御回路77が起動さ
れ、スイッチングトランジスタ65が信号出力端子77
gから出力される信号によりオンとされると、トランス
61の一次巻き線62、及び抵抗66に電流が流れる。
この電流はほぼ台形状の信号である。抵抗66の電位差
が電流検出回路77dに設定された基準値に達すると、
電流検出回路77dはリセット信号を出力する。PWM
ラッチ回路77cはこのリセット信号に応じて、ラッチ
していた信号をリセットする。このため、増幅器77e
の出力信号はローレベルとなり、スイッチングトランジ
スタ65はオフとなる。この結果、一次巻き線62及び
二次巻き線63にフライバック電圧が発生する。この二
次巻き線63に発生した電圧は整流され、出力電圧とし
て出力端子8a、8bに出力される。
れ、スイッチングトランジスタ65が信号出力端子77
gから出力される信号によりオンとされると、トランス
61の一次巻き線62、及び抵抗66に電流が流れる。
この電流はほぼ台形状の信号である。抵抗66の電位差
が電流検出回路77dに設定された基準値に達すると、
電流検出回路77dはリセット信号を出力する。PWM
ラッチ回路77cはこのリセット信号に応じて、ラッチ
していた信号をリセットする。このため、増幅器77e
の出力信号はローレベルとなり、スイッチングトランジ
スタ65はオフとなる。この結果、一次巻き線62及び
二次巻き線63にフライバック電圧が発生する。この二
次巻き線63に発生した電圧は整流され、出力電圧とし
て出力端子8a、8bに出力される。
【0041】上記第2の実施例によれば、スイッチング
トランジスタ65に流れる電流を抵抗66により検出
し、この電流により電流検出回路77dがPWMラッチ
回路77cを制御し、スイッチングトランジスタ65を
制御している。このため、スイッチングトランジスタ6
5に流れる電流のピークが一定値を超えないようにスイ
ッチングトランジスタ65のオンデューティを制御でき
る。したがって、入力電圧の変動に対して出力電圧を安
定化できる。
トランジスタ65に流れる電流を抵抗66により検出
し、この電流により電流検出回路77dがPWMラッチ
回路77cを制御し、スイッチングトランジスタ65を
制御している。このため、スイッチングトランジスタ6
5に流れる電流のピークが一定値を超えないようにスイ
ッチングトランジスタ65のオンデューティを制御でき
る。したがって、入力電圧の変動に対して出力電圧を安
定化できる。
【0042】さらに、出力端子8a、8bの相互間に設
けた電圧検出回路70およびフォトカプラ69を介して
三角波発振回路77aの発振周波数を制御することによ
り、スイッチングトランジスタ65のオフデューティを
制御している。したがって、負荷変動に応じて出力電圧
を安定化できる。
けた電圧検出回路70およびフォトカプラ69を介して
三角波発振回路77aの発振周波数を制御することによ
り、スイッチングトランジスタ65のオフデューティを
制御している。したがって、負荷変動に応じて出力電圧
を安定化できる。
【0043】このように、上記第2の実施例によれば、
従来パルス幅制御、又は周波数制御単独では困難であっ
た広範囲にわたる入力電圧の変動及び負荷変動に対する
出力電圧の制御が可能となる。
従来パルス幅制御、又は周波数制御単独では困難であっ
た広範囲にわたる入力電圧の変動及び負荷変動に対する
出力電圧の制御が可能となる。
【0044】しかも、トランス61の二次側にダイオー
ド70、71、73、74及びコンデンサ72、75を
設け、スパイク電圧やノイズをコンデンサ72、75に
充電し、ダイオード70、71、73、74で直流電圧
に変換して電力として取り出している。したがって、変
換効率を一層向上できる。
ド70、71、73、74及びコンデンサ72、75を
設け、スパイク電圧やノイズをコンデンサ72、75に
充電し、ダイオード70、71、73、74で直流電圧
に変換して電力として取り出している。したがって、変
換効率を一層向上できる。
【0045】また、ダイオード70、71を用いること
により、スパイク電圧やノイズ以外の通常のスイッチン
グエネルギーもトランスを経ることなく出力回路に伝え
られるため、同一出力を得るために従来より容量の小さ
なトランスを使用することが可能である。
により、スパイク電圧やノイズ以外の通常のスイッチン
グエネルギーもトランスを経ることなく出力回路に伝え
られるため、同一出力を得るために従来より容量の小さ
なトランスを使用することが可能である。
【0046】尚、電力伝達の一方の通路はコンデンサ7
6によって形成されている。このコンデンサ76は通常
用いられるEMI防止用のコンデンサがその役割を担う
ことができる。
6によって形成されている。このコンデンサ76は通常
用いられるEMI防止用のコンデンサがその役割を担う
ことができる。
【0047】図7は、第2の実施例を変形した本発明の
第3の実施例を示すものである。図7において図6と同
一部分については同一符号を付している。また、その他
の回路構成は図6と同様であるため省略している。
第3の実施例を示すものである。図7において図6と同
一部分については同一符号を付している。また、その他
の回路構成は図6と同様であるため省略している。
【0048】図7において、スイッチングトランジスタ
(以下、第1のスイッチングトランジスタと称す)65
のソースはトランス61の一次巻き線62の中間タップ
に接続されている。この第1のスイッチングトランジス
タ65のドレインには電流検出用の抵抗66が接続さ
れ、ゲートは遅延回路(DL)84を介して制御回路7
7の信号出力端子に接続されている。前記トランス61
の一次巻き線62の他端には、ダイオード85を介し
て、例えばMOSトランジスタからなる第2のスイッチ
ングトランジスタ86のソースが接続されている。この
第2のスイッチングトランジスタ86のドレインは入力
端子1bに接続され、ゲートは前記制御回路77の信号
出力端子に接続されている。
(以下、第1のスイッチングトランジスタと称す)65
のソースはトランス61の一次巻き線62の中間タップ
に接続されている。この第1のスイッチングトランジス
タ65のドレインには電流検出用の抵抗66が接続さ
れ、ゲートは遅延回路(DL)84を介して制御回路7
7の信号出力端子に接続されている。前記トランス61
の一次巻き線62の他端には、ダイオード85を介し
て、例えばMOSトランジスタからなる第2のスイッチ
ングトランジスタ86のソースが接続されている。この
第2のスイッチングトランジスタ86のドレインは入力
端子1bに接続され、ゲートは前記制御回路77の信号
出力端子に接続されている。
【0049】一次巻き線62の中間タップまでの巻き数
は、第2の実施例と同様である。すなわち、この実施例
において、一次巻き線62の巻き数は中間タップから他
端までの分だけ第2の実施例と比べて多くされている。
は、第2の実施例と同様である。すなわち、この実施例
において、一次巻き線62の巻き数は中間タップから他
端までの分だけ第2の実施例と比べて多くされている。
【0050】前記第2のスイッチングトランジスタ86
は耐電圧が第1のスイッチングトランジスタ65とほぼ
同様であり、電流容量が第1のスイッチングトランジス
タ65と比べて小さなトランジスタである。第2のスイ
ッチングトランジスタ86は制御回路77から出力され
るパルス信号のオンサイクルの初めに第1のスイッチン
グトランジスタ65より先にオンとなり、一次巻き線6
2の終端の電位をゼロ電位に引き下げる機能を有してい
る。この後、第1のスイッチングトランジスタ65は遅
延回路84を介して、第2のスイッチングトランジスタ
86より若干遅れてオンする。
は耐電圧が第1のスイッチングトランジスタ65とほぼ
同様であり、電流容量が第1のスイッチングトランジス
タ65と比べて小さなトランジスタである。第2のスイ
ッチングトランジスタ86は制御回路77から出力され
るパルス信号のオンサイクルの初めに第1のスイッチン
グトランジスタ65より先にオンとなり、一次巻き線6
2の終端の電位をゼロ電位に引き下げる機能を有してい
る。この後、第1のスイッチングトランジスタ65は遅
延回路84を介して、第2のスイッチングトランジスタ
86より若干遅れてオンする。
【0051】スイッチング方式の電圧変換装置におい
て、スイッチング損失の多くは、オンサイクルの初めに
スイッチング素子のドレインに残留する電荷が浪費され
ることによる。スイッチング素子のドレインがゼロ電圧
の時にスイッチングを行うゼロ電圧スイッチングを行う
ことができれば、この損失をほぼ無くすことが可能であ
る。しかし、広い動作条件の全範囲において、ゼロ電圧
スイッチングを行うことはかなり困難である。
て、スイッチング損失の多くは、オンサイクルの初めに
スイッチング素子のドレインに残留する電荷が浪費され
ることによる。スイッチング素子のドレインがゼロ電圧
の時にスイッチングを行うゼロ電圧スイッチングを行う
ことができれば、この損失をほぼ無くすことが可能であ
る。しかし、広い動作条件の全範囲において、ゼロ電圧
スイッチングを行うことはかなり困難である。
【0052】しかし、第3の実施例において、電流容量
が小さく、ドレインの静電容量が小さい第2のスイッチ
ングトランジスタ86をオンサイクルの初めにオンさ
せ、一次巻き線62の終端をゼロ電圧に引き下げ、第1
のスイッチングトランジスタ65のドレイン電圧をスイ
ッチング損失が無視できる程度まで下げている。このた
め、ほぼゼロ電圧スイッチングを行うことができ、第1
のスイッチングトランジスタ65のドレインに残留して
いた電荷は一次巻き線62の中間タップと他端までの巻
き線を流れて放電することにより、電力として再生され
る。
が小さく、ドレインの静電容量が小さい第2のスイッチ
ングトランジスタ86をオンサイクルの初めにオンさ
せ、一次巻き線62の終端をゼロ電圧に引き下げ、第1
のスイッチングトランジスタ65のドレイン電圧をスイ
ッチング損失が無視できる程度まで下げている。このた
め、ほぼゼロ電圧スイッチングを行うことができ、第1
のスイッチングトランジスタ65のドレインに残留して
いた電荷は一次巻き線62の中間タップと他端までの巻
き線を流れて放電することにより、電力として再生され
る。
【0053】また、第2のスイッチングトランジスタ8
6のドレインの静電容量が極めて小さいため、オンサイ
クルに移行する時に発生するスイッチング損失も無視で
きる程度に小さい。したがって、総合的な電力損失及び
ノイズの発生を大きく低減することができる。
6のドレインの静電容量が極めて小さいため、オンサイ
クルに移行する時に発生するスイッチング損失も無視で
きる程度に小さい。したがって、総合的な電力損失及び
ノイズの発生を大きく低減することができる。
【0054】上記第3の実施例では、第1のスイッチン
グトランジスタ65が一次巻き線62の中間タップに接
続された場合について説明した。しかし、第1、及び第
2のスイッチングトランジスタ65、86をそれぞれ適
当な巻き数の独立した巻き線に接続しても第3の実施例
と同様の効果を得ることができる。その他、電気的、磁
気的に第3の実施例と等価な巻き線構造を使用すること
が可能である。
グトランジスタ65が一次巻き線62の中間タップに接
続された場合について説明した。しかし、第1、及び第
2のスイッチングトランジスタ65、86をそれぞれ適
当な巻き数の独立した巻き線に接続しても第3の実施例
と同様の効果を得ることができる。その他、電気的、磁
気的に第3の実施例と等価な巻き線構造を使用すること
が可能である。
【0055】図8は、第2の実施例を変形した本発明の
第4の実施例を示すものである。図8は、図6と同様の
構成の回路を2つ直列接続した構成である。すなわち、
電圧変換回路が1つの場合、トランス61の二次巻き線
63に発生する出力パルスを整流するために、コンデン
サ68として大きい容量のコンデンサが必要となる。ま
た、電圧変換回路が1回にスイッチングする電力が大き
くなり、電力損失、ノイズの発生が大きくなる。
第4の実施例を示すものである。図8は、図6と同様の
構成の回路を2つ直列接続した構成である。すなわち、
電圧変換回路が1つの場合、トランス61の二次巻き線
63に発生する出力パルスを整流するために、コンデン
サ68として大きい容量のコンデンサが必要となる。ま
た、電圧変換回路が1回にスイッチングする電力が大き
くなり、電力損失、ノイズの発生が大きくなる。
【0056】第4の実施例はこうした問題を解決するた
め、2つの電圧変換回路を交互に動作させている。図8
において、入力端子1a、1bの相互間に第1の電圧変
換回路91、第2の電圧変換回路92が直列接続されて
いる。第1の電圧変換回路91において、図6と同一部
分については同一符号に添え字aを付し、第2の電圧変
換回路92において、図6と同一部分については同一符
号に添え字bを付している。また、その他の回路構成は
図6と同様であるため省略している。入力端子1a、1
bの相互間には、コンデンサ91a、92aが直列接続
されている。第1の電圧変換回路91の電流検出用の抵
抗66aの他端は、コンデンサ91a、92aの接続ノ
ードに接続されるとともに、第2の電圧変換回路92の
一次巻き線62bの一端に接続されている。第1の電圧
変換回路91の二次巻き線63aの一端はダイオード6
7aを介して出力端子8aに接続され、第2の電圧変換
回路92の二次巻き線63bの一端はダイオード67b
を介して出力端子8aに接続されている。第1の電圧変
換回路91の二次巻き線63aの他端、及び第2の電圧
変換回路92の二次巻き線63bの他端は出力端子8b
に接続されている。出力端8a、8bの相互間にはコン
デンサ68が接続されている。
め、2つの電圧変換回路を交互に動作させている。図8
において、入力端子1a、1bの相互間に第1の電圧変
換回路91、第2の電圧変換回路92が直列接続されて
いる。第1の電圧変換回路91において、図6と同一部
分については同一符号に添え字aを付し、第2の電圧変
換回路92において、図6と同一部分については同一符
号に添え字bを付している。また、その他の回路構成は
図6と同様であるため省略している。入力端子1a、1
bの相互間には、コンデンサ91a、92aが直列接続
されている。第1の電圧変換回路91の電流検出用の抵
抗66aの他端は、コンデンサ91a、92aの接続ノ
ードに接続されるとともに、第2の電圧変換回路92の
一次巻き線62bの一端に接続されている。第1の電圧
変換回路91の二次巻き線63aの一端はダイオード6
7aを介して出力端子8aに接続され、第2の電圧変換
回路92の二次巻き線63bの一端はダイオード67b
を介して出力端子8aに接続されている。第1の電圧変
換回路91の二次巻き線63aの他端、及び第2の電圧
変換回路92の二次巻き線63bの他端は出力端子8b
に接続されている。出力端8a、8bの相互間にはコン
デンサ68が接続されている。
【0057】第2の電圧変換回路92のトランスの二次
側には帰還巻き線93が設けられ、第1の電圧変換回路
91のトランスの二次側には帰還巻き線94が設けられ
ている。これら帰還巻き線93、94は第1、第2の電
圧変換回路91、92を交互に動作させる同期回路を構
成している。前記帰還巻き線93の一端は抵抗66aと
一次巻き線62bの接続ノードに接続され、他端は第1
の電圧変換回路91の制御回路77に接続されている。
前記帰還巻き線94の一端は入力端1bに接続され、他
端は第2の電圧変換回路92の制御回路77に接続され
ている。各制御回路77における接続位置は、例えば発
振回路77aの発振動作を開始、停止制御できる端子で
ある。これら帰還巻き線93、94は第1、第2の電圧
変換回路91、92を同期して制御する。すなわち、帰
還巻き線93の出力信号により、第2の電圧変換回路9
2が動作している間、第1の電圧変換回路91が停止さ
れ、帰還巻き線94の出力信号により、第1の電圧変換
回路91が動作している間、第2の電圧変換回路92が
停止される。
側には帰還巻き線93が設けられ、第1の電圧変換回路
91のトランスの二次側には帰還巻き線94が設けられ
ている。これら帰還巻き線93、94は第1、第2の電
圧変換回路91、92を交互に動作させる同期回路を構
成している。前記帰還巻き線93の一端は抵抗66aと
一次巻き線62bの接続ノードに接続され、他端は第1
の電圧変換回路91の制御回路77に接続されている。
前記帰還巻き線94の一端は入力端1bに接続され、他
端は第2の電圧変換回路92の制御回路77に接続され
ている。各制御回路77における接続位置は、例えば発
振回路77aの発振動作を開始、停止制御できる端子で
ある。これら帰還巻き線93、94は第1、第2の電圧
変換回路91、92を同期して制御する。すなわち、帰
還巻き線93の出力信号により、第2の電圧変換回路9
2が動作している間、第1の電圧変換回路91が停止さ
れ、帰還巻き線94の出力信号により、第1の電圧変換
回路91が動作している間、第2の電圧変換回路92が
停止される。
【0058】上記のようにして、2つの電圧変換回路を
交互に動作させることにより、トランス61の二次巻き
線63に発生する出力パルスの電流は1/2となる。こ
のため、第2の実施例と同一の平滑度の直流電圧を得る
ために必要なコンデンサの容量をほぼ1/2とすること
ができる。しかも、各電圧変換回路の1回のスイッチン
グ電力も1/2となり、電力損失及びノイズの発生も大
幅に低減できる利点を有している。
交互に動作させることにより、トランス61の二次巻き
線63に発生する出力パルスの電流は1/2となる。こ
のため、第2の実施例と同一の平滑度の直流電圧を得る
ために必要なコンデンサの容量をほぼ1/2とすること
ができる。しかも、各電圧変換回路の1回のスイッチン
グ電力も1/2となり、電力損失及びノイズの発生も大
幅に低減できる利点を有している。
【0059】図9は、第2の実施例を変形した本発明の
第5の実施例を示すものである。図9は、図6と同様の
構成の回路を2つ並列接続した構成である。すなわち、
図9において、入力端子1a、1bの相互間に第1の電
圧変換回路91、第2の電圧変換回路92が並列接続さ
れている。前記帰還巻き線93の一端と、帰還巻き線9
4の一端は共に前記入力端1bに接続され、各他端は制
御回路77a、77bにそれぞれ接続されている。その
他、図8と同一部分には同一符号を付し、説明は省略す
る。この構成によっても第4の実施例と同様の効果を得
ることができる。
第5の実施例を示すものである。図9は、図6と同様の
構成の回路を2つ並列接続した構成である。すなわち、
図9において、入力端子1a、1bの相互間に第1の電
圧変換回路91、第2の電圧変換回路92が並列接続さ
れている。前記帰還巻き線93の一端と、帰還巻き線9
4の一端は共に前記入力端1bに接続され、各他端は制
御回路77a、77bにそれぞれ接続されている。その
他、図8と同一部分には同一符号を付し、説明は省略す
る。この構成によっても第4の実施例と同様の効果を得
ることができる。
【0060】図10は、本発明の第6の実施例を示すも
のであり、この発明に例えばMOSトランジスタを用い
た同期型整流回路を適用する場合を示している。従来の
同期型整流回路は、例えばトランスの二次側に発生され
る出力パルス信号によりMOSトランジスタのゲートを
直接駆動するか、制御回路から出力されるスイッチング
トランジスタの駆動パルス信号をトランスを介してMO
Sトランジスタのゲートを供給していた。
のであり、この発明に例えばMOSトランジスタを用い
た同期型整流回路を適用する場合を示している。従来の
同期型整流回路は、例えばトランスの二次側に発生され
る出力パルス信号によりMOSトランジスタのゲートを
直接駆動するか、制御回路から出力されるスイッチング
トランジスタの駆動パルス信号をトランスを介してMO
Sトランジスタのゲートを供給していた。
【0061】しかし、出力パルス信号や、トランスを介
して供給される駆動パルス信号によりMOSトランジス
タを駆動する場合、MOSトランジスタの動作に遅れが
生じる。すなわち、出力パルスの後縁で出力パルスの極
性が変わったにもかかわらず、MOSトランジスタがオ
ン状態を保持し続け、貫通電流が流れて電力損失を生じ
たり、出力短絡事故を発生する可能性を有している。そ
こで、この例では、MOSトランジスタの動作遅れを防
止し、MOSトランジスタの貫通電流を防止し得る同期
型整流回路を実現している。
して供給される駆動パルス信号によりMOSトランジス
タを駆動する場合、MOSトランジスタの動作に遅れが
生じる。すなわち、出力パルスの後縁で出力パルスの極
性が変わったにもかかわらず、MOSトランジスタがオ
ン状態を保持し続け、貫通電流が流れて電力損失を生じ
たり、出力短絡事故を発生する可能性を有している。そ
こで、この例では、MOSトランジスタの動作遅れを防
止し、MOSトランジスタの貫通電流を防止し得る同期
型整流回路を実現している。
【0062】図10は、第1の実施例に改良された同期
型整流回路を接続した場合を示しており、図1と同一部
分には同一符号を付している。また、図6に示す第2の
実施例にこの回路を適用することも可能である。
型整流回路を接続した場合を示しており、図1と同一部
分には同一符号を付している。また、図6に示す第2の
実施例にこの回路を適用することも可能である。
【0063】図10に示すように、トランス2の二次巻
き線4には、同期型整流回路131が接続され、二次巻
き線4と同一巻回方向とされた駆動巻き線4aが設けら
れている。同期型整流回路131は、MOSトランジス
タ132と、このMOSトランジスタ132を駆動する
微分回路133とにより構成されている。前記MOSト
ランジスタ132のソースはダイオード6のカソードに
接続され、ドレインはダイオード6のアノードに接続さ
れている。MOSトランジスタ132のドレインと前記
駆動巻き線4aの相互間には微分回路133を構成する
コンデンサ134と抵抗135の直列回路が接続され、
これらコンデンサ134と抵抗135の接続ノードはM
OSトランジスタ132のゲートに接続されている。
き線4には、同期型整流回路131が接続され、二次巻
き線4と同一巻回方向とされた駆動巻き線4aが設けら
れている。同期型整流回路131は、MOSトランジス
タ132と、このMOSトランジスタ132を駆動する
微分回路133とにより構成されている。前記MOSト
ランジスタ132のソースはダイオード6のカソードに
接続され、ドレインはダイオード6のアノードに接続さ
れている。MOSトランジスタ132のドレインと前記
駆動巻き線4aの相互間には微分回路133を構成する
コンデンサ134と抵抗135の直列回路が接続され、
これらコンデンサ134と抵抗135の接続ノードはM
OSトランジスタ132のゲートに接続されている。
【0064】上記構成において、スイッチングトランジ
スタ12がオン、オフ動作を行うとトランス2の一次巻
き線3に断続して電流が流れ、二次巻き線4に電磁誘導
により一次巻き線と同じ周期でパルス電力を発生する。
二次巻き線4に発生した電力は、MOSトランジスタ1
32、ダイオード6、コンデンサ7からなる整流回路に
より直流電力に変換され、出力端子8a、8bに供給さ
れる。
スタ12がオン、オフ動作を行うとトランス2の一次巻
き線3に断続して電流が流れ、二次巻き線4に電磁誘導
により一次巻き線と同じ周期でパルス電力を発生する。
二次巻き線4に発生した電力は、MOSトランジスタ1
32、ダイオード6、コンデンサ7からなる整流回路に
より直流電力に変換され、出力端子8a、8bに供給さ
れる。
【0065】一方、前記駆動巻き線4aに発生したパル
ス電力は微分回路133を介して、MOSトランジスタ
132のゲートに供給される。この場合、MOSトラン
ジスタ132のゲートに供給されるパルス信号のパルス
幅は、駆動巻き線4aに発生するパルス幅とは無関係
に、微分回路133を構成するコンデンサ134の容
量、及び抵抗135の抵抗値によって規定される。この
パルス信号のパルス幅を装置の動作中に出現する出力パ
ルス期間の最短期間に等しいか、それより短く設定す
る。この設定を何れとするかは任意である。微分回路1
33から出力されるパルス信号のパルス幅が出力パルス
期間より短いため、MOSトランジスタ132は出力パ
ルスの極性が変化する前に必ずオフ状態に移行する。ダ
イオード6は、MOSトランジスタの寄生ダイオードに
より代用することも可能であるが、MOSトランジスタ
132がオフ状態に移行した後の整流機能を分担する。
ス電力は微分回路133を介して、MOSトランジスタ
132のゲートに供給される。この場合、MOSトラン
ジスタ132のゲートに供給されるパルス信号のパルス
幅は、駆動巻き線4aに発生するパルス幅とは無関係
に、微分回路133を構成するコンデンサ134の容
量、及び抵抗135の抵抗値によって規定される。この
パルス信号のパルス幅を装置の動作中に出現する出力パ
ルス期間の最短期間に等しいか、それより短く設定す
る。この設定を何れとするかは任意である。微分回路1
33から出力されるパルス信号のパルス幅が出力パルス
期間より短いため、MOSトランジスタ132は出力パ
ルスの極性が変化する前に必ずオフ状態に移行する。ダ
イオード6は、MOSトランジスタの寄生ダイオードに
より代用することも可能であるが、MOSトランジスタ
132がオフ状態に移行した後の整流機能を分担する。
【0066】上記第6の実施例によれば、MOSトラン
ジスタ132のゲートを出力パルスの周期より短い周期
のパルス信号により制御している。したがって、出力パ
ルスの後縁で出力パルスの極性が変わる以前に、MOS
トランジスタがオフとなるため、貫通電流が生じること
を防止でき、電力損失の発生、及び出力短絡事故の発生
を防止できる。
ジスタ132のゲートを出力パルスの周期より短い周期
のパルス信号により制御している。したがって、出力パ
ルスの後縁で出力パルスの極性が変わる以前に、MOS
トランジスタがオフとなるため、貫通電流が生じること
を防止でき、電力損失の発生、及び出力短絡事故の発生
を防止できる。
【0067】尚、上記第6の実施例では、微分回路13
3を用いてパルス信号を発生したが、これに限らず、例
えばワンショットマルチバイブレータを使用してパルス
信号を発生することにより、一層確実な動作を行うこと
ができる。
3を用いてパルス信号を発生したが、これに限らず、例
えばワンショットマルチバイブレータを使用してパルス
信号を発生することにより、一層確実な動作を行うこと
ができる。
【0068】図11は、本発明の第7の実施例を示すも
のである。この実施例は、図10に示す回路をさらに改
良したものであり、図11と同一部分には同一符号を付
す。図11に示す回路は、駆動巻き線4aに発生した電
力に応じて矩形波を発生する矩形波発生回路141を有
している。この矩形波発生回路141は駆動巻き線4a
の両端に抵抗142とコンデンサ143が直列接続さ
れ、これら抵抗142とコンデンサ143の接続ノード
にNPNトランジスタ144のベースが接続されてい
る。このトランジスタ144のエミッタはダイオード6
のアノードに接続され、コレクタはダイオード145の
カソードに接続されるとともにNPNトランジスタ14
6のベースに接続されている。このトランジスタ146
のエミッタはMOSトランジスタ132のゲートに接続
されるとともにダイオード145のアノードに接続さ
れ、コレクタは前記抵抗142と駆動巻き線4aの接続
ノードに接続されている。
のである。この実施例は、図10に示す回路をさらに改
良したものであり、図11と同一部分には同一符号を付
す。図11に示す回路は、駆動巻き線4aに発生した電
力に応じて矩形波を発生する矩形波発生回路141を有
している。この矩形波発生回路141は駆動巻き線4a
の両端に抵抗142とコンデンサ143が直列接続さ
れ、これら抵抗142とコンデンサ143の接続ノード
にNPNトランジスタ144のベースが接続されてい
る。このトランジスタ144のエミッタはダイオード6
のアノードに接続され、コレクタはダイオード145の
カソードに接続されるとともにNPNトランジスタ14
6のベースに接続されている。このトランジスタ146
のエミッタはMOSトランジスタ132のゲートに接続
されるとともにダイオード145のアノードに接続さ
れ、コレクタは前記抵抗142と駆動巻き線4aの接続
ノードに接続されている。
【0069】上記構成において、スイッチングトランジ
スタ12がオン、オフ動作を行うとトランス2の一次巻
き線3に断続して電流が流れ、二次巻き線4に電磁誘導
により一次巻き線と同じ周期でパルス電力を発生する。
二次巻き線4に発生した電力は、MOSトランジスタ1
32、ダイオード6、コンデンサ7からなる整流回路に
より直流電力に変換され、出力端子8a、8bに供給さ
れる。
スタ12がオン、オフ動作を行うとトランス2の一次巻
き線3に断続して電流が流れ、二次巻き線4に電磁誘導
により一次巻き線と同じ周期でパルス電力を発生する。
二次巻き線4に発生した電力は、MOSトランジスタ1
32、ダイオード6、コンデンサ7からなる整流回路に
より直流電力に変換され、出力端子8a、8bに供給さ
れる。
【0070】出力パルスに応じて駆動巻き線4aにパル
スが発生すると、矩形波発生回路141により矩形状の
パルス信号が発生される。すなわち、駆動巻き線4aの
パルスに応じてコンデンサ143が充電され、この充電
電圧に応じてトランジスタ144が導通する。これに伴
い、ダイオード145が導通し、MOSトランジスタ1
32のゲートの電荷を引き抜く、このため、MOSトラ
ンジスタ132がオフする。抵抗142とコンデンサ1
43とにより、トランジスタ144のオンするタイミン
グを出力パルスの極性が変化するタイミングより短く設
定することにより、MOSトランジスタ132に貫通電
流が発生するこを防止できる。
スが発生すると、矩形波発生回路141により矩形状の
パルス信号が発生される。すなわち、駆動巻き線4aの
パルスに応じてコンデンサ143が充電され、この充電
電圧に応じてトランジスタ144が導通する。これに伴
い、ダイオード145が導通し、MOSトランジスタ1
32のゲートの電荷を引き抜く、このため、MOSトラ
ンジスタ132がオフする。抵抗142とコンデンサ1
43とにより、トランジスタ144のオンするタイミン
グを出力パルスの極性が変化するタイミングより短く設
定することにより、MOSトランジスタ132に貫通電
流が発生するこを防止できる。
【0071】上記第7の実施例によれば、矩形波発生回
路141により、駆動巻き線4aのパルスに応じて矩形
状のパルス信号を発生することができる。このため、M
OSトランジスタ132を瞬時、且つ確実にオフ状態と
することができる。
路141により、駆動巻き線4aのパルスに応じて矩形
状のパルス信号を発生することができる。このため、M
OSトランジスタ132を瞬時、且つ確実にオフ状態と
することができる。
【0072】ところで、この種の電圧変換装置が適用さ
れるACアダプターは、その回路を構成する部品がモー
ルド成型されたハウジングに収容されている。しかし、
近年、ACアダプターの出力は増大する傾向が顕著であ
り、電力損失に伴う発熱量も増大する傾向を有してい
る。このため、回路部品から発生された熱を効率良く放
熱することができ、ACアダプター内部の温度を適正に
保持することが可能なハウジングが望まれている。
れるACアダプターは、その回路を構成する部品がモー
ルド成型されたハウジングに収容されている。しかし、
近年、ACアダプターの出力は増大する傾向が顕著であ
り、電力損失に伴う発熱量も増大する傾向を有してい
る。このため、回路部品から発生された熱を効率良く放
熱することができ、ACアダプター内部の温度を適正に
保持することが可能なハウジングが望まれている。
【0073】図12、図13は、本発明の第8の実施例
を示すものであり、本発明の電圧変換装置が適用される
ACアダプターの外観を示している。図12、図13に
おいて、ハウジング101は金属構造体102、10
3、枠状のモールド構造体104により構成されてい
る。金属構造体102、103は例えばアルミニウムか
らなる金属板105の表面に直接印刷配線基板106が
接着された構成とされている。例えば前記印刷配線基板
106の表面には前記電圧変換装置を構成するトランス
61や、スイッチングトランジスタ65、抵抗66等が
配設されている。回路部品の配置はこれに限定されるも
のではなく、金属構造体102、103の両方の印刷配
線基板にそれぞれ回路部品を配設し、これら印刷配線基
板を例えばフレキシブル配線板により電気的に接続して
もよい。これら金属構造体102、103はモールド構
造体104に取着される。金属構造体102、103と
モールド構造体104との取着方法は、例えば接着剤を
用いた接着、例えば超音波を用いた圧着、例えばネジ止
め等を用いることができる。
を示すものであり、本発明の電圧変換装置が適用される
ACアダプターの外観を示している。図12、図13に
おいて、ハウジング101は金属構造体102、10
3、枠状のモールド構造体104により構成されてい
る。金属構造体102、103は例えばアルミニウムか
らなる金属板105の表面に直接印刷配線基板106が
接着された構成とされている。例えば前記印刷配線基板
106の表面には前記電圧変換装置を構成するトランス
61や、スイッチングトランジスタ65、抵抗66等が
配設されている。回路部品の配置はこれに限定されるも
のではなく、金属構造体102、103の両方の印刷配
線基板にそれぞれ回路部品を配設し、これら印刷配線基
板を例えばフレキシブル配線板により電気的に接続して
もよい。これら金属構造体102、103はモールド構
造体104に取着される。金属構造体102、103と
モールド構造体104との取着方法は、例えば接着剤を
用いた接着、例えば超音波を用いた圧着、例えばネジ止
め等を用いることができる。
【0074】モールド構造体104の対向する一対の側
面には開口104aがそれぞれ設けられ、これら開口1
04aに図示せぬケーブルがそれぞれ挿通される。これ
らケーブルの一端は例えば前記入力端子1a、1b、出
力端子8a、8bにそれぞれ接続される。図13に示す
ように、金属構造体102、103、枠状のモールド構
造体104は、一体的に絶縁製の皮膜、例えばフィルム
107によって覆われる。このフィルム107は、例え
ばポリイミド、ポリエステル、エポキシ樹脂等各種安全
規格に適合した材質を用いることができる。この種のフ
ィルム107の膜厚は例えば50μm程度とすることが
できる。また、このフィルム107はハウジング全体に
設ける必要はなく、金属部分を覆う構成としてもよい。
さらに、絶縁製の皮膜はフィルムに限定されるものでは
なく、絶縁性の樹脂や、塗料等を用いることも可能であ
る。
面には開口104aがそれぞれ設けられ、これら開口1
04aに図示せぬケーブルがそれぞれ挿通される。これ
らケーブルの一端は例えば前記入力端子1a、1b、出
力端子8a、8bにそれぞれ接続される。図13に示す
ように、金属構造体102、103、枠状のモールド構
造体104は、一体的に絶縁製の皮膜、例えばフィルム
107によって覆われる。このフィルム107は、例え
ばポリイミド、ポリエステル、エポキシ樹脂等各種安全
規格に適合した材質を用いることができる。この種のフ
ィルム107の膜厚は例えば50μm程度とすることが
できる。また、このフィルム107はハウジング全体に
設ける必要はなく、金属部分を覆う構成としてもよい。
さらに、絶縁製の皮膜はフィルムに限定されるものでは
なく、絶縁性の樹脂や、塗料等を用いることも可能であ
る。
【0075】上記第8の実施例によれば、金属板105
の表面に直接印刷配線基板106が設けられた金属構造
体102、103の前記印刷配線基板106に回路部品
を配設し、これら金属構造体102、103を絶縁製の
フィルム107により覆っている。このため、金属板1
05をヒートシンクとすることができ、しかも、フィル
ム107は、膜厚を薄くすることができるため、良好な
放熱効果を得ることができる。
の表面に直接印刷配線基板106が設けられた金属構造
体102、103の前記印刷配線基板106に回路部品
を配設し、これら金属構造体102、103を絶縁製の
フィルム107により覆っている。このため、金属板1
05をヒートシンクとすることができ、しかも、フィル
ム107は、膜厚を薄くすることができるため、良好な
放熱効果を得ることができる。
【0076】また、ハウジング101の放熱効率が良好
であり、しかも、トランス61を含む回路部品の形状が
小さいため、ハウジング101の容積を例えば120c
cと小型化することができる。
であり、しかも、トランス61を含む回路部品の形状が
小さいため、ハウジング101の容積を例えば120c
cと小型化することができる。
【0077】図14は、本発明の第9の実施例を示すも
のである。この実施例において、ハウジング111は例
えばアルミニウムからなる金属構造体112、113を
有している。これら金属構造体112、113は断面が
コ字形とされ、これら金属構造体112、113を合体
することにより、回路部品を配置するためのスペースが
形成される。これら金属構造体112、113の両端部
に形成された開口部112a、113aは、樹脂により
モールド成型された側壁114、115が取着される。
これら側壁114、115には図示せぬケーブルが挿通
される開口部114a、115aが設けられている。前
記金属構造体112の表面には印刷配線基板116が直
接設けられ、この印刷配線基板116に前記電圧変換装
置を構成するトランス61や、スイッチングトランジス
タ65、抵抗66等の回路部品が配置されている。前記
金属構造体112、113の外周部は、第8の実施例と
同様に、図示せぬ絶縁製のフィルムにより覆われる。第
9の実施例によっても第8の実施例と同様の効果を得る
ことができる。
のである。この実施例において、ハウジング111は例
えばアルミニウムからなる金属構造体112、113を
有している。これら金属構造体112、113は断面が
コ字形とされ、これら金属構造体112、113を合体
することにより、回路部品を配置するためのスペースが
形成される。これら金属構造体112、113の両端部
に形成された開口部112a、113aは、樹脂により
モールド成型された側壁114、115が取着される。
これら側壁114、115には図示せぬケーブルが挿通
される開口部114a、115aが設けられている。前
記金属構造体112の表面には印刷配線基板116が直
接設けられ、この印刷配線基板116に前記電圧変換装
置を構成するトランス61や、スイッチングトランジス
タ65、抵抗66等の回路部品が配置されている。前記
金属構造体112、113の外周部は、第8の実施例と
同様に、図示せぬ絶縁製のフィルムにより覆われる。第
9の実施例によっても第8の実施例と同様の効果を得る
ことができる。
【0078】図15、図16は、本発明の第10の実施
例を示すものである。この実施例において、ハウジング
121は例えばアルミニウムからなる金属構造体122
を有している。この金属構造体122は1枚の金属板を
折曲して、回路部品を配置するためのスペースが形成さ
れる。この金属構造体122の両端部に形成された開口
部122a、122bは、樹脂によりモールド成型され
た側壁123、124が取着されて閉塞される。これら
側壁123、124には図示せぬケーブルが挿通される
開口部123a、124aが設けられている。前記金属
構造体112の表面には印刷配線基板125が直接設け
られ、この印刷配線基板125に前記電圧変換装置を構
成するスイッチングトランジスタ65、抵抗66等の回
路部品が配置されている。ここで、図16に示すよう
に、印刷配線基板125には透口125aが設けられ、
この透口125a内にトランス61が配置され、トラン
ス61の下面は金属構造体122の内面に接している。
さらに、前記金属構造体122の上面部には、開口部1
22cが設けられている。この開口部122cは前記ト
ランス61の上面部を露出する。トランス61の上面部
と前記金属構造体122の上面部はほぼ同一の高さとさ
れている。トランス61の上面部を含む前記金属構造体
122の外周部は、図16に示すように、絶縁製のフィ
ルム126により覆われる。このフィルム126の材質
は第8の実施例と同様である。
例を示すものである。この実施例において、ハウジング
121は例えばアルミニウムからなる金属構造体122
を有している。この金属構造体122は1枚の金属板を
折曲して、回路部品を配置するためのスペースが形成さ
れる。この金属構造体122の両端部に形成された開口
部122a、122bは、樹脂によりモールド成型され
た側壁123、124が取着されて閉塞される。これら
側壁123、124には図示せぬケーブルが挿通される
開口部123a、124aが設けられている。前記金属
構造体112の表面には印刷配線基板125が直接設け
られ、この印刷配線基板125に前記電圧変換装置を構
成するスイッチングトランジスタ65、抵抗66等の回
路部品が配置されている。ここで、図16に示すよう
に、印刷配線基板125には透口125aが設けられ、
この透口125a内にトランス61が配置され、トラン
ス61の下面は金属構造体122の内面に接している。
さらに、前記金属構造体122の上面部には、開口部1
22cが設けられている。この開口部122cは前記ト
ランス61の上面部を露出する。トランス61の上面部
と前記金属構造体122の上面部はほぼ同一の高さとさ
れている。トランス61の上面部を含む前記金属構造体
122の外周部は、図16に示すように、絶縁製のフィ
ルム126により覆われる。このフィルム126の材質
は第8の実施例と同様である。
【0079】上記第10の実施例によっても第8の実施
例と同様の効果を得ることができる。しかも、この実施
例の場合、トランス61の下面を金属構造体122の内
面に接し、上面を金属構造体122の上面部に設けられ
た開口部122cから露出させ、このトランス61の上
面と金属構造体122の外周部を絶縁製のフィルム12
6により覆っている。このため、トランス61から発生
する熱を効率よく放熱できる。なお、この発明は上記各
実施例に限定されるものではなく、発明の要旨を変えな
い範囲で種々変形実施可能なことは勿論である。
例と同様の効果を得ることができる。しかも、この実施
例の場合、トランス61の下面を金属構造体122の内
面に接し、上面を金属構造体122の上面部に設けられ
た開口部122cから露出させ、このトランス61の上
面と金属構造体122の外周部を絶縁製のフィルム12
6により覆っている。このため、トランス61から発生
する熱を効率よく放熱できる。なお、この発明は上記各
実施例に限定されるものではなく、発明の要旨を変えな
い範囲で種々変形実施可能なことは勿論である。
【0080】
【発明の効果】以上、詳述したようにこの発明によれ
ば、電力変換効率が高く、広範囲な条件での動作が可能
な電圧変換装置を提供できる。
ば、電力変換効率が高く、広範囲な条件での動作が可能
な電圧変換装置を提供できる。
【図1】本発明の第1 の実施例を示す回路図。
【図2】図2(a)は、第1の実施例の回路を待機モー
ドの電源に適用した場合における効率特性を示す図、図
2(b)は待機モードの電源の出力電圧特性を示す図。
ドの電源に適用した場合における効率特性を示す図、図
2(b)は待機モードの電源の出力電圧特性を示す図。
【図3】図3(a)は、第1の実施例の回路をACアダ
プターに適用した場合における効率特性を示す図、図3
(b)はACアダプターの出力電圧特性を示す図。
プターに適用した場合における効率特性を示す図、図3
(b)はACアダプターの出力電圧特性を示す図。
【図4】第1の実施例の変形例を示すものであり、図1
の要部を取り出して示す回路図。
の要部を取り出して示す回路図。
【図5】第1の実施例の変形例を示すものであり、図1
の要部を取り出して示す回路図。
の要部を取り出して示す回路図。
【図6】本発明の第2の実施例を示す回路図。
【図7】本発明の第3の実施例を示すものであり、要部
のみを示す回路図。
のみを示す回路図。
【図8】本発明の第4の実施例を示すものであり、要部
のみを示す回路図。
のみを示す回路図。
【図9】本発明の第5の実施例を示すものであり、要部
のみを示す回路図。
のみを示す回路図。
【図10】本発明の第6の実施例を示すものであり、要
部のみを示す回路図。
部のみを示す回路図。
【図11】本発明の第7の実施例を示すものであり、要
部のみを示す回路図。
部のみを示す回路図。
【図12】本発明の第8の実施例を示すものであり、本
発明の電圧変換装置が適用されるACアダプターの外観
を示す分解斜視図。
発明の電圧変換装置が適用されるACアダプターの外観
を示す分解斜視図。
【図13】図12に示す13−13線に沿った断面図。
【図14】本発明の第9の実施例を示すものであり、本
発明の電圧変換装置が適用されるACアダプターの外観
を示す分解斜視図。
発明の電圧変換装置が適用されるACアダプターの外観
を示す分解斜視図。
【図15】本発明の第10の実施例を示すものであり、
本発明の電圧変換装置が適用されるACアダプターの外
観を示す分解斜視図。
本発明の電圧変換装置が適用されるACアダプターの外
観を示す分解斜視図。
【図16】図12に示す16−16線に沿った断面図。
1a、1b…入力端子、 2、61…トランス、 3、62…一次巻き線、 4、63…二次巻き線、 5…帰還巻き線、 6…ダイオード、 7…コンデンサ、 8a、8b…出力端子、 12、65、65a、65b、86、132…スイッチ
ングトランジスタ、 13、78…起動用の抵抗、 14、66、66a、66b…電流検出用の抵抗、 17、21、51、144、164…NPNトランジス
タ、 77…制御回路、 91、92…第1、第2の電圧変換装置、 101、111、121…ハウジング、 102、103、112、113、122…金属構造
体、 104…モールド構造体、 106…印刷配線基板、 107、126…絶縁製のフィルム、 122c…開口部。
ングトランジスタ、 13、78…起動用の抵抗、 14、66、66a、66b…電流検出用の抵抗、 17、21、51、144、164…NPNトランジス
タ、 77…制御回路、 91、92…第1、第2の電圧変換装置、 101、111、121…ハウジング、 102、103、112、113、122…金属構造
体、 104…モールド構造体、 106…印刷配線基板、 107、126…絶縁製のフィルム、 122c…開口部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H02M 3/338 H02M 3/338 A
Claims (9)
- 【請求項1】 一次巻き線、二次巻き線、及び二次側に
設けられた帰還巻き線とを有し、前記一次巻き線の一端
に電源が接続され、前記二次巻き線に整流回路が接続さ
れたトランスと、 前記トランスの一次巻き線に電流通路の一端が接続され
たスイッチング素子と、 前記スイッチング素子の電流通路の他端に接続され、前
記スイッチング素子に流れる電流を検出し、この検出し
た電流に対応した電圧を出力する電流検出手段と、 出力電極が前記スイッチング素子のゲートに接続され、
制御電極に前記電流検出手段の出力電圧が供給され、前
記電流検出手段により検出された電流が所定値となると
導通して前記スイッチング素子を非導通とする第1のト
ランジスタと、 前記第1のトランジスタの制御電極と前記帰還巻き線の
相互間に接続され、前記帰還巻き線に発生された電圧に
応じて前記第1のトランジスタのオン期間を制御する回
路と、 前記帰還巻き線に接続され、前記帰還巻き線に発生され
た電圧を充電するコンデンサと、 制御電極に前記コンデンサの充電電圧が供給され、出力
電極が前記スイッチング素子のゲートに接続され、前記
コンデンサの充電電圧に応じて前記スイッチング素子を
導通させる第2のトランジスタとを具備することを特徴
とする電圧変換装置。 - 【請求項2】 一次巻き線、二次巻き線、及び二次側に
設けられた帰還巻き線とを有し、前記一次巻き線の一端
に電源が接続され、前記二次巻き線に第1の整流回路が
接続されたトランスと、 前記トランスの一次巻き線に電流通路の一端が接続され
た第1のスイッチング素子と、 前記第1のスイッチング素子の電流通路の他端に接続さ
れ、前記第1のスイッチング素子に流れる電流を検出す
る電流検出手段と、 電源端子が前記帰還巻き線に接続され、前記帰還巻き線
に発生された電圧により動作される制御回路であり、こ
の制御回路は所定周期の三角波を発生する発振回路と、 前記発振回路により発生された三角波と基準電圧を比較
し、パルス幅変調された信号を出力する比較器と、 前記比較器の出力信号をラッチし、このラッチした信号
を前記第1のスイッチング素子のゲートに供給するラッ
チ回路と、 前記ラッチ回路に接続され、前記電流検出手段により検
出された電流が所定値となると前記ラッチ回路をリセッ
トする電流検出回路とを有し、 前記整流回路の出力電圧を検出し、検出した出力電圧に
応じた信号を発生する信号発生回路と、 前記発振回路に接続され、前記信号発生回路により発生
された信号に応じて、前記発振回路の発振周波数を制御
する周波数制御回路とを具備することを特徴とする電圧
変換装置。 - 【請求項3】 前記二次巻き線に設けられ、前記一次巻
き線に発生したノイズを整流する第2の整流回路とを具
備することを特徴とする請求項2記載の電圧変換装置。 - 【請求項4】 前記第1のスイッチング素子のゲートに
設けられ、前記ラッチ回路の出力信号を遅延する遅延回
路と、前記一次巻き線の他端に電流通路の一端が接続さ
れ、ゲートに前記ラッチ回路の出力信号が供給され、前
記第1のスイッチング素子より速く導通し、電流容量が
第1のスイッチング素子より小さい第2のスイッチング
素子とを具備することを特徴とする請求項2記載の電圧
変換装置。 - 【請求項5】 電源が供給される第1、第2の入力端子
の相互間に直列に接続された第1、第2の電圧変換回路
を有し、前記第1、第2の電圧変換回路はそれそれ、 一次巻き線、二次巻き線、及び二次側に設けられた帰還
巻き線とを有するトランスと、 前記トランスの一次巻き線に電流通路の一端が接続され
た第1のスイッチング素子と、 前記第1のスイッチング素子の電流通路の他端に接続さ
れ、前記第1のスイッチング素子に流れる電流を検出す
る電流検出手段と、 電源端子が前記帰還巻き線に接続され、前記帰還巻き線
に発生された電圧により動作される制御回路であり、こ
の制御回路は所定周期の三角波を発生する発振回路と、 前記発振回路により発生された三角波と基準電圧を比較
し、パルス幅変調された信号を出力する比較器と、 前記比較器の出力信号をラッチし、このラッチした信号
を前記第1のスイッチング素子のゲートに供給するラッ
チ回路と、 前記ラッチ回路に接続され、前記電流検出手段により検
出された電流が所定値となると前記ラッチ回路をリセッ
トする電流検出回路とを有し、 前記各二次巻き線に接続された整流回路と、 前記第1、第2の電圧変換回路の制御回路に設けられ、
前記第1、第2の電圧変換回路を交互に動作させる同期
回路とを具備することを特徴とする電圧変換装置。 - 【請求項6】 電源が供給される第1、第2の入力端子
の相互間に並列に接続された第1、第2の電圧変換回路
を有し、前記第1、第2の電圧変換回路はそれそれ、 一次巻き線、二次巻き線、及び二次側に設けられた帰還
巻き線とを有するトランスと、 前記トランスの一次巻き線に電流通路の一端が接続され
た第1のスイッチング素子と、 前記第1のスイッチング素子の電流通路の他端に接続さ
れ、前記第1のスイッチング素子に流れる電流を検出す
る電流検出手段と、 電源端子が前記帰還巻き線に接続され、前記帰還巻き線
に発生された電圧により動作される制御回路であり、こ
の制御回路は所定周期の三角波を発生する発振回路と、 前記発振回路により発生された三角波と基準電圧を比較
し、パルス幅変調された信号を出力する比較器と、 前記比較器の出力信号をラッチし、このラッチした信号
を前記第1のスイッチング素子のゲートに供給するラッ
チ回路と、 前記ラッチ回路に接続され、前記電流検出手段により検
出された電流が所定値となると前記ラッチ回路をリセッ
トする電流検出回路とを有し、 前記各二次巻き線に接続された整流回路と、 前記第1、第2の電圧変換回路の制御回路に設けられ、
前記第1、第2の電圧変換回路を交互に動作させる同期
回路とを具備することを特徴とする電圧変換装置。 - 【請求項7】 前記整流回路に並列接続されたMOSト
ランジスタと、 前記二次巻き線の出力パルスに応じて、前記出力パルス
の周期より短い周期のパルス信号を発生し、前記MOS
トランジスタのゲートに供給するパルス信号発生回路と
を具備することを特徴とする請求項1、2、5、6のい
ずれかに記載の電圧変換装置。 - 【請求項8】 電圧変換回路を構成する回路部品が配設
される印刷配線基板と、 この印刷配線基板が直接接触され、ハウジングを構成す
る金属構造体と、 前記金属構造体の外周部を覆う絶縁性の皮膜とを具備す
ることを特徴とする電圧変換装置。 - 【請求項9】 前記金属構造体は電圧変換回路を構成す
るトランスの上面が挿通される開口部を有することを特
徴とする請求項8記載の電圧変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20521298A JPH11356042A (ja) | 1998-04-08 | 1998-07-21 | 電圧変換装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13415998 | 1998-04-08 | ||
JP10-134159 | 1998-04-08 | ||
JP20521298A JPH11356042A (ja) | 1998-04-08 | 1998-07-21 | 電圧変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11356042A true JPH11356042A (ja) | 1999-12-24 |
Family
ID=26468338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20521298A Pending JPH11356042A (ja) | 1998-04-08 | 1998-07-21 | 電圧変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11356042A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002218753A (ja) * | 2001-01-16 | 2002-08-02 | Ohira Denshi Kk | スイッチング電源装置 |
JP2010016938A (ja) * | 2008-07-02 | 2010-01-21 | Koito Mfg Co Ltd | フライバックコンバータ |
JP2011130625A (ja) * | 2009-12-21 | 2011-06-30 | Canon Inc | 電源装置 |
JP2012501623A (ja) * | 2008-09-02 | 2012-01-19 | アナログ ディヴァイスィズ インク | 変圧器に基づく高周波電力変換装置 |
JP2013176237A (ja) * | 2012-02-27 | 2013-09-05 | Nagano Japan Radio Co | Acアダプタおよび電子機器 |
JP2014100062A (ja) * | 2006-10-04 | 2014-05-29 | Power Integrations Inc | 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置 |
JP2016103884A (ja) * | 2014-11-27 | 2016-06-02 | 富士電機株式会社 | スイッチング電源装置 |
JP2016192857A (ja) * | 2015-03-31 | 2016-11-10 | Fdk株式会社 | 同期整流回路 |
-
1998
- 1998-07-21 JP JP20521298A patent/JPH11356042A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002218753A (ja) * | 2001-01-16 | 2002-08-02 | Ohira Denshi Kk | スイッチング電源装置 |
JP4644950B2 (ja) * | 2001-01-16 | 2011-03-09 | 大平電子株式会社 | スイッチング電源装置 |
JP2014100062A (ja) * | 2006-10-04 | 2014-05-29 | Power Integrations Inc | 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置 |
JP2010016938A (ja) * | 2008-07-02 | 2010-01-21 | Koito Mfg Co Ltd | フライバックコンバータ |
JP2012501623A (ja) * | 2008-09-02 | 2012-01-19 | アナログ ディヴァイスィズ インク | 変圧器に基づく高周波電力変換装置 |
JP2011130625A (ja) * | 2009-12-21 | 2011-06-30 | Canon Inc | 電源装置 |
JP2013176237A (ja) * | 2012-02-27 | 2013-09-05 | Nagano Japan Radio Co | Acアダプタおよび電子機器 |
JP2016103884A (ja) * | 2014-11-27 | 2016-06-02 | 富士電機株式会社 | スイッチング電源装置 |
JP2016192857A (ja) * | 2015-03-31 | 2016-11-10 | Fdk株式会社 | 同期整流回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4158054B2 (ja) | スイッチング電源装置 | |
US6775164B2 (en) | Three-terminal, low voltage pulse width modulation controller IC | |
US7075799B2 (en) | Self-driven synchronous rectifier circuit | |
EP0622891B1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US5619403A (en) | Multi-output power supply apparatus | |
US20140043863A1 (en) | Novel control method to reduce switching loss on mosfet | |
EP2421137A1 (en) | Switching power supply unit | |
JP2003523711A (ja) | 2次側のパルス幅変調を有するフライバックコンバータのためのスタートアップ回路 | |
US20200112266A1 (en) | Synchronous rectification controlling device, isolated synchronous-rectification dc-dc converter, gate driving device, isolated dc-dc converter, ac-dc converter, power adapter, and electric appliance | |
JPH11356042A (ja) | 電圧変換装置 | |
JP3653075B2 (ja) | スイッチング電力電送装置 | |
JP3346543B2 (ja) | スイッチング電源装置 | |
US7729136B2 (en) | Isolated DC-DC converter | |
KR100963024B1 (ko) | 플라이백 컨버터용 동기정류기 구동회로 | |
JP3794932B2 (ja) | スイッチング電源装置 | |
JP4231767B2 (ja) | スイッチング電源装置 | |
JP5076997B2 (ja) | 絶縁型dc−dcコンバータ | |
JP2001231258A (ja) | 直流−直流変換装置 | |
JP4210804B2 (ja) | 同期整流型dc−dcコンバータ | |
JP7286295B2 (ja) | ゲートドライブ装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器 | |
JP2006211877A (ja) | スイッチング電源装置 | |
JP4997984B2 (ja) | 同期整流型dc−dcコンバータ。 | |
JP2006129635A (ja) | Dc−dcコンバータ | |
WO2000038305A1 (en) | A synchronous flyback converter | |
JP3518386B2 (ja) | スイッチング電源装置 |