CN110572020B - 控制电路和反激式开关电源系统 - Google Patents

Abstract

本发明实施例提供了一种控制电路和反激式开关电源系统，该控制电路用于控制开关电源系统中的同步整流管的导通，包括：VD端，输入开关电源系统的二次侧绕组电压；Gate端，连接至同步整流管的栅极；以及连接在VD端和Gate端之间的充电电流模块、二极管、第一晶体管、电容和第二晶体管；充电电流模块的一端连接至VD端，另一端连接至二极管的阳极；二极管的阴极连接至第一晶体管的漏极、电容的一端、第二晶体管的栅极；第一晶体管的栅极接收POR，源极接地；电容的另一端接地；第二晶体管的漏极连接至Gate端，源极接地；当POR为低电平时，第二晶体管导通。根据上述技术方案，可以抑制Gate端的尖峰电压，避免同步整流管意外导通。

Description

控制电路和反激式开关电源系统

技术领域

本发明属于集成电路领域，尤其涉及一种控制电路和反激式开关电源系统。

背景技术

随着电源效能标准的不断提高，同步整流控制电路在开关电源系统得到了越来越广泛的应用。相比较传统开关电源系统而言，同步整流控制电路可以有效提升功率密度，提高转换效率，降低温升，同时也在一定程度上增加了电源系统的复杂度。考虑到整个电源系统的成本，同步整流控制电路通常会直接检测变压器二次侧绕组电压以决定同步整流MOS管导通与否。

然而，在同步整流金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)管的Gate-Drain(栅极-漏极)之间存在寄生电容C_gd，在该寄生电容的作用下，二次侧绕组电压会在同步整流MOS管的Gate端处耦合产生尖峰电压。

由于同步整流MOS管的导通阈值电压通常也较小，该尖峰电压通常高于同步整流MOS管的导通阈值电压，因此可能导致同步整流MOS管的误导通现象，从而可能导致整体效率变低，器件损坏等，带来一系列安全问题。

发明内容

本发明实施例提供一种控制电路和反激式开关电源系统，能够在一定程度上抑制Gate端的尖峰电压，避免同步整流管意外导通。

一方面，本发明实施例提供一种控制电路，用于控制反激式开关电源系统中的同步整流管的导通，可以包括：VD端，可以输入反激式开关电源系统的二次侧绕组电压；Gate端，可以连接至同步整流管的栅极；以及连接在VD端和Gate端之间的充电电流模块、二极管、第一晶体管、电容和第二晶体管；其中，充电电流模块的一端可以连接至VD端，另一端可以连接至二极管的阳极；二极管的阴极可以连接至第一晶体管的漏极、电容的一端、第二晶体管的栅极；第一晶体管的栅极可以接收上电复位信号POR，源极接地；电容的另一端接地；第二晶体管的漏极可以连接至Gate端，源极接地；并且其中，当POR为低电平时，第二晶体管导通，从而抑制Gate端的尖峰电压，避免同步整流管意外导通。

根据本发明实施例提供的上述控制电路，当POR为高电平时，第一晶体管导通，并且第二晶体管断开。

根据本发明实施例提供的上述控制电路，充电电流模块可以包括第一电阻和第一钳位二极管，其中，第一电阻的一端可以连接至VD端，另一端可以连接至第一钳位二极管的阴极；第一钳位二极管的阳极接地；第一电阻与第一钳位二极管的公共端可以连接二极管的阳极，并且其中，当POR为低电平时，第一电阻、二极管和电容可以形成整流电路对电容充电，电容上的电压可以驱动第二晶体管导通。

根据本发明实施例提供的上述控制电路，充电电流模块可以包括第一电阻、第一钳位二极管、第二钳位二极管、第三晶体管和第四晶体管，第一电阻的一端可以连接至VD端，另一端可以连接至第一钳位二极管的阴极、第三晶体管的漏极、第四晶体管的栅极；第一钳位二极管的阳极接地；第三晶体管的栅极可以接收POR，源极接地；第四晶体管的漏极可以连接至VD端，源极可以连接至第二钳位二极管的阴极；第二钳位二极管的阳极可以接地；第四晶体管的源极和第二钳位二极管的公共端可以连接至二极管的阳极，并且其中，当POR为低电平时，第四晶体管、二极管和电容可以形成整流电路对电容充电，电容上的电压可以驱动第二晶体管导通。

根据本发明实施例提供的上述控制电路，控制电路还包括驱动器，当POR为高电平时，驱动器的下拉晶体管可以抑制Gate端的尖峰电压。

根据本发明实施例提供的上述控制电路，控制电路可以实现为集成电路芯片。

根据本发明实施例提供的上述控制电路，控制电路可以实现在集成电路芯片中。

另一方面，本发明实施例提供了一种反激式开关电源系统，可以包括：如前述所述的控制电路、同步整流晶体管和二次侧绕组；其中，控制电路的Gate端可以连接至同步整流晶体管的栅极；并且控制电路的VD端可以连接至二次侧绕组。

本发明实施例的控制电路和反激式开关电源系统，能够在一定程度上抑制Gate端的尖峰电压，避免同步整流管意外导通。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例提供的反激式开关电源系统的结构示意图；

图2是本发明实施例的如图1所示的反激式开关电源系统的一次侧Vd1与二次侧VD之间的耦合效应的曲线示意图；

图3是本发明第一实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的结构示意图；

图4是本发明第二实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的部分的结构示意图；

图5是本发明第三实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的部分的结构示意图；

图6是本发明第四实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的部分的结构示意图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

参考图1，图1示出了本发明一个实施例提供的反激式开关电源系统的结构示意图。

作为一个示例，如图1所示，该反激式开关电源系统可以包括原边(即一次侧)芯片U1、一次侧功率开关M1、一次侧二极管D1、一次侧电阻R1、一次侧电阻R2、一次侧电容C1、一次侧绕组、变压器T1、副边(二次侧)绕组、二次侧芯片(即同步整流(SynchronousRectification，SR)芯片)U2、二次侧同步整流管M2、二次侧电容Co和电容C2等。

其中，一次侧绕组的一端、电阻R1的一端和电阻R2的一端可以连接至Vbulk电压(即输入bulk电容电压)，电阻R2的另一端可以经由电容C1连接至二极管D1的阴极，并且二极管D1的阳极可以连接至一次侧绕组的另一端，电阻R1的另一端可以连接至电容C1与二极管D1的公共端(极二极管D1的阴极)，一次侧绕组的另一端和二极管D1的阳极可以连接至晶体管M1的漏极，晶体管M1的栅极可以连接至一次侧芯片U1，并且晶体管M1的源极可以接地。

并且，二次侧绕组的同名端可以连接至二次侧电容Co的一端，二次侧绕组的另一端可以连接至二次侧晶体管M2的漏极和二次侧芯片U2的VD端，并且二次侧晶体管M2的源极可以连接至二次侧电容Co的另一端，二次侧晶体管M2的栅极可以连接至二次侧芯片U2的Gate端，二次侧芯片U2的Vcc端可以经由电容C2连接至地。

在一些实施例中，当变压器一次侧功率开关M1导通时，变压器原边开始储能。同时在变压器的作用下，变压器二次侧绕组电压(即VD端电压)迅速上升，并且在随后的整个开关M1导通期间该VD端电压一直保持处于高电位。随后开关M1断开，使得变压器二次侧开始退磁。并且退磁电流流经同步整流管M2体二极管(body diode)，使得VD端电压下降至-V_diode，其中，V_diode为M2体二极管处的压降。当二次侧芯片U2检测到该负向电压时，便导通二次侧同步整流管M2，从而使得退磁电流不再流经其体二极管以降低损耗。

然而，应该注意的是，当一次侧M1导通时，通过变压器T1耦合到二次侧VD端的信号上升沿具有很高的dv/dt，这可能导致同步整流管M2异常开启，导致变压器T1短路，并带来损耗和可靠性等一系列问题。

具体地，在如图1所示的反激式开关电源系统中，由于二次侧芯片U2自身供电方式的不同，故在一次侧芯片U1开始工作时，二次侧芯片U2可能还处于空闲(idle)状态(即Vo为0电压并且Vcc也为0电压，二次侧芯片U2内部尚无有效控制)，其栅极(Gate)端呈高阻特性。

并且，虽然二次侧芯片U2内可以内置有栅极下拉电阻，但是除非该下拉电阻的阻值非常小，否则其栅极仍呈高阻特性。

为了清楚地说明，参考图2，图2示出了本发明实施例的如图1所示的反激式开关电源系统的一次侧Vd1与二次侧VD之间的耦合效应的曲线示意图。

作为一个示例，在图1所示的反激式开关电源系统中，如图2所示，当一次侧功率开关M1导通时，一次侧Vd1可以瞬间从高电平变为低电平，并且在变压器T1的耦合作用下，二次侧芯片U2的VD端可以瞬间感应出与Vd1相位相反、且峰值为Vo+Vbulk×(Ns/Np)的脉冲信号。其中，Vo表示输出电压，Vbulk表示输入(即一次侧)bulk电容电压，Np表示变压器原边匝数，Ns表示变压器副边匝数。

在一些实施例中，由于在二次侧同步整流管M2的栅极-漏极之间存在寄生电容Cgd，因此在该寄生电容的作用下，二次侧芯片U2的VD端处的开关上升沿可能会在同步整流管M2的栅极端处耦合产生尖峰电压，并且当该寄生电容Cgd越大时，耦合产生的尖峰电压就越高，例如，其峰值有时会达到2～3V。

并且，M2的导通阈值电压可能较低，当M2的导通阈值电压较低时，该尖峰电压可能会大于M2的导通阈值电压，使得M2导通，从而变压器T1原边和副边同时导通，从而导致二次侧芯片U2的Vd端出现很高的尖峰电压，可能使得二次侧芯片U2和同步整流管损坏，带来一系列安全问题。

综上，在二次侧芯片U2处于空闲状态时，需要对二次侧芯片U2的Gate端进行有效控制，以抑制(例如，降低或者消除)由于同步整流管M2的寄生电容Cgd而产生的尖峰电压。

作为一个示例，参考图3，图3示出了本发明第一实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的结构示意图。

如图3所示，该控制电路(即二次侧芯片U2)可以包括SR驱动器、Gate端、电阻Rpd和VD端(未示出)等。其中，SR驱动器中可以包括下拉晶体管(未示出)。

其中，SR驱动器的一端可以连接至电阻Rpd的一端，并且SR驱动器的一端还连接至Gate端，电阻Rpd的另一端可以接地。

在一些实施例中，为了抑制由于同步整流管M2的寄生电容Cgd而产生的尖峰电压，可以在二次侧芯片U2的Gate端处连接下拉电阻(例如，电阻Rpd)，在这种情况下可以在一定程度上抑制尖峰电压。

应该理解的是，当连接的下拉电阻的阻值越小时，对该尖峰的抑制效果就越明显。并且在一些实施例中，对于一些常规同步整流开关电源系统来说，该下拉电阻的阻值通常需要低于10Ohm(欧姆)，这时可以达到较好的尖峰抑制效果。

然而，还应注意的是，当该下拉电阻的阻值较小时，可能对SR驱动器的驱动能力提出较高的要求，并且其负面作用也比较明显，同时会产生较大的损耗。

综上，由于同步整流芯片U2的Gate端处产生尖峰电压的现象仅发生在同步整流芯片U2处于空闲状态期间，并且当同步整流芯片U2正常工作以后可以利用SR驱动器中的下拉晶体管(图3中未示出)对该Gate端处的尖峰电压进行抑制。

因此，当同步整流芯片U2处于空闲状态时，可以利用Gate端处的下拉电阻抑制Gate端处的尖峰电压，随后使得该下拉电阻失效，并且在同步整流芯片U2正常工作之后，可以利用SR驱动器中的下拉晶体管抑制Gate端处的尖峰电压。

通过本发明实施例提供的上述方案，既可以在一定程度上抑制Gate端处的尖峰电压，又可以消除下拉电阻带来的损耗(二次侧芯片U2尚未正常工作)。

然而，应该注意的是，本发明实施例提供的上述方案中的电阻Rpd是不可控的。因此，为了解决上述问题，本发明实施例提供了多种控制电路。下面首先对本发明实施例提供的一种控制电路进行介绍。如图4所示，通过使用具有低导通电阻Rdson的可控下拉开关代替如图3所示的下拉电阻Rpd，下面对其进行详细描述。

参考图4，图4示出了本发明第二实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的部分的结构示意图。应该注意的是，图4仅示出了当控制电路处于空闲状态下对Gate端的耦合尖峰进行抑制的电路结构。并且当控制电路处于工作状态下对Gate端的耦合尖峰进行抑制的电路结构在图4中未示出。

作为一个示例，如图4所示，该控制电路(即，二次侧芯片U2)可以包括VD端、Gate端以及充电电流模块410、二极管D1、第一晶体管M1、电容C1和第二晶体管M2。其中，该VD端可以用于输入该反激式开关电源系统的二次侧绕组电压；Gate端可以连接至同步整流管的栅极(参考图1)；并且充电电流模块110、二极管D1、第一晶体管M1、电容C1和第二晶体管M2可以连接在VD端和Gate端之间。

具体地，充电电流模块410的一端可以连接至VD端，充电电流模块的另一端可以连接至二极管的阳极，二极管的阴极可以连接至第一晶体管M1的漏极、电容C1的一端、第二晶体管M2的栅极，并且第一晶体管M1的栅极可以接收上电复位信号(Power On Reset，POR)，第一晶体管的源极可以接地，电容C1的另一端可以接地，并且第二晶体管M2的漏极可以连接至同步整流芯片U2的Gate端，第二晶体管M2的源极可以接地。

当POR为低电平时，第二晶体管M2导通，从而抑制Gate端的尖峰电压，避免同步整流管意外导通。

应该注意的是，在一些实施例中，该控制电路可以实现在集成电路芯片中。并且在其他实施例中，该控制电路可以实现为集成电路芯片。

作为一个示例，当一次侧芯片U1开始工作时，同步整流芯片U2的VD端处会产生与一次侧芯片U1脉冲宽度调制(Pulse Width Modulation，PWM)Gate时序相对应的信号(参见图2)。由于此时同步整流芯片U2处于空闲状态，则POR为低电平，使得M1断开。当M1断开的情况下，来自充电电流模块410的电流可以流经二极管D1对电容C1进行充电，在电容C1两端产生电压，该电压驱动第二晶体管M2导通，从而抑制Gate端处的尖峰电压，进而避免同步整流晶体管的意外导通。

作为一个示例，当同步整流芯片U2处于上电状态时，则POR转变为高电平，使得M1导通，从而将M2栅极处的电压拉低至低电平，M2在该低电平作用下断开，使得控制电路的如图4所示的部分失效，同步整流芯片U2进入正常工作状态。

此外，当同步整流芯片U2处于正常工作状态时，可以利用控制电路的SR驱动器中的下拉晶体管(图4未示出)对该Gate端处的尖峰电压进行抑制。

作为一个示例，参考图5，图5示出了本发明第三实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的部分的结构示意图。应该注意的是，同理，图5也仅示出了当控制电路处于空闲状态下对Gate端的耦合尖峰进行抑制的电路结构。并且当控制电路处于工作状态下对Gate端的耦合尖峰进行抑制的电路结构在图4中未示出。

如图5所示，该控制电路可以包括VD端、Gate端以及第一电阻R1、二极管D1、第一钳位二极管D2、第一晶体管M1、电容C1和第二晶体管M2。

其中，第一电阻R1的一端可以连接至VD端，第一电阻R1的另一端可以连接至钳位二极管D2的阴极和二极管D1的阳极，钳位二极管的阳极可以接地，二极管D1的阴极可以连接至第一晶体管M1的漏极、电容C1的一端、第二晶体管M2的栅极，并且第一晶体管M1的栅极可以接收上电复位信号(Power On Reset，POR)，第一晶体管的源极可以接地，电容C1的另一端可以接地，并且第二晶体管M2的漏极可以连接至同步整流芯片U2的Gate端，第二晶体管M2的源极可以接地。

当POR为低电平时，第一电阻、二极管和电容可以形成整流电路对电容充电，电容上的电压可以驱动所述第二晶体管导通。

应该注意的是，在一些实施例中，该控制电路可以实现在集成电路芯片中。并且在其他实施例中，该控制电路可以实现为集成电路芯片。

作为一个示例，当二次侧芯片处于空闲状态时，POR为低电平，基于POR使得M1断开。在M1断开的情况下，可以由第一电阻R1、二极管D1和电容C1形成整流电路对电容C1进行充电，以在电容C1两端产生一直流(Direct Current，DC)电压V_c1＝V_clamer-V_D1，其中V_c1表示电容C1两端的电压，V_clamer表示钳位二极管两端的电压，V_D1表示二极管D1两端的电压。并且在该直流电压的驱动下，使得M2导通，为控制电路的Gate端提供一条到地的低阻通路，从而抑制Gate端的尖峰电压，避免同步整流管意外导通。

作为一个示例，当二次侧芯片U2处于上电状态时，则POR转变为高电平，使得M1导通，从而将M2的栅极处的电压拉低至低电平，M2在该低电平的作用下断开，使得控制电路的如图5所示的部分失效，二次侧芯片U2进入正常工作状态。

此外，当二次侧芯片U2处于正常工作状态时，可以利用控制电路的SR驱动器中的下拉晶体管(图5中未示出)对该Gate端处的尖峰电压进行抑制。

应该注意的是，在如图5所示的实施例中，主要存在以下两个因素可以影响该尖峰抑制效果：

首先，在晶体管M2导通时的导通电阻的大小，可以在一定程度上影响该尖峰抑制效果。例如，由于当该导通电阻越小时，其对Gate端处耦合尖峰电压的抑制作用越明显，因此可以尝试在实际应用时尽量降低其导通电阻。

其次，电容C1两端处的电压的建立速度，可以在一定程度上影响该尖峰抑制效果。例如，由于C1两端处的电压的建立速度取决于流经电容C1的充电电流的大小，并且该充电电流的大小取决于电阻R1的大小，因此可以通过调节电阻R1的阻值大小来调节C1两端处的电压的建立时间。

应该理解的是，当电阻R1的阻值越小时，电容C1的充电速度越快，从而可以更快地抑制Gate端处的耦合尖峰电压。

然而，应该注意的是，虽然电阻R1的阻值越小，对Gate端处的耦合抑制作用越明显。但是，当R1阻值越小时，在二次侧芯片U2进入正常工作之后，在VD端处于高电平期间，VD端的电流便越大。因此，在VD端电压较高，且VD端高电平持续时间较长时会产生较大的损耗，影响热(thermal)特性。

为了进一步降低该损耗，本发明实施例提供了又一实施例，如图6所示，图6示出了本发明第四实施例提供的用于控制反激式开关电源系统中的同步整流管的导通的控制电路的部分的结构示意图。同理，图6仅示出了当控制电路处于空闲状态下对Gate端的耦合尖峰进行抑制的电路结构。并且当控制电路处于工作状态下对Gate端的耦合尖峰进行抑制的电路结构在图6中未示出。

作为一个示例，该控制电路可以包括VD端、Gate端以及二极管D1、第一晶体管M1、电容C1、第二晶体管M2、第一电阻R1、第一钳位二极管D2、第二钳位二极管D3、第三晶体管M3、第四晶体管M4。

具体地，第一电阻R1的一端可以连接至VD端，第一电阻R1的另一端可以连接至第一钳位二极管D2的阴极、第三晶体管M3的漏极、第四晶体管M4的栅极，第一钳位二极管的阳极可以接地，第三晶体管M3的栅极可以接收POR，第三晶体管M3的源极可以接地，第四晶体管M4的漏极可以连接至VD端，第四晶体管M4的源极可以连接至第二钳位二极管D3的阴极，并且第二钳位二极管D3的阳极可以接地，第四晶体管M4的源极和第二钳位二极管D3的公共端可以连接至二极管D1的阳极。

为了简洁的目的，图6中所示的与图4中所示的具有相同附图标记的组件的相关连接关系和工作原理，这里不再赘述。

并且，当POR为低电平时，由第四晶体管M4、二极管D1和电容C1形成整流电路对电容C1充电，在电容C1两端产生电压，电容C1上的电压驱动第二晶体管M2导通。

作为一个示例，当二次侧芯片U2处于空闲状态时，POR为低电平，在该低电平的作用下，第一晶体管M1和第三晶体管M3断开，第二钳位二极管D2对VD端处的电压进行钳位，得到钳位电压(可以保护第四晶体管M4)，并将该钳位电压输入第四晶体管M4，使得第四晶体管M4在该钳位电压的作用下导通或断开，从而在第四晶体管M4导通时，由第四晶体管M4、二极管D1和电容C1形成整流电路对电容C1充电，以在电容C1两端产生电压，利用该电压驱动第二晶体管M2导通。

通过本发明实施例提供的上述方案，流经电容C1的充电电流的大小取决于晶体管M4，不再与电阻R1相关。由于流经晶体管M4的电流大小主要取决于其Vgs电压，因此可以通过调节该Vgs大小即可得到合适的流经电容C1的充电电流。

作为一个示例，当二次侧芯片U2的Vcc端处的电压上升至使得二次侧芯片U2可以正常工作时，POR由低电平转换为高电平，使得晶体管M1和M3导通，从而将晶体管M2和M4栅极处的电压拉低至低电平，晶体管M2和M4在低电平的作用下断开，使得控制电路的如图6所示的部分失效，二次侧芯片U2进入正常工作状态。

接下来，当二次侧芯片U2处于正常工作状态时，可以利用控制电路的SR驱动器中的下拉晶体管(图6中未示出)对该Gate端处的尖峰电压进行抑制，在此不再赘述。

综上，通过本发明实施例提供的上述方案，在VD端仅存在R1电流通路，由于在该实施例中，流经电容C1的充电电流的大小不再取决于电阻R1的阻值大小，而是取决于晶体管M4的Vgs电压大小，因此可以采用具有较大阻值的电阻R1，从而有效地降低VD损耗。

需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种控制电路，用于控制反激式开关电源系统中的同步整流管的导通，包括：

VD端，输入反激式开关电源系统的二次侧绕组电压；

Gate端，连接至所述同步整流管的栅极；以及

连接在所述VD端和所述Gate端之间的充电电流模块、二极管、第一晶体管、电容和第二晶体管；

其中，所述充电电流模块的一端连接至所述VD端，另一端连接至所述二极管的阳极；所述二极管的阴极连接至所述第一晶体管的漏极、所述电容的一端、所述第二晶体管的栅极；所述第一晶体管的栅极接收上电复位信号POR，源极接地；所述电容的另一端接地；所述第二晶体管的漏极连接至所述Gate端，源极接地；

并且其中，

当所述POR为低电平时，所述第二晶体管导通，从而抑制所述Gate端的尖峰电压，避免所述同步整流管意外导通。

2.根据权利要求1所述的控制电路，其特征在于，

当所述POR为高电平时，所述第一晶体管导通，并且所述第二晶体管断开。

3.根据权利要求1所述的控制电路，其特征在于，所述充电电流模块包括第一电阻和第一钳位二极管，其中

所述第一电阻的一端连接至所述VD端，另一端连接至所述第一钳位二极管的阴极；所述第一钳位二极管的阳极接地；所述第一电阻与所述第一钳位二极管的公共端连接所述二极管的阳极，

并且其中，

当所述POR为低电平时，所述第一电阻、所述二极管和所述电容形成整流电路对所述电容充电，所述电容上的电压驱动所述第二晶体管导通。

4.根据权利要求1所述的控制电路，其特征在于，所述充电电流模块包括第一电阻、第一钳位二极管、第二钳位二极管、第三晶体管和第四晶体管，

所述第一电阻的一端连接至所述VD端，另一端连接至所述第一钳位二极管的阴极、所述第三晶体管的漏极、所述第四晶体管的栅极；所述第一钳位二极管的阳极接地；所述第三晶体管的栅极接收所述POR，源极接地；所述第四晶体管的漏极连接至VD端，源极连接至所述第二钳位二极管的阴极；所述第二钳位二极管的阳极接地；所述第四晶体管的源极和所述第二钳位二极管的公共端连接至所述二极管的阳极，

并且其中，

当所述POR为低电平时，所述第四晶体管、所述二极管和所述电容形成整流电路对所述电容充电，所述电容上的电压驱动所述第二晶体管导通。

5.根据前述权利要求中任一项所述的控制电路，其特征在于，所述控制电路还包括驱动器，

当所述POR为高电平时，所述驱动器的下拉晶体管抑制所述Gate端的尖峰电压。

6.根据权利要求1-4中任一项所述的控制电路，其中，所述控制电路实现为集成电路芯片。

7.根据权利要求1-4中任一项所述的控制电路，其中，所述控制电路实现在集成电路芯片中。

8.一种反激式开关电源系统，包括：

如前述权利要求1-7中任一项所述的控制电路、同步整流晶体管和二次侧绕组；其中

所述控制电路的Gate端连接至所述同步整流晶体管的栅极；并且

所述控制电路的VD端连接至所述二次侧绕组。

Images