TWI504113B - 返馳式電源轉換器與電子裝置 - Google Patents

Description

返馳式電源轉換器與電子裝置

本發明有關於一種返馳式電源轉換器，且特別是關於一種於連續導通模式或不連續導通模式具同步整流之返馳式電源轉換器。

近年來，開關電源供應器正在急速的發展，並且在電腦及電子產品裡扮演著極為重要的角色，開關電源供應器和傳統式的電源供應器比較起來，具有穩定、精簡以及較有效率等優點。在此當中，返馳式開關電源轉換器因為有著低成本以及簡單化的電路設計而被廣泛的應用。

返馳式開關電源轉換器同步整流常見之控制方式，為使用同步整流控制晶片偵測同步整流開關之汲源極電壓，作為控制同步整流開關導通或截止之依據。當初級側開關截止時，次級側的本體二極體(Body diode)會被迫導通來提供激磁電感(Magnetizing Inductance)釋能之電流路徑，此時同步整流開關之汲源極電壓的絕對值會高於同步整流控制晶片所預設的導通門檻電壓，因此同步整流開關便能被同步整流控制晶片驅動導通。隨著激磁電感漸漸將能量釋放給負載的同時，同步整流開關之汲源極電壓的絕對值亦會漸漸下降，一旦其低於同步整流控制晶片所預設的截止門檻電壓時，同步整流開關即被同步整流控制晶片驅動截止。

然而，此控制方法只有在不連續導通模式下，才能確保同步整流開關在下一切換週期初級側開關導通之前成功 地被驅動截止。倘若操作於連續導通模式時，由於連續的激磁電感電流會導致同步整流開關之汲源極電壓的絕對值在切換週期內皆易高於同步整流控制晶片所預設的截止門檻電壓，一直要到下一切換週期初級側開關導通、激磁電感由釋能轉為儲能、變壓器次級側感應出對地的電壓由負壓轉換成正壓的過程中，使得同步整流開關之汲源極電壓的絕對值低於同步整流控制晶片所預設的截止門檻電壓，同步整流開關之汲源極電壓才能被同步整流控制晶片驅動截止。此控制法雖然最終可將同步整流開關截止，但在同步整流開關被截止之前，存在著一短暫時間內初級側開關與同步整流開關皆處於導通的狀態，擊穿(Shoot-through)問題便因此產生。如此不僅使得同步整流開關的電流應力增加，在同步整流開關截止之後所產生的同步整流開關之汲源極電壓的電壓突波亦會增加同步整流開關的電壓應力，同時也會增加切換損耗，因此造成整體轉換效率變低、高耐壓/耐流元件成本增加的缺點。

本發明實施例提供一種返馳式電源轉換器，適用於同步整流，返馳式電源轉換器將所接收輸入電壓轉換為輸出電壓，返馳式電源轉換器包括變壓器、主開關、同步開關、同步整流控制電路、取樣電路與運算電路。變壓器具有初級側與次級側，其中激磁電感之兩端耦接至變壓器之初級側之繞組。主開關之控制端接收主開關切換信號以控制主開關之開關切換，主開關之汲極耦接變壓器之初級側之繞組，主開關之源極耦接第一接地電壓。同步開關耦接變 壓器之次級側之繞組，並且同步開關之汲極與源極分別耦接本體二極體之陰極與陽極，同步開關之汲源極電壓之信號等於主開關切換信號。同步整流控制電路用以依據所接收之感測信號，傳送控制信號至同步開關之控制端，其中感測信號為分壓電路依據開關截止脈衝信號與同步開關之汲源極電壓之信號所產生。取樣電路耦接同步開關之汲極，以產生第一邏輯信號與第二邏輯信號。運算電路耦接取樣電路，運算電路接收且根據第一與第二邏輯信號以進行充放電之計時，進而輸出開關截止脈衝信號至分壓電路。如果感測信號之電壓低於預定門檻電壓，同步開關則根據控制信號進入截止狀態，並且當同步開關截止時，則本體二極體導通以提供激磁電感釋能之電流路徑。

在本發明其中一個實施例中，返馳式電源轉換器在同步整流時，返馳式電源轉換器於電壓器之次級側獨立工作。

在本發明其中一個實施例中，在開關切換週期，當主開關切換信號轉態為低準位電壓時，則控制信號轉態為高準位電壓，並且當感測信號之電壓低於預定門檻電壓時，控制信號轉態為低準位電壓以提前關閉同步開關。

在本發明其中一個實施例中，當第一邏輯信號或第二邏輯信號為低準位電壓時，則運算電路內進行放電之計時，當第一邏輯信號或第二邏輯信號為高準位電壓時，則運算電路內進行充電之計時，其中第一與第二邏輯信號為邏輯上互補。

在本發明其中一個實施例中，當放電至低於計時門檻電壓時，則運算電路輸出開關截止脈衝信號以關閉同步開 關，並且當開關截止脈衝信號轉態至低準位電壓時，則主開關切換信號轉態至高準位電壓。

在本發明其中一個實施例中，取樣電路更接收時脈信號，以產生第一與第二邏輯信號，其中時脈信號與主開關切換信號同步。

在本發明其中一個實施例中，運算電路包括第一充放電電路、第一峰值檢測電路與第一門檻電壓產生電路。第一充放電電路，接收第一邏輯信號以進行充放電之計時，並且輸出第一電容電壓。第一峰值檢測電路耦接第一充放電電路，以接收第一電容電壓且輸出第一直流電壓，其中第一直流電壓低於第一電容電壓之峰值。第一門檻電壓產生電路耦接第一峰值檢測電路，且接收第一直流電壓與第一補償電壓以產生第一峰值電壓，進而透過第一分壓比值輸出第一門檻電壓。第一門檻電壓為計時門檻電壓，且第一峰值電壓為第一電容電壓之峰值。

在本發明其中一個實施例中，運算電路更包括第二充放電電路、第二峰值檢測電路與第二門檻電壓產生電路。第二充放電電路接收第二邏輯信號以進行充放電之計時，並且輸出第二電容電壓。第二峰值檢測電路耦接第二充放電電路，以接收第二電容電壓且輸出第二直流電壓，其中第二直流電壓低於第二電容電壓之峰值。第二門檻電壓產生電路耦接第二峰值檢測電路，且接收第二直流電壓與第二補償電壓以產生第二峰值電壓，進而透過第二分壓比值輸出第二門檻電壓。第二門檻電壓為計時門檻電壓，且第二峰值電壓為第二電容電壓之峰值。

在本發明其中一個實施例中，運算電路更包括觸發電 壓產生電路。觸發電壓產生電路耦接取樣電路、第一及第二充放電電路、第一及第二門檻電路與分壓電路，其中觸發電壓產生電路接收且根據第一及第二邏輯信號、第一及第二電容電壓與第一及第二門檻電壓，以輸出開關截止脈衝信號、第一放電脈衝信號與第二放電脈衝信號。

在本發明其中一個實施例中，當第一電容電壓低於第一門檻電壓時，觸發電壓產生電路輸出第一放電脈衝信號至第一充放電電路，以將第一電容電壓降為零。

在本發明其中一個實施例中，當第二電容電壓低於第二門檻電壓時，觸發電壓產生電路輸出第二放電脈衝信號至第二充放電電路，以將第二電容電壓降為零。

在本發明其中一個實施例中，當觸發電壓產生電路輸出第一或第二放電脈衝信號時，同時輸出開關截止脈衝信號以在下一開關切換週期開始前提早關閉同步開關。

在本發明其中一個實施例中，取樣電路包括第一電阻、第二電阻、第三電阻、第四電阻、第一比較器、第五電阻、第二比較器與D型正反器。第一電阻之一端耦接同步開關之汲極。第二電阻之一端耦接第一電阻之另一端，第二電阻之另一端耦接第二接地電壓。第三電阻之一端耦接第一電阻之另一端。第四電阻之一端接收第一電壓。第一比較器之負輸入端耦接第三電阻之另一端，第一比較器之正輸入端耦接第四電阻之另一端。第五電阻之一端耦接第一比較器之正輸入端，第五電阻之另一端耦接第一比較器之輸出端。第二比較器之負輸入端耦接第一比較器之輸出端，第二比較器之正輸入端接收第二電壓。D型正反器之資料輸入端耦接其資料反輸出端，D型正反器之資料輸出 端輸出第一邏輯信號，D型正反器之資料反輸出端輸出第二邏輯信號，D型正反器之時脈輸入端耦接第二比較器之輸出端且接收時脈信號。

在本發明其中一個實施例中，第一充放電電路包括第一充電電阻、第二充電電阻、第三充電電阻、第一電晶體與第一計時電容。第一充電電阻之一端耦接系統電壓。第二充電電阻之一端耦接第一充電電阻之另一端，第二充電電阻之另一端耦接第二接地電壓。第三充電電阻之一端耦接系統電壓。第一電晶體之基極耦接第一充電電阻之另一端，第一電晶體之射極耦接第三充電電阻之另一端。第一計時電容之一端耦接第一電晶體之集極，第一計時電容之另一端耦接第二接地電壓，其中第一充電電阻、第二充電電阻、第三充電電阻與第一電晶體構成第一充電電流源。

在本發明其中一個實施例中，第一充放電電路更包括第二電晶體、第三電晶體、第四電晶體、第一放電電阻與第五電晶體。第二電晶體之汲極耦接第一計時電容之一端，第二電晶體之閘極接收第一放電脈衝信號，第二電晶體之源極耦接第二接地電壓。第三電晶體之集極耦接第一計時電容之一端，第三電晶體之射極耦接第二接地電壓。第四電晶體之基極耦接第三電晶體之基極，第四電晶體之射極耦接第二接地電壓。第一放電電阻之一端耦接系統電壓，第一放電電阻之另一端耦接第四電晶體之集極與基極。第五電晶體之汲極耦接第一放電電阻之另一端，第五電晶體之閘極接收第一邏輯信號，第五電晶體之源極耦接第二接地電壓，其中第三電晶體、第四電晶體與第一放電電阻構成第一放電電流源。

在本發明其中一個實施例中，當第一邏輯信號為高準位電壓時，第一充電電流源對第一計時電容進行充電，以產生第一電容電壓，當第一邏輯信號為低準位電壓時，第一計時電容對第一放電電流源進行放電，以釋放第一電容電壓，其中當第一電容電壓低於第一門檻電壓時，第二電晶體根據第一放電脈衝信號而開啟，以加速第一計時電容之放電而使第一電容電壓降為零。

在本發明其中一個實施例中，第二充放電電路包括第四充電電阻、第五充電電阻、第六充電電阻、第六電晶體與第二計時電容。第四充電電阻之一端耦接系統電壓。第五充電電阻之一端耦接第四充電電阻之另一端，第五充電電阻之另一端耦接第二接地電壓。第六充電電阻之一端耦接系統電壓。第六電晶體之基極耦接第四充電電阻之另一端，第六電晶體之射極耦接第六充電電阻之另一端。第二計時電容之一端耦接第六電晶體之集極，第二計時電容之另一端耦接第二接地電壓，其中第四充電電阻、第五充電電阻、第六充電電阻與第六電晶體構成第二充電電流源。

在本發明其中一個實施例中，第二充放電電路更包括第七電晶體、第八電晶體、第九電晶體、第二放電電阻與第十電晶體。第七電晶體之汲極耦接第二計時電容之一端，第七電晶體之閘極接收第二放電脈衝信號，第七電晶體之源極耦接第二接地電壓。第八電晶體之集極耦接第二計時電容之一端，第八電晶體之射極耦接第二接地電壓。第九電晶體之基極耦接第八電晶體之基極，第九電晶體之射極耦接第二接地電壓。第二放電電阻之一端耦接系統電壓，第二放電電阻之另一端耦接第九電晶體之集極與基極。 第十電晶體之汲極耦接第二放電電阻之另一端，第十電晶體之閘極接收第二邏輯信號，第十電晶體之源極耦接第二接地電壓，其中第八電晶體、第九電晶體與第二放電電阻構成第二放電電流源。

在本發明其中一個實施例中，當第二邏輯信號為高準位電壓時，第二充電電流源對第二計時電容進行充電，以產生第二電容電壓，當第二邏輯信號為低準位電壓時，第二計時電容對第二放電電流源進行放電，以釋放第二電容電壓，其中當第二電容電壓低於第二門檻電壓時，第七電晶體根據第二放電脈衝信號而開啟，以加速第二計時電容之放電而使第二電容電壓降為零。

在本發明其中一個實施例中，第一峰值檢測電路包括第一二極體、第一儲存電容、第三放電電阻與第一放大器。第一二極體之陽極接收第一電容電壓。第一儲存電容之一端耦接第一二極體之陰極，第一儲存電容之另一端耦接第二接地電壓。第三放電電阻並聯耦接第一儲存電容。放大器之正輸入端耦接第一儲存電容之一端，第一放大器之負輸入端耦接第一放大器之輸出端，其中第一放大器之輸出端輸出第一直流電壓，並且第一直流電壓等於第一電容電壓之峰值減去第一二極體之順向導通電壓。

在本發明其中一個實施例中，第一門檻電壓產生電路包括第一加法電阻、第二加法電阻、第二放大器、第三加法電阻、第四加法電阻、第一分壓電阻與第二分壓電阻。第一加法電阻之一端接收第一直流電壓。第二加法電阻之一端耦接第一加法電阻之另一端，第二加法電阻之另一端耦接第一補償電壓，其中第一補償電壓為第一二極體之順 向導通電壓。第二放大器之正輸入端耦接第一加法電阻之另一端。第三加法電阻之一端耦接第二放大器之負輸入端，第三加法電阻之另一端耦接第二接地電壓。第四加法電阻之一端耦接第三加法電阻之一端，第四加法電阻之另一端耦接第二放大器之輸出端，並且於第二放大器之輸出端輸出第一峰值電壓，第一峰值電壓為第一電容電壓之峰值。第一分壓電阻之一端接收第一峰值電壓。第二分壓電阻之一端耦接第一分壓電阻之另一端且輸出第一門檻電壓，第二分壓電阻之另一端耦接第二接地電壓，其中第二分壓電阻之電阻值除以第一及第二分壓電阻之相加電阻值為第一分壓比值，第一門檻電壓為第一分壓比值乘上第一峰值電壓。

在本發明其中一個實施例中，第二峰值檢測電路包括第二二極體、第二儲存電容、第四放電電阻與第三放大器。第二二極體之陽極接收第二電容電壓。第二儲存電容之一端耦接第二二極體之陰極，第二儲存電容之另一端耦接第二接地電壓。第四放電電阻並聯耦接第二儲存電容。第三放大器之正輸入端耦接第二儲存電容之一端，第三放大器之負輸入端耦接第三放大器之輸出端，其中第三放大器之輸出端輸出第二直流電壓，並且第二直流電壓等於第二電容電壓之峰值減去第二二極體之順向導通電壓。

在本發明其中一個實施例中，第二門檻電壓產生電路包括第五加法電阻、第六加法電阻、第四放大器、第七加法電阻、第八加法電阻、第三分壓電阻與第四分壓電阻。第五加法電阻之一端接收第二直流電壓。第六加法電阻之一端耦接第五加法電阻之另一端，第六加法電阻之另一端 耦接第二補償電壓，其中第二補償電壓為第二二極體之順向導通電壓。第四放大器之正輸入端耦接第五加法電阻之另一端。第七加法電阻之一端耦接第四放大器之負輸入端，第七加法電阻之另一端耦接第二接地電壓。第八加法電阻之一端耦接第七加法電阻之一端，第八加法電阻之另一端耦接第四放大器之輸出端，並且於第四放大器之輸出端輸出第二峰值電壓，第二峰值電壓為第二電容電壓之峰值。第三分壓電阻之一端接收第二峰值電壓。第四分壓電阻之一端耦接第三分壓電阻之另一端且輸出第二門檻電壓，第四分壓電阻之另一端耦接第二接地電壓，其中第四分壓電阻之電阻值除以第三及第四分壓電阻之相加電阻值為第二分壓比值，第二門檻電壓為第二分壓比值乘上第二峰值電壓。

在本發明其中一個實施例中，觸發電壓產生電路包括第三比較器、第一及閘(AND gate)、第四比較器、第二及閘與或閘(OR gate)。第三比較器之正輸入端接收第一門檻電壓，第三比較器之負輸入端接收第一電容電壓。第一及閘(AND gate)，耦接第二邏輯信號與第三比較器之輸出端，第一及閘輸出第一放電脈衝信號。第四比較器之正輸入端接收第二門檻電壓，第四比較器之負輸入端接收第二電容電壓。第二及閘耦接第一邏輯信號與第四比較器之輸出端，第二及閘輸出第二放電脈衝信號。或閘(OR gate)耦接至第一及第二及閘之輸出端以接收第一及第二放電脈衝信號。當第一或第二放電脈衝信號為高準位電壓時，或閘同時輸出開關截止脈衝信號以在下一開關切換週期開始前提早關閉同步開關。

本發明實施例另提供一種電子裝置，電子裝置包括返馳式電源轉換器與負載。返馳式電源轉換器適用於連續導通模式(Continuous conduction mode，CCM)或不連續導通模式(Dis-continuous conduction mode，DCM)下之同步整流。負載耦接返馳式電源轉換器以接收輸出電壓。

在本發明其中一個實施例中，返馳式電源轉換器在同步整流時，返馳式電源轉換器於變壓器之次級側獨立工作，並且在開關切換週期，當主開關切換信號轉態為低準位電壓時，則控制信號轉態為高準位電壓，並且當感測信號之電壓低於預定門檻電壓時，控制信號轉態為低準位電壓以提前關閉同步開關。

綜上所述，本發明實施例所提出之返馳式電源轉換器與電子裝置，能夠在連續導通模式下避免擊穿問題之發生，進而降低同步整流開關之電壓應力與電流應力，提升整體轉換效率以及降低成本。再者，本發明實施例無需任何的初級側信號之輸入即可獨立於次級側獨立工作，因此不需要任何如脈衝變壓器或光耦合器等之信號隔離傳遞元件，故能同時提升電路功率密度與降低成本。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明 概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。

〔返馳式電源轉換器的實施例〕

請參照圖1A，圖1A為根據本發明實施例之低側返馳式電源轉換器之示意圖。返馳式電源轉換器100包括變壓器TF、主開關MS、同步開關SS、同步整流控制電路110、取樣電路120與運算電路130。變壓器TF具有初級側與次級側(如圖1A所示)，其中激磁電感Lm之兩端耦接至變壓器TF之初級側之繞組NP11。主開關MS之汲極耦接變壓器TF之初級側之繞組NP11，主開關MS之源極耦接第一接地電壓GND1。同步開關SS耦接變壓器TF之次級側之繞組NS11，同步開關SS之汲極與源極分別耦接本體二極體D1之陰極與陽極，其中本體二極體D1之陰極耦接分壓電路140與取樣電路120，本體二極體D1之陰極耦接第二接地電壓GND2。同步整流控制電路110耦接同步開關SS與分壓電路140。取樣電路120耦接同步開關之汲極。 運算電路130耦接取樣電路120。附帶一提的是，返馳式電源轉換器100適用於於連續導通模式或不連續導通模式下之同步整流，將所接收之輸入電壓VIN轉換為輸出電壓後傳送至一負載(圖1A未繪示)。

在返馳式電源轉換器100之初級側，主開關MS之控制端接收主開關切換信號VGS1以控制主開關MS之開關切換，以產生至少一個開關切換週期，其中主開關MS為一N型金屬氧化半導體電晶體。

在返馳式電源轉換器100之次級側，同步開關SS為一N型金屬氧化半導體電晶體，同步開關SS之汲源極電壓VDS2之信號等於主開關切換信號VGS1。

同步整流控制電路110依據所接收的感測信號VSEN傳送控制信號VCTL至同步開關SS之控制端，以根據感測信號VSEN產生控制信號控VCTL控制同步開關SS之導通與截止，其中感測信號VSEN為分壓電路140一具開關截止脈衝信號Vt與同步開關SS之汲源極電壓VDS2之信號所產生。如果感測信號VSEN之電壓低於同步整流控制電路內之預定門檻電壓，則同步整流控制電路110會輸出控制信號VCTL至同步開關SS以使同步開關SS進入截止狀態。當同步開關SS進入截止狀態時，本體二極體D1會導通以提供激磁電感Lm釋能之電流路徑。

取樣電路120用以取樣同步開關SS之汲源極電壓VDS2，並且接收第一電壓V1、第二電壓V2與時脈信號CLK以產生邏輯上互補之第一邏輯信號Vqbar與第二邏輯信號Vq。

運算電路130接收第一邏輯信號Vqbar與第二邏輯信 號Vq且根據第一邏輯信號Vqbar與第二邏輯信號Vq以進行充放電之計時，進而輸出開關截止脈衝信號Vt至分壓電路140。此外，運算電路130更輸出第一放電脈衝信號Vta與第二放電脈衝信號Vtb且將第一放電脈衝信號Vta與第二放電脈衝信號Vtb回授至本身以加速放電之計時。

此外，本揭露內容另提供一種與圖1A之低側返馳式電源轉換器對稱的高側返馳式電源轉換器。請參照圖1B，圖1B為根據本發明實施例之高側返馳式電源轉換器之示意圖。與圖1A之低側返馳式電源轉換器之相異處在於，返馳式電源轉換器100’中的變壓器TF之側級側繞組分為兩部分，分別為第一側級繞組NVCC與第二側級繞組NS。再者，返馳式電源轉換器100’之次級側更包括一繞組二極體Dvcc與繞組電容Cvcc。

第一側級繞組NVCC之第一端耦接繞組二極體Dvcc之陰極。繞組二極體Dvcc之陽極耦接系統電壓VCC與繞組電容Cvcc之第一端。繞組電容Cvcc之第二端耦接至第一側級繞組NVCC之第二端與第三電壓V3。第二側級繞組NS之第一端耦接第三電壓V3，第二側級繞組NS之第二端耦接第二接地電壓GND2。須注意的是，在高側返馳式電源轉換器100'中，同步開關SS與本體二極體D1彼此並聯連接，並且同步開關SS之源級耦接本體二極體D1之陰極，同步開關SS之汲極耦接本體二極體D1之陽極與取樣電路120，其中輸出電壓VOUT自同步開關SS之汲極輸出，且同步開關SS具有一閘源極電壓VGS2與一汲源極電壓VDS2。再者，與低側返馳式電源轉換器相同的是，同步開關SS之汲極耦接分壓電路140，同步開關SS之閘極耦接 同步整流控制電路110。

由於圖1A之低側返馳式電源轉換器與圖1B之高側返馳式電源轉換器為對稱的電路，因此兩者之工作機制類似。下述將以低側返馳式電源轉換器作一範例說明，本領域具有通常知識者在瞭解本揭露內容之低側返馳式電源轉換器之詳細動作後，應可瞭解高側返馳式電源轉換器之工作機制。以下要說明的是，進一步教示返馳式電源轉換器100之細部動作。

請繼續參照圖1A，在連續導通模式(CCM)下，當主開關MS接收主開關切換信號VGS1而導通時，輸入電壓VIN會以打點為正而跨壓於變壓器TF之初級側繞組NP11，因此在次級側之繞組NS11便會感應出VIN(NS11/NP11)之打點為正之跨壓，此電壓加上輸出電壓VOUT即為同步開關SS之汲源極電壓VDS2，這可被視為邏輯上之高準位電壓；相反地，當主開關MS接收主開關切換信號VGS1而截止時，本體二極體D1會被迫導通提供激磁電感Lm釋能之電流路徑，之後同步開關SS會被同步整流控制電路110所驅動而導通。如果將本體二極體D1與導通電阻視為理想狀態，無論電流流經本體二極體D1或同步開關SS之通道，此時同步開關SS之汲源極電壓VDS2可視為邏輯上之低準位電壓。

據此，同步開關SS之汲源極電壓VDS2之信號波形理想上可同步反應出初級側之主開關切換信號VGS1之波形，因而本揭露內容之返馳式電源轉換器100無需任何初級側信號之輸入即可獨立於次級側工作。換句話說，本揭露內容不需要任何如脈衝變壓器或光耦合器等之信號隔離傳 遞元件，故能同時提升電路功率密度與降低成本。

此外，在一個開關切換週期開始時，主開關切換信號VGS1為高準位電壓(意即，汲源極電壓VDS2亦為高準位電壓)。在本實施例中，返馳式電源轉換器100會利用取樣電路120來取樣同步開關SS之汲源極電壓VDS2，並且取樣電路120會根據第一電壓V1、第二電壓V2與時脈信號CLK來輸出邏輯上互補之第一邏輯信號Vqbar與第二邏輯信號Vq，其中時脈信號CLK與主開關切換信號VGS1同步，並且第一電壓V1與第二電壓V2可由設計者所預先設定之參考電壓(reference voltage)。接著，運算電路130接收第一邏輯信號Vqbar與第二邏輯信號Vq，並且根據第一邏輯信號Vqbar與第二邏輯信號Vq來進行充放電之計時且輸出開關截止脈衝信號Vt至分壓電路140。在此時間區間中，開關截止脈衝信號Vt為低準位電壓。

當主開關切換信號VGS1從高準位電壓轉態為低準位電壓時(意即，汲源極電壓VDS2亦同步轉態至低準位電壓)，則同步整流控制電路110會根據感測信號VSEN將控制信號VCTL會從低準位電壓轉態為高準位電壓。亦即，同步開關SS之閘源極電壓VGS2為高準位電壓。所以，主開關MS為關閉狀態，同步開關SS為導通狀態。在此須先說明的是，當第一邏輯信號Vqbar或第二邏輯信號Vq為低準位電壓時，運算電路130則進行放電之計時；當第一邏輯信號Vqbar或第二邏輯信號Vq為高準位電壓時，運算電路130則進行充電之計時。因為第一邏輯信號Vqbar或第二邏輯信號Vq為邏輯上互補之信號，所以運算電路130會同時進行充電與放電之計時。因此，當運算電路130內之放電 至低於計時門檻電壓時，運算電路140會輸出第一放電脈衝信號Vta或第二放電脈衝信號Vtb至本身以加速放電，同時，運算電路會輸出開關截止脈衝信號Vt至分壓電路140。接著，分壓電路140會根據汲源極電壓VDS2與開關截止脈衝信號Vt而輸出感測信號VSEN至同步整流控制電路110。如果感測信號VSEN之電壓低於預定門檻電壓時，則同步整流控制電路110會傳送控制信號VCTL至同步開關SS以在下一個開關切換週期開始前提早關閉同步開關SS，亦即控制信號VCTL之電壓從高準位電壓轉態至低準位電壓。最後，當開關截止脈衝信號Vt從高準位電壓降至低準位電壓時，則返馳式電源轉換器100進入下一個開關切換週期。

據此，本實施例之返馳式電源轉換器100，能夠在連續導通模式下避免擊穿問題之發生，進而降低同步整流開關之電壓應力與電流應力，提升整體轉換效率以及降低成本。

附帶一提的是，在不連續導通模式(DCM)下，同步開關SS之汲源極電壓VDS2的絕對值會隨著下降的激磁電感Lm之電流而下降。一旦感測信號VSEN之電壓低於運算電路110內之預定門檻電壓，同步開關SS便會被同步整流控制電路110所驅動而截止。雖然返馳式電源轉換器100的各電路區塊在不連續導通模式操作時亦會同時工作而產生開關截止脈衝信號Vt，但是由於不連續導通模式之先天特性，同步開關SS之汲源極電壓VDS2的絕對值隨著下降的激磁電感Lm之電流而下降之時間點，會比開關截止脈衝信號Vt出現高準位電壓之時間點還要來得早。因此，同步開 關SS截止之控制權在於汲源極電壓VDS2的絕對值電壓之大小。即使在變頻模示操作下，本揭露內容之返馳式電源轉換器100亦能工作於不連續導通模式。

為了更詳細地說明本發明所述之返馳式電源轉換器100的運作流程，以下將舉多個實施例中至少之一來做更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖1A實施例之部分，且其餘省略部分與上述圖1A實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔返馳式電源轉換器的另一實施例〕

請參照圖2，圖2為根據本發明另一實施例之低側返馳式電源轉換器之區塊示意圖。與上述圖1A實施例不同的是，在本實施例中，運算電路130包括第一充放電電路131、第一峰值檢測電路132、第一門檻電壓產生電路133、第二充放電電路134、第二峰值檢測電路135、第二門檻電壓產生電路136、觸發電壓產生電路137。值得一提的是，第一充放電電路131、第一峰值檢測電路132與第一門檻電壓產生電路133對應於第二充放電電路134、第二峰值檢測電路135與第二門檻電壓產生電路136，是為了使返馳式電源轉換器能夠操作於雙斜率模式(dual-slope mode)下，亦即當第一充放電電路131在進行充電或放電時，則第二充放電電路134對應地進行放電或充電，用以使返馳式電源轉換器200在下一個開關切換週期能夠繼續保有計時的功能。

第一充放電電路131耦接取樣電路120，第一峰值檢測電路132耦接第一充放電電路131，並且第一門檻電壓產生 電路133耦接第一峰值檢測電路132。第二充放電電路134耦接取樣電路120，第二峰值檢測電路135耦接第二充放電電路134，並且第二門檻電壓產生電路136耦接第二峰值檢測電路135。觸發電壓產生電路137耦接取樣電路120、第一充放電電路131、第二充放電電路134、第一門檻電壓產生電路133、第二門檻電壓產生電路136與分壓電路140。

在本實施例中，第一充放電電路131接收第一邏輯信號Vqbar以進行充放電之計時，並且輸出第一電容電壓VC1。第一峰值檢測電路132接收第一電容電壓VC1並且輸出第一直流電壓VP1，其中第一直流電壓VP1低於第一電容電壓VC1之峰值。第一門檻電壓產生電路133接收第一直流電壓VP1與第一補償電壓Vfa以產生第一峰值電壓，進而透過第一分壓比值輸出第一門檻電壓αVX1，其中第一門檻電壓αVX1為運算電路130內之計時門檻電壓，並且第一峰值電壓為第一電容電壓VC1之峰值。

同理，第二充放電電路134接收第二邏輯信號Vq以進行充放電之計時，並且輸出第二電容電壓VC2。第二峰值檢測電路135接收第二電容電壓VC2並且輸出第二直流電壓VP2，其中第二直流電壓VP2低於第二電容電壓VC2之峰值。第二門檻電壓產生電路136接收第二直流電壓VP2與第二補償電壓Vfb以產生第二峰值電壓，進而透過第而分壓比值輸出第二門檻電壓βVX2，其中第二門檻電壓βVX2為運算電路130內之計時門檻電壓，並且第二峰值電壓為第二電容電壓VC2之峰值。

觸發電壓產生電路137接收且根據第一邏輯信號Vqbar、第二邏輯信號Vq、第一電容電壓VC1、第二電容電壓 VC2、第一門檻電壓αVX1與第二門檻電壓βVX2，以輸出開關截止脈衝信號Vt、第一放電脈衝信號Vta與第二放電脈衝信號Vtb。進一步來說，當第一電容電壓VC1低於第一門檻電壓αVX1時，觸發電壓產生電路137輸出第一放電脈衝信號Vta至第一充放電電路131，以將第一電容電壓VC1降為零。另一方面，當第二電容電壓VC2低於第二門檻電壓βVX2時，觸發電壓產生電路137輸出第二放電脈衝信號Vtb至第二充放電電路134，以將第二電容電壓VC2降為零。值得一提的是，當觸發電壓產生電路137輸出第一放電脈衝信號Vta或第二放電脈衝信號Vtb時，觸發電壓產生電路137同時輸出開關截止脈衝信號Vt以在下一開關切換週期開始前提早關閉同步開關SS。

以下將進一步地教示返馳式電源轉換器200之細部動作。

請繼續參照圖2，於本實施例中，在連續導通模式下，當主開關MS接收主開關切換信號VGS1而導通時，輸入電壓VIN會以打點為正而跨壓於變壓器TF之初級側繞組NP11，因此在次級側之繞組NS11便會感應出VIN(NS11/NP11)之打點為正之跨壓，此電壓加上輸出電壓VOUT即為同步開關SS之汲源極電壓VDS2，這可被視為邏輯上之高準位電壓；相反地，當主開關MS接收主開關切換信號VGS1而截止時，本體二極體D1會被迫導通提供激磁電感Lm釋能之電流路徑，之後同步開關SS會被同步整流控制電路110所驅動而導通。如果將本體二極體D1與導通電阻視為理想狀態，無論電流流經本體二極體D1或同步開關SS之通道，此時同步開關SS之汲源極電壓VDS2 可視為邏輯上之低準位電壓。

據此，同步開關SS之汲源極電壓VDS2之信號波形理想上可同步反應出初級側之主開關切換信號VGS1之波形，因而本揭露內容之返馳式電源轉換器200無需任何初級側信號之輸入即可獨立於次級側工作。換句話說，本揭露內容不需要任何如脈衝變壓器或光耦合器等之信號隔離傳遞元件，故能同時提升電路功率密度與降低成本。

此外，在一個開關切換週期開始時，主開關切換信號VGS1為高準位電壓時(意即，汲源極電壓VDS2亦為高準位電壓)。在本實施例中，返馳式電源轉換器200會利用取樣電路120來取樣同步開關SS之汲源極電壓VDS2，並且取樣電路120會根據第一電壓V1、第二電壓V2與時脈信號CLK來輸出邏輯上互補之第一邏輯信號Vqbar與第二邏輯信號Vq。須注意的是，時脈信號CLK與主開關切換信號VGS1同步，亦即信號波形一樣。

在進行下述說明前，在此須先說明的是，當第一邏輯信號Vqbar或第二邏輯信號Vq為低準位電壓時，則第一充放電電路131或第二充放電電路134則對應地進行放電之計時；當第一邏輯信號Vqbar或第二邏輯信號Vq為高準位電壓時，則第一充放電電路131或第二充放電電路134則對應地進行充電之計時。在此一開關切換週期，假設第一邏輯信號Vqbar為高準位電壓且第二邏輯信號Vq為低準位電壓。而在「下一個開關切換週期」，第一邏輯信號Vqbar為低準位電壓且第二邏輯信號Vq為高準位電壓。

接著，第一充放電電路131接收高準位電壓之第一邏輯信號Vqbar，並且根據第一邏輯信號Vqbar以進行充電之 計時，且同時輸出第一電容電壓VC1至第一峰值檢測電路132與觸發電壓產生電路137，其中第一電容電壓VC1會從零電壓上升至第一峰值電壓。第二充放電電路134接收低準位電壓之第二邏輯信號Vq，並且根據第二邏輯信號Vq以進行放電之計時，且同時輸出第二電容電壓VC2至第二峰值檢測電路135與觸發電壓產生電路137，其中第二電容電壓VC2會從第二峰值電壓下降至零電壓(zero voltage)。

接著，第一峰值檢測電路132會檢測不斷上升之第一電容電壓VC1之峰值後輸出第一直流電壓VP1至第一門檻電壓產生電路133。因為第一峰值檢測電路132內部元件之壓降耗損，會使得檢測輸出之第一直流電壓VP1低於第一電容電壓VC1之峰值。同樣地，第二峰值檢測電路135會檢測不斷下降之第二電容電壓VC2之峰值後輸出第二直流電壓VP2至第二門檻電壓產生電路136。因為第二峰值檢測電路135內部元件之壓降耗損，會使得檢測輸出之第二直流電壓VP2低於第二電容電壓VC2之峰值。

當第一門檻電壓產生電路133接收到第一直流電壓VP1時，第一門檻電壓產生電路133會藉由所接收之第一補償電壓Vfa來補償第一直流電壓VP1，並使得第一直流電壓VP1補償至第一峰值電壓，其中第一峰值電壓為第一電容電壓VC1之峰值。接著，第一門檻電壓產生電路133會透過第一分壓比值來輸出第一門檻電壓αVX1，且傳送至觸發電壓產生電路137。換句話說，第一門檻電壓αVX1等於第一分壓比值乘上第一峰值電壓，其中設計者可依據電路設計需求或實際應用需求來設定第一分壓比值。

另一方面，當第二門檻電壓產生電路136接收到第二 直流電壓VP2時，第二門檻電壓產生電路136會藉由所接收之第二補償電壓Vfb來補償第二直流電壓VP2，並使得第二直流電壓VP2補償至第二峰值電壓，其中第二峰值電壓為第二電容電壓VC2之峰值。接著，第二門檻電壓產生電路136會透過第二分壓比值來輸出第二門檻電壓βVX2，且傳送至觸發電壓產生電路137。換句話說，第二門檻電壓βVX2等於第二分壓比值乘上第二峰值電壓，其中設計者可依據電路設計需求或實際應用需求來設定第二分壓比值。

接下來，當主開關切換信號VGS1從高準位電壓轉態為低準位電壓時(意即，汲源極電壓VDS2亦同步轉態至低準位電壓)，則同步整流控制電路110會根據感測信號VSEN將控制信號VCTL從低準位電壓轉態為高準位電壓。亦即，同步開關SS之閘源極電壓VGS2為高準位電壓。所以，主開關MS為關閉狀態，同步開關SS為導通狀態。

當第二充放電電路134之第二電容電壓VC2放電至低於第二門檻電壓βVX2時，觸發電壓產生電路137會輸出第二放電脈衝信號Vtb至第二充放電電路134以加速將第二電容電壓VC2放電至零。此時，觸發電壓產生電路137會輸出開關截止脈衝信號Vt至分壓電路140。接著，分壓電路140會根據汲源極電壓VDS2與開關截止脈衝信號Vt而輸出感測信號VSEN至同步整流控制電路110。如果感測信號VSEN之電壓低於預定門檻電壓時，則同步整流控制電路110會傳送控制信號VCTL至同步開關SS以在下一個開關切換週期開始前提早關閉同步開關SS，亦即控制信號VCTL之電壓從高準位電壓轉態至低準位電壓。最後，當開 關截止脈衝信號Vt從高準位電壓轉態至低準位電壓時，則返馳式電源轉換器200進入「下一個開關切換週期」。

在「下一個開關切換週期」，因為第一邏輯信號Vqbar為低準位電壓且第二邏輯信號Vq為高準位電壓，所以第一充放電電路131進行放電之計時，第二充放電電路134進行充電之計時，其餘工作機制與上述類似，在此不再贅述。

據此，本揭露內容之返馳式電源轉換器200能夠在連續導通模式下避免擊穿問題之發生，進而降低同步整流開關之電壓應力與電流應力，提升整體轉換效率以及降低成本。再者，本發明實施例無需任何的初級側信號之輸入即可獨立於次級側獨立工作，因此不需要任何如脈衝變壓器或光耦合器等之信號隔離傳遞元件，故能同時提升電路功率密度與降低成本。

為了更詳細地教示本揭露內容所述之返馳式電源轉換器200的運作流程，以下特舉另外之圖式來做更進一步的細部說明。

在接下來的多個實施例中，將描述不同於上述圖1A與圖2實施例之部分，且其餘省略部分與上述圖1A與圖2實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔返馳式電源轉換器的再一實施例〕

請同時參照圖3至圖8，圖3為根據本發明實施例之取樣電路之細部電路示意圖。圖4為根據本發明實施例之第一充放電電路之細部電路圖。圖5為根據本發明實施例之第二充放電電路之細部電路圖。圖6為根據本發明實施例 之第一峰值檢測電路與第一門檻電壓產生電路之細部電路圖。圖7為根據本發明實施例之第二峰值檢測電路與第二門檻電壓產生電路之細部電路圖。圖8為根據本發明實施例之觸發電壓產生電路示意圖。如果必要時，請同時參照圖2以利了解本揭露內容。

與上述圖2實施例不同的是，分壓電路140包括第一感測電阻Rsr1與第二感測電阻Rsr2。取樣電路120包括第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一比較器U1、第五電阻R5、第二比較器U2與D型正反器DF1。第一充放電電路131包括第一充電電阻Ra1、第二充電電阻Ra2、第三充電電阻Ra3、第一電晶體Qa1、第一計時電容C1、第二電晶體Qa2、第三電晶體Qa3、第四電晶體Qa4、第一放電電阻Ra4與第五電晶體Qa5。第二充放電電路134包括第四充電電阻Rb1、第五充電電阻Rb2、第六充電電阻Rb3、第六電晶體Qb1、第二計時電容C2、第七電晶體Qb2、第八電晶體Qb3、第九電晶體Qb4、第二放電電阻Rb4與第十電晶體Qb5。

第一峰值檢測電路132包括第一二極體Da1、第一儲存電容Ca1、第三放電電阻Ra5與第一放大器U3。第一門檻電壓產生電路133包括第一加法電阻Ra61、第二加法電阻Ra62、第二放大器U4、第三加法電阻Ra63、第四加法電阻Ra64、第一分壓電阻Ra7與第二分壓電阻Ra8。第二峰值檢測電路135包括第二二極體Db1、第二儲存電容Cb1、第四放電電阻Rb5與第三放大器U5。第二門檻電壓產生電路136包括第五加法電阻Rb61、第六加法電阻Rb62、第四放大器U6、第七加法電阻Rb63、第八加法電阻Rb64、 第三分壓電阻Rb7與第四分壓電阻Rb8。觸發電壓產生電路137包括第三比較器U3、第一及閘U10(AND gate)、第四比較器U9、第二及閘U10與或閘U11(OR gate)。

第二感測電阻Rsr2之一端耦接同步開關SS之汲極，第二感測電阻Rsr2之另一端耦接第一感測電阻Rsr1之一端且輸出感測信號VSEN至同步整流控制電路110。第一感測電阻Rsr1之另一端接收開關截止脈衝信號Vt。第一電阻R1之一端耦接同步開關SS之汲極。第二電阻R2之一端耦接第一電阻R1之另一端，第二電阻R2之另一端耦接第二接地電壓GND2。第三電阻R3之一端耦接第一電阻R1之另一端。第四電阻R4之一端接收第一電壓V1。第一比較器U1之負輸入端耦接第三電阻R3之另一端，第一比較器U1之正輸入端耦接第四電阻R4之另一端。第五電阻R5之一端耦接第一比較器U1之正輸入端，第五電阻R5之另一端耦接第一比較器U1之輸出端。第二比較器U2之負輸入端耦接第一比較器U1之輸出端，第二比較器U2之正輸入端接收第二電壓V2。D型正反器DF1之資料輸入端耦接其資料反輸出端，D型正反器DF1之資料輸出端輸出第一邏輯信號Vqbar，D型正反器DF1之資料反輸出端輸出第二邏輯信號Vq，D型正反器DF1之時脈輸入端耦接第二比較器U2之輸出端且接收時脈信號CLK。

第二充電電阻Ra2之一端耦接第一充電電阻Ra1之另一端，第二充電電阻Ra2之另一端耦接第二接地電壓GND2。第三充電電阻Ra3之一端耦接系統電壓VCC。第一電晶體Qa1之基極耦接第一充電電阻Ra1之另一端，第一電晶體Qa1之射極耦接第三充電電阻Ra3之另一端。第一計時 電容C1之一端耦接第一電晶體Qa1之集極，第一計時電容C1之另一端耦接第二接地電壓GND2，其中第一充電電阻Ra1、第二充電電阻Ra2、第三充電電阻Ra3與第一電晶體Qa1構成第一充電電流源。第二電晶體Qa2之汲極耦接第一計時電容C1之一端，第二電晶體Qa2之閘極接收第一放電脈衝信號Vta，第二電晶體Qa2之源極耦接第二接地電壓GND2。第三電晶體Qa3之集極耦接第一計時電容C1之一端，第三電晶體Qa3之射極耦接第二接地電壓GND2。第四電晶體Qa4之基極耦接第三電晶體Qa3之基極，第四電晶體Qa4之射極耦接第二接地電壓GND2。第一放電電阻Ra4之一端耦接系統電壓VCC，第一放電電阻Ra4之另一端耦接第四電晶體Qa4之集極與基極。第五電晶體Qa5之汲極耦接第一放電電阻Ra4之另一端，第五電晶體Qa5之閘極接收第一邏輯信號Vqbar，第五電晶體Qa5之源極耦接第二接地電壓GND2，其中第三電晶體Qa3、第四電晶體Qa4與第一放電電阻Ra4構成第一放電電流源。

第四充電電阻Rb1之一端耦接系統電壓。第五充電電阻Rb2之一端耦接第四充電電阻Rb1之另一端，第五充電電阻Rb2之另一端耦接第二接地電壓GND2。第六充電電阻Rb3之一端耦接系統電壓VCC。第六電晶體Qb1之基極耦接第四充電電阻Rb1之另一端，第六電晶體Qb1之射極耦接第六充電電阻Rb3之另一端。第二計時電容C2之一端耦接第六電晶體Qb1之集極，第二計時電容C2之另一端耦接第二接地電壓GND2，其中第四充電電阻Rb1、第五充電電阻Rb2、第六充電電阻Rb3與第六電晶體Qb1構成第二充電電流源。第七電晶體Qb2之汲極耦接第二計時電容C2 之一端，第七電晶體Qb2之閘極接收第二放電脈衝信號Vtb，第七電晶體Qb2之源極耦接第二接地電壓GND2。第八電晶體Qb3之集極耦接第二計時電容C2之一端，第八電晶體Qb3之射極耦接第二接地電壓GND2。第九電晶體Qb4之基極耦接第八電晶體Qb3之基極，第九電晶體Qb4之射極耦接第二接地電壓GND2。第二放電電阻Rb4之一端耦接系統電壓VCC，第二放電電阻Rb4之另一端耦接第九電晶體Qb4之集極與基極。第十電晶體Qb5之汲極耦接第二放電電阻Rb4之另一端，第十電晶體Qb5之閘極接收第二邏輯信號Vq，第十電晶體Qb5之源極耦接第二接地電壓GND2，其中第八電晶體Qb3、第九電晶體Qb4與第二放電電阻Rb4構成第二放電電流源。

第一儲存電容Ca1之一端耦接第一二極體Da1之陰極，第一儲存電容Ca1之另一端耦接第二接地電壓GND2。第三放電電阻Ra5並聯耦接第一儲存電容C1。第一放大器U3之正輸入端耦接第一儲存電容C1之一端，第一放大器U3之負輸入端耦接第一放大器U3之輸出端，其中第一放大器U3之輸出端輸出第一直流電壓VP1，並且第一直流電壓VP1等於第一電容電壓VC1之峰值減去第一二極體Da1之順向導通電壓。第一加法電阻Ra61之一端接收第一直流電壓VP1。第二加法電阻Ra62之一端耦接第一加法電阻Ra61之另一端，第二加法電阻Ra62之另一端耦接第一補償電壓Vfa，其中第一補償電壓Vfa為第一二極體Da1之順向導通電壓。第二放大器U4之正輸入端耦接第一加法電阻Ra61之另一端。第三加法電阻Ra63之一端耦接第二放大器U4之負輸入端，第三加法電阻Ra63之另一端耦接第 二接地電壓GND2。第四加法電阻Ra64之一端耦接第三加法電阻Ra63之一端，第四加法電阻Ra64之另一端耦接第二放大器U4之輸出端，並且於第二放大器U4之輸出端輸出第一峰值電壓VX1，第一峰值電壓VX1為第一電容電壓VC1之峰值。第一分壓電阻Ra7之一端接收第一峰值電壓VX1。第二分壓電阻Ra8之一端耦接第一分壓電阻Ra7之另一端且輸出第一門檻電壓αVX1，第二分壓電阻Ra8之另一端耦接第二接地電壓GND2，其中第二分壓電阻Ra8之電阻值除以第一及第二分壓電阻Ra7、Ra8之相加電阻值為第一分壓比值，第一門檻電壓αVX1為第一分壓比值乘上第一峰值電壓VX1。

第二儲存電容Cb1之一端耦接第二二極體Db1之陰極，第二儲存電容Cb1之另一端耦接第二接地電壓GND。第四放電電阻Rb5並聯耦接第二儲存電容Cb1。第三放大器U5之正輸入端耦接第二儲存電容Cb1之一端，第三放大器U5之負輸入端耦接第三放大器U5之輸出端，其中第三放大器U5之輸出端輸出第二直流電壓VP2，並且第二直流電壓VP2等於第二電容電壓VC2之峰值減去第二二極體Db1之順向導通電壓。第五加法電阻Rb61之一端接收第二直流電壓VP2。第六加法電阻Rb62之一端耦接第五加法電阻Rb61之另一端，第六加法電阻Rb62之另一端耦接第二補償電壓Vfb，其中第二補償電壓Vfb為第二二極體Db1之順向導通電壓。第四放大器U6之正輸入端耦接第五加法電阻Rb61之另一端。第七加法電阻Rb63之一端耦接第四放大器U6之負輸入端，第七加法電阻Rb63之另一端耦接第二接地電壓GND2。第八加法電阻Rb64之一端耦接第七加 法電阻Rb63之一端，第八加法電阻Rb64之另一端耦接第四放大器U6之輸出端，並且於第四放大器U6之輸出端輸出第二峰值電壓VX2，第二峰值電壓VX2為第二電容電壓VC2之峰值。第三分壓電阻Rb7之一端接收第二峰值電壓VX2。第四分壓電阻Rb8之一端耦接第三分壓電阻Rb7之另一端且輸出第二門檻電壓βVX2，第四分壓電阻Rb8之另一端耦接第二接地電壓GND2，其中第四分壓電阻Rb8之電阻值除以第三及第四分壓電阻Rb7、Rb8之電阻比值為第二分壓比值，第二門檻電壓βVX2為第二分壓比值乘上第二峰值電壓VX2。

第三比較器U7之正輸入端接收第一門檻電壓αVX1，第三比較器U7之負輸入端接收第一電容電壓VC1。第一及閘U8(AND gate)耦接第二邏輯信號Vq與第三比較器U7之輸出端，第一及閘U8輸出第一放電脈衝信號Vta。第四比較器U8之正輸入端接收第二門檻電壓βVX2，第四比較器U9之負輸入端接收第二電容電壓VC2。第二及閘U10耦接第一邏輯信號Vqbar與第四比較器U9之輸出端，第二及閘U10輸出第二放電脈衝信號Vtb。或閘U11(OR gate)耦接至第一及第二及閘U8、U10之輸出端。

在進行下述說明前，須說明的是，為了更清楚教示本揭露內容，以下請搭配圖9之波形圖以更了解本發明。圖9為根據本發明實施例之返馳式電源轉換器之驅動波形圖。

於連續導通模式下，當主開關MS接收主開關切換信號VGS1而導通時，輸入電壓VIN會以打點為正而跨壓於變壓器TF之初級側繞組NP11，因此在次級側之繞組NS11便會感應出VIN(NS11/NP11)之打點為正之跨壓，此電壓加 上輸出電壓VOUT即為同步開關SS之汲源極電壓VDS2，這可被視為邏輯上之高準位電壓；相反地，當主開關MS接收主開關切換信號VGS1而截止時，本體二極體D1會被迫導通提供激磁電感Lm釋能之電流路徑，之後同步開關SS會被同步整流控制電路110所驅動而導通。如果將本體二極體D1與導通電阻視為理想狀態，無論電流流經本體二極體D1或同步開關SS之通道，此時同步開關SS之汲源極電壓VDS2可視為邏輯上之低準位電壓。據此，同步開關SS之汲源極電壓VDS2之信號波形理想上可同步反應出初級側之主開關切換信號VGS1之波形，因而本揭露內容之返馳式電源轉換器100無需任何初級側信號之輸入即可獨立於次級側工作。

在開關切換週期T1開始時，主開關切換信號VGS1為高準位電壓(意即，汲源極電壓VDS2亦為高準位電壓)。在本實施例中，返馳式電源轉換器會利用取樣電路120中的電阻R1~R5、比較器U1~U2與D型正反器DF1來取樣同步開關SS之汲源極電壓VDS2，並且取樣電路120會根據第一電壓V1、第二電壓V2與時脈信號CLK來輸出邏輯上互補之第一邏輯信號Vqbar與第二邏輯信號Vq，其中時脈信號CLK與主開關切換信號VGS1同步，並且第一電壓V1與第二電壓V2可由設計者所預先設定之參考電壓(reference voltage)。

接著，第一充放電電路131中的第五電晶體Qa5接收高準位電壓之第一邏輯信號Vqbar，並且第一充放電電路131根據第一邏輯信號Vqbar，利用充電電阻Ra1~Ra3與第一電晶體Qa1對第一計時電容C1進行充電之計時(充電 電流自第一電晶體Qa1之集極流出)，且同時輸出第一電容電壓VC1至第一峰值檢測電路132與觸發電壓產生電路137，其中第一電容電壓VC1會從零電壓上升至第一峰值電壓。同時，第二充放電電路134中的第十電晶體Qb5接收低準位電壓之第二邏輯信號Vq，並且第二充放電電路134根據第二邏輯信號Vq，從第二計時電容C2向第一放電電流源進行放電之計時(放電電流自第二計時電容C2之一端流至第八電晶體Qb3之集極)，且同時輸出第二電容電壓VC2至第二峰值檢測電路135與觸發電壓產生電路137，其中第二電容電壓VC2會從第二峰值電壓下降至零電壓。

接著，當第一峰值檢測電路132接收到第一電容電壓VC1時，第一峰值檢測電路132會檢測不斷上升之第一電容電壓VC1之峰值後輸出第一直流電壓VP1至第一門檻電壓產生電路133，其中第一放大器U3之組態為電壓隨耦器(voltage follower)。因為第一二極體Da1之順向導通壓降，會使得第一放大器U3所輸出之第一直流電壓VP1低於第一電容電壓VC1之峰值。同樣地，當第二峰值檢測電路135接收到第二電容電壓VC2時，第二峰值檢測電路135會檢測不斷上升之第二電容電壓VC2之峰值後輸出第一直流電壓VP2至第二門檻電壓產生電路135，其中第三放大器U5之組態為電壓隨耦器(voltage follower)。因為第二二極體Db1之順向導通壓降，會使得第三放大器U5所輸出之第二直流電壓VP2低於第二電容電壓VC2之峰值。

在本實施例中，第一門檻電壓產生電路133與第二門檻電壓產生電路136為非反向加法器。當第一門檻電壓產生電路133接收到第一直流電壓VP1時，第一門檻電壓產 生電路133會藉由所接收之第一補償電壓Vfa來補償第一直流電壓VP1，並使得第一直流電壓VP1補償至第一峰值電壓VX1，其中第一峰值電壓VX1為第一電容電壓VC1之峰值。換句話說，第一門檻電壓產生電路133利用第一加法電阻~第四加法電阻(Ra61~Ra64)與第二放大器U4來進行加法運算，並使得第二放大器U4之輸出端輸出第一峰值電壓。接著，第一門檻電壓產生電路133會透過第一分壓電阻Ra7與第第二分壓電阻Ra8所形成的分壓電路來輸出第一門檻電壓αVX1，且傳送至觸發電壓產生電路137，其中第二分壓電阻Ra8之電阻值除以第一分壓電阻Ra7與第二分壓電阻Ra8之相加電阻值為第一分壓比值。換句話說，第一門檻電壓αVX1等於第一分壓比值乘上第一峰值電壓VX1，其中設計者可依據電路設計需求或實際應用需求來設定第一分壓比值。

另一方面，當第二門檻電壓產生電路136接收到第二直流電壓VP2時，第二門檻電壓產生電路136會藉由所接收之第二補償電壓Vfb來補償第二直流電壓VP2，並使得第二直流電壓VP2補償至第二峰值電壓VX2，其中第二峰值電壓VX2為第二電容電壓VC2之峰值。換句話說，第二門檻電壓產生電路136利用第五加法電阻~第八加法電阻(Rb61~Rb64)與第四放大器U6來進行加法運算，並使得第四放大器U6之輸出端輸出第二峰值電壓VX2。接著，第二門檻電壓產生電路136會透過第三分壓電阻Rb7與第四分壓電阻Rb8所形成的分壓電路來輸出第二門檻電壓βVX2，且傳送至觸發電壓產生電路137，其中第四分壓電阻Rb8之電阻值除以第三分壓電阻Rb7與第四分壓電阻Rb8之相 加電阻值為第二分壓比值。換句話說，第二門檻電壓βVX2等於第二分壓比值乘上第二峰值電壓VX2，其中設計者可依據電路設計需求或實際應用需求來設定第二分壓比值。

接下來，當主開關切換信號VGS1從高準位電壓轉態為低準位電壓時(意即，汲源極電壓VDS2亦同步轉態至低準位電壓)，則同步整流控制電路110會根據感測信號VSEN將控制信號VCTL從低準位電壓轉態為高準位電壓。亦即，同步開關SS之閘源極電壓VGS2為高準位電壓。所以，主開關MS為關閉狀態，同步開關SS為導通狀態。

當第二計時電容C2之第二電容電壓VC2放電至低於第二門檻電壓βVX2時且第四比較器U9判斷而決定第二容電壓VC2放電至低於第二門檻電壓βVX2時，則第四比較器U9會輸出高準位電壓至第二及閘U10，此時，由於第一邏輯信號Vqbar亦為高準位電壓，所以第二及閘U10會輸出高準位電壓之第二放電脈衝信號Vtb至第二充放電電路134內之第二電晶體Qa2，以加速將第二電容電壓VC2放電至零。接著，或閘U11接收到高準位電壓之第二放電脈衝信號Vtb會同時輸出開關截止脈衝信號Vt至分壓電路140之第一感測電阻Rsr1。接著，分壓電路140透過第一感測電阻Rsr1與第二感測電阻Rsr2感測同步開關SS之汲源極電壓VDS2與開關截止脈衝信號Vt，以輸出感測信號VSEN至同步整流感測電路110。如果感測信號VSEN之電壓低於預定門檻電壓時，則同步整流控制電路110會傳送控制信號VCTL至同步開關SS以在下一個開關切換週期開始前提早關閉同步開關SS，亦即控制信號VCTL之電壓從高準位電壓轉態至低準位電壓。最後，當開關截止脈衝信 號Vt從高準位電壓轉態低準位電壓時，則返馳式電源轉換器進入「下一個開關切換週期」T2。

在「下一個開關切換週期」T2，因為第一邏輯信號Vqbar為低準位電壓且第二邏輯信號Vq為高準位電壓，所以第一充放電電路131進行放電之計時，第二充放電電路134進行充電之計時，其餘工作機制與上述類似，在此不再贅述。附帶一提的是，之後不斷重複開關切換週期T1與下一個開關切換週期T2之工作機制。

據此，本揭露內容之返馳式電源轉換器能夠在連續導通模式下避免擊穿問題之發生，進而降低同步整流開關之電壓應力與電流應力，提升整體轉換效率以及降低成本。再者，本發明實施例無需任何的初級側信號之輸入即可獨立於次級側獨立工作，因此不需要任何如脈衝變壓器或光耦合器等之信號隔離傳遞元件，故能同時提升電路功率密度與降低成本。

〔電子裝置的一實施例〕

請參照圖10，圖10為根據本發明實施例之電子裝置之示意圖。電子裝置1000包括返馳式電源轉換器1010與負載1020。返馳式電源轉換器1010可以是上述實施例中之返馳式電源轉換器100、200的其中之一，且用以提供輸出電壓VOUT給負載。電子裝置1000可以是各種類型的電子裝置，例如手持裝置或行動裝置等。

〔實施例的可能功效〕

綜上所述，本發明實施例所提出之返馳式電源轉換器與電子裝置，能夠在連續導通模式下避免擊穿問題之發生，進而降低同步整流開關之電壓應力與電流應力，提升整 體轉換效率以及降低成本。再者，本發明實施例無需任何的初級側信號之輸入即可獨立於次級側獨立工作，因此不需要任何如脈衝變壓器或光耦合器等之信號隔離傳遞元件，故能同時提升電路功率密度與降低成本。

在本揭露內容多個實施例中至少一實施例，不論操作於連續導通模式下或不連續導通模式下，甚至在變頻操作模式下，本揭露內容所提出之同步整流機制皆能獨立於次級側正常工作。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

100、100’、200‧‧‧返馳式電源轉換器

110‧‧‧同步整流控制電路

120‧‧‧取樣電路

130‧‧‧運算電路

131‧‧‧第一充放電電路

132‧‧‧第一峰值檢測電路

133‧‧‧第一門檻電壓產生電路

134‧‧‧第二充放電電路

135‧‧‧第二峰值檢測電路

136‧‧‧第二門檻電壓產生電路

137‧‧‧觸發電壓產生電路

140‧‧‧分壓電路

1000‧‧‧電子裝置

1010‧‧‧返馳式電源轉換器

1020‧‧‧負載

C1‧‧‧第一計時電容

C2‧‧‧第二計時電容

Ca1、Cb1‧‧‧儲存電容

Cvcc‧‧‧繞組電容

CLK‧‧‧時脈信號

D1‧‧‧本體二極體

Da1、Db1‧‧‧二極體

Dvcc‧‧‧繞組二極體

DF1‧‧‧D型正反器

GND1‧‧‧第一接地電壓

GND2‧‧‧第二接地電壓

Lm‧‧‧激磁電感

MS‧‧‧主開關

NP11、NS11‧‧‧繞組

NVCC‧‧‧第一側級繞組

NS‧‧‧第二側級繞組

Qa1~Qa5、Qb1~Qb5‧‧‧電晶體

R1~R5‧‧‧電阻

Ra1~Ra3、Rb1~Rb3‧‧‧充電電阻

Ra4、Ra5、Rb4、Rb5‧‧‧放電電阻

Ra61~Ra64、Rb61~Rb64‧‧‧加法電阻

Ra7、Ra8、Rb7、Rb8‧‧‧分壓電阻

Rsr1‧‧‧第一感測電阻

Rsr2‧‧‧第二感測電阻

SS‧‧‧同步開關

T1‧‧‧開關切換週期

T2‧‧‧下一個開關切換週期

TF‧‧‧變壓器

U1‧‧‧第一比較器

U2‧‧‧第二比較器

U3‧‧‧第一放大器

U4‧‧‧第二放大器

U5‧‧‧第三放大器

U6‧‧‧第四放大器

U7‧‧‧第三比較器

U8‧‧‧第一及閘

U9‧‧‧第四比較器

U10‧‧‧第二及閘

U11‧‧‧或閘

V1‧‧‧第一電壓

V2‧‧‧第二電壓

V3‧‧‧第三電壓

Vfa‧‧‧第一補償電壓

Vfb‧‧‧第二補償電壓

VC1‧‧‧第一電容電壓

VC2‧‧‧第二電容電壓

VCC‧‧‧系統電壓

VP1‧‧‧第一直流電壓

VP2‧‧‧第二直流電壓

Vt‧‧‧開關截止脈衝信號

Vta‧‧‧第一放電脈衝信號

Vtb‧‧‧第二放電脈衝信號

Vqbar‧‧‧第一邏輯信號

Vq‧‧‧第二邏輯信號

VCTL‧‧‧控制信號

VDS2‧‧‧汲源極電壓

VGS2‧‧‧閘源極電壓

VGS1‧‧‧主開關切換信號

VSEN‧‧‧感測信號

VIN‧‧‧輸入電壓

VX1‧‧‧第一峰值電壓

VX2‧‧‧第二峰值電壓

VOUT‧‧‧輸出電壓

α VX1‧‧‧第一門檻電壓

β VX2‧‧‧第二門檻電壓

上文已參考隨附圖式來詳細地說明本發明之具體實施例，藉此可對本發明更為明白，在該等圖式中：圖1A為根據本發明實施例之低側返馳式電源轉換器之示意圖。

圖1B為根據本發明實施例之高側返馳式電源轉換器之示意圖。

圖2為根據本發明另一實施例之低側返馳式電源轉換器之區塊示意圖。

圖3為根據本發明實施例之取樣電路之細部電路示意圖。

圖4為根據本發明實施例之第一充放電電路之細部電路圖。

圖5為根據本發明實施例之第二充放電電路之細部電路圖。

圖6為根據本發明實施例之第一峰值檢測電路與第一門檻電壓產生電路之細部電路圖。

圖7為根據本發明實施例之第二峰值檢測電路與第二門檻電壓產生電路之細部電路圖。

圖8為根據本發明實施例之觸發電壓產生電路示意圖。

圖9為根據本發明實施例之返馳式電源轉換器之驅動波形圖。

圖10為根據本發明實施例之電子裝置之示意圖。

100‧‧‧返馳式電源轉換器

110‧‧‧同步整流控制電路

120‧‧‧取樣電路

130‧‧‧運算電路

140‧‧‧分壓電路

CLK‧‧‧時脈信號

D1‧‧‧本體二極體

GND1‧‧‧第一接地電壓

GND2‧‧‧第二接地電壓

Lm‧‧‧激磁電感

MS‧‧‧主開關

NP11、NS11‧‧‧繞組

SS‧‧‧同步開關

TF‧‧‧變壓器

V1‧‧‧第一電壓

V2‧‧‧第二電壓

Vt‧‧‧開關截止脈衝信號

Vta‧‧‧第一放電脈衝信號

Vtb‧‧‧第二放電脈衝信號

Vqbar‧‧‧第一邏輯信號

Vq‧‧‧第二邏輯信號

VCTL‧‧‧控制信號

VDS2‧‧‧汲源極電壓

VGS2‧‧‧閘源極電壓

VGS1‧‧‧主開關切換信號

VSEN‧‧‧感測信號

VIN‧‧‧輸入電壓

VOUT‧‧‧輸出電壓

Claims (25)

1. 一種返馳式電源轉換器，適用於同步整流，該返馳式電源轉換器將所接收一輸入電壓轉換為一輸出電壓，該返馳式電源轉換器包括：一變壓器，具有一初級側與一次級側，其中一激磁電感之兩端耦接至該變壓器之該初級側之繞組；一主開關，其控制端接收一主開關切換信號以控制該主開關之開關切換，其汲極耦接該變壓器之該初級側之繞組，其源極耦接一第一接地電壓；一同步開關，耦接該變壓器之該次級側之繞組，並且該同步開關之汲極與源極分別耦接一本體二極體之陰極與陽極，其汲源極電壓之信號等於該主開關切換信號；一同步整流控制電路，耦接該同步開關與一分壓電路，用以依據所接收之一感測信號，傳送一控制信號至該同步開關之控制端，以據此控制該同步開關之導通與載止，其中該感測信號為該分壓電路依據一開關截止脈衝信號與該同步開關之汲源極電壓之信號所產生；一取樣電路，耦接該同步開關之汲極，以產生一第一邏輯信號與一第二邏輯信號；以及一運算電路，耦接該取樣電路，該運算電路接收且根據該第一與該第二邏輯信號以進行充放電之計時，進而輸出一開關截止脈衝信號至該分壓電路，其中如果該感測信號之電壓低於一預定門檻電壓，該同步開關則根據該控制信號進入截止狀態，並且當該同步開關截止時，則該本體二極體導通以提供該激磁電感釋能之電流路徑； 其中當該第一邏輯信號或該第二邏輯信號為低準位電壓時，則運算電路內進行放電之計時，當該第一邏輯信號或該第二邏輯信號為高準位電壓時，則運算電路內進行充電之計時，其中該第一與該第二邏輯信號為邏輯上互補。
2. 如申請專利範圍第1項所述之返馳式電源轉換器，其中該返馳式電源轉換器在同步整流時，該返馳式電源轉換器於該電壓器之該次級側獨立工作。
3. 如申請專利範圍第1項所述之返馳式電源轉換器，其中在一開關切換週期，當該主開關切換信號轉態為低準位電壓時，則該控制信號轉態為高準位電壓，並且當該感測信號之電壓低於該預定門檻電壓時，該控制信號轉態為低準位電壓以提前關閉該同步開關。
4. 如申請專利範圍第1項所述之返馳式電源轉換器，其中當放電至低於一計時門檻電壓時，則該運算電路輸出該開關截止脈衝信號以關閉該同步開關，並且當該開關截止脈衝信號轉態至低準位電壓時，則該主開關切換信號轉態至高準位電壓。
5. 如申請專利範圍第1項所述之返馳式電源轉換器，其中該取樣電路更接收一時脈信號，以產生該第一與該第二邏輯信號，其中該時脈信號與該主開關切換信號同步。
6. 如申請專利範圍第1項所述之返馳式電源轉換器，其中該運算電路包括：一第一充放電電路，接收該第一邏輯信號以進行充放電之計時，並且輸出一第一電容電壓；一第一峰值檢測電路，耦接該第一充放電電路，以接收該第 一電容電壓且輸出一第一直流電壓，其中該第一直流電壓低於該第一電容電壓之峰值；以及一第一門檻電壓產生電路，耦接該第一峰值檢測電路，且接收該第一直流電壓與一第一補償電壓以產生一第一峰值電壓，進而透過一第一分壓比值輸出一第一門檻電壓，其中該第一門檻電壓為該計時門檻電壓，且該第一峰值電壓為該第一電容電壓之峰值。
7. 如申請專利範圍第6項所述之返馳式電源轉換器，其中該運算電路更包括：一第二充放電電路，接收該第二邏輯信號以進行充放電之計時，並且輸出一第二電容電壓；一第二峰值檢測電路，耦接該第二充放電電路，以接收該第二電容電壓且輸出一第二直流電壓，其中該第二直流電壓低於該第二電容電壓之峰值；以及一第二門檻電壓產生電路，耦接該第二峰值檢測電路，且接收該第二直流電壓與一第二補償電壓以產生一第二峰值電壓，進而透過一第二分壓比值輸出一第二門檻電壓，其中該第二門檻電壓為該計時門檻電壓，且該第二峰值電壓為該第二電容電壓之峰值。
8. 如申請專利範圍第7項所述之返馳式電源轉換器，其中該運算電路更包括：一觸發電壓產生電路，耦接該取樣電路、該第一及該第二充放電電路、該第一及該第二門檻電路與該分壓電路，其中該觸發電壓產生電路接收且根據該第一及該第二邏輯 信號、該第一及該第二電容電壓與該第一及該第二門檻電壓，以輸出該開關截止脈衝信號、一第一放電脈衝信號與一第二放電脈衝信號。
9. 如申請專利範圍第8項所述之返馳式電源轉換器，其中當該第一電容電壓低於該第一門檻電壓時，該觸發電壓產生電路輸出該第一放電脈衝信號至該第一充放電電路，以將該第一電容電壓降為零。
10. 如申請專利範圍第8項所述之返馳式電源轉換器，其中當該第二電容電壓低於該第二門檻電壓時，該觸發電壓產生電路輸出該第二放電脈衝信號至該第二充放電電路，以將該第二電容電壓降為零。
11. 如申請專利範圍第9或10項所述之返馳式電源轉換器，其中當觸發電壓產生電路輸出該第一或該第二放電脈衝信號時，同時輸出該開關截止脈衝信號以在下一開關切換週期開始前提早關閉該同步開關。
12. 如申請專利範圍第1項所述之返馳式電源轉換器，其中該取樣電路包括：一第一電阻，其一端耦接該同步開關之汲極；一第二電阻，其一端耦接該第一電阻之另一端，其另一端耦接一第二接地電壓；一第三電阻，其一端耦接該第一電阻之另一端；一第四電阻，其一端接收一第一電壓；一第一比較器，其負輸入端耦接該第三電阻之另一端，其正輸入端耦接該第四電阻之之另一端；一第五電阻，其一端耦接該第一比較器之正輸入端，其另一端耦接該第一比較器之輸出端； 一第二比較器，其負輸入端耦接該第一比較器之輸出端，其正輸入端接收一第二電壓；以及一D型正反器，其資料輸入端耦接其資料反輸出端，其資料輸出端輸出該第一邏輯信號，其資料反輸出端輸出該第二邏輯信號，其時脈輸入端耦接該第二比較器之輸出端且接收一時脈信號。
13. 如申請專利範圍第6項所述之返馳式電源轉換器，其中該第一充放電電路包括：一第一充電電阻，其一端耦接一系統電壓；一第二充電電阻，其一端耦接該第一充電電阻之另一端，其另一端耦接一第二接地電壓；一第三充電電阻，其一端耦接該系統電壓；一第一電晶體，其基極耦接該第一充電電阻之另一端，其射極耦接該第三充電電阻之另一端；以及一第一計時電容，其一端耦接該第一電晶體之集極，其另一端耦接該第二接地電壓，其中該第一充電電阻、該第二充電電阻、該第三充電電阻與該第一電晶體構成一第一充電電流源。
14. 如申請專利範圍第13項所述之返馳式電源轉換器，其中該第一充放電電路更包括：一第二電晶體，其汲極耦接該第一計時電容之一端，其閘極接收一第一放電脈衝信號，其源極耦接該第二接地電壓；一第三電晶體，其集極耦接該第一計時電容之一端，其射極耦接該第二接地電壓；一第四電晶體，其基極耦接該第三電晶體之基極，其射極耦 接該第二接地電壓；一第一放電電阻，其一端耦接該系統電壓，其另一端耦接該第四電晶體之集極與基極；以及一第五電晶體，其汲極耦接該第一放電電阻之另一端，其閘極接收該第一邏輯信號，其源極耦接該第二接地電壓，其中該第三電晶體、該第四電晶體與該第一放電電阻構成一第一放電電流源。
15. 如申請專利範圍第14項所述之返馳式電源轉換器，其中當該第一邏輯信號為高準位電壓時，該第一充電電流源對該第一計時電容進行充電，以產生該第一電容電壓，當該第一邏輯信號為低準位電壓時，該第一計時電容對該第一放電電流源進行放電，以釋放該第一電容電壓，其中當該第一電容電壓低於該第一門檻電壓時，該第二電晶體根據該第一放電脈衝信號而開啟，以加速該第一計時電容之放電而使該第一電容電壓降為零。
16. 如申請專利範圍第7項所述之返馳式電源轉換器，其中該第二充放電電路包括：一第四充電電阻，其一端耦接一系統電壓；一第五充電電阻，其一端耦接該第四充電電阻之另一端，其另一端耦接一第二接地電壓；一第六充電電阻，其一端耦接該系統電壓；一第六電晶體，其基極耦接該第四充電電阻之另一端，其射極耦接該第六充電電阻之另一端；以及一第二計時電容，其一端耦接該第六電晶體之集極，其另一端耦接該第二接地電壓，其中該第四充電電阻、該第五充電電阻、該第六充電電阻與該第六電晶體構成一第二 充電電流源。
17. 如申請專利範圍第16項所述之返馳式電源轉換器，其中該第二充放電電路更包括：一第七電晶體，其汲極耦接該第二計時電容之一端，其閘極接收一第二放電脈衝信號，其源極耦接該第二接地電壓；一第八電晶體，其集極耦接該第二計時電容之一端，其射極耦接該第二接地電壓；一第九電晶體，其基極耦接該第八電晶體之基極，其射極耦接該第二接地電壓；一第二放電電阻，其一端耦接該系統電壓，其另一端耦接該第九電晶體之集極與基極；以及一第十電晶體，其汲極耦接該第二放電電阻之另一端，其閘極接收該第二邏輯信號，其源極耦接該第二接地電壓，其中該第八電晶體、該第九電晶體與該第二放電電阻構成一第二放電電流源。
18. 如申請專利範圍第17項所述之返馳式電源轉換器，其中當該第二邏輯信號為高準位電壓時，該第二充電電流源對該第二計時電容進行充電，以產生該第二電容電壓，當該第二邏輯信號為低準位電壓時，該第二計時電容對該第二放電電流源進行放電，以釋放該第二電容電壓，其中當該第二電容電壓低於該第二門檻電壓時，該第七電晶體根據該第二放電脈衝信號而開啟，以加速該第二計時電容之放電而使該第二電容電壓降為零。
19. 如申請專利範圍第6項所述之返馳式電源轉換器，其中該第一峰值檢測電路包括： 一第一二極體，其陽極接收該第一電容電壓；一第一儲存電容，其一端耦接該第一二極體之陰極，其另一端耦接一第二接地電壓；一第三放電電阻，並聯耦接該第一儲存電容；一第一放大器，其正輸入端耦接該第一儲存電容之一端，其負輸入端耦接該第一放大器之輸出端，其中該第一放大器之輸出端輸出該第一直流電壓，並且該第一直流電壓等於該第一電容電壓之峰值減去該第一二極體之順向導通電壓。
20. 如申請專利範圍第19項所述之返馳式電源轉換器，其中該第一門檻電壓產生電路包括：一第一加法電阻，其一端接收該第一直流電壓；一第二加法電阻，其一端耦接該第一加法電阻之另一端，其另一端耦接該第一補償電壓，其中該第一補償電壓為該第一二極體之順向導通電壓；一第二放大器，其正輸入端耦接該第一加法電阻之另一端；一第三加法電阻，其一端耦接該第二放大器之負輸入端，其另一端耦接該第二接地電壓；一第四加法電阻，其一端耦接該第三加法電阻之一端，其另一端耦接該第二放大器之輸出端，並且於該第二放大器之輸出端輸出該第一峰值電壓，該第一峰值電壓為該第一電容電壓之峰值；一第一分壓電阻，其一端接收該第一峰值電壓；以及一第二分壓電阻，其一端耦接該第一分壓電阻之另一端且輸出該第一門檻電壓，其另一端耦接該第二接地電壓，其中該第二分壓電阻之電阻值除以該第一及該第二分壓 電阻之相加電阻值為該第一分壓比值，該第一門檻電壓為該第一分壓比值乘上該第一峰值電壓。
21. 如申請專利範圍第7項所述之返馳式電源轉換器，其中該第二峰值檢測電路包括：一第二二極體，其陽極接收該第二電容電壓；一第二儲存電容，其一端耦接該第二二極體之陰極，其另一端耦接該第二接地電壓；一第四放電電阻，並聯耦接該第二儲存電容；一第三放大器，其正輸入端耦接該第二儲存電容之一端，其負輸入端耦接該第三放大器之輸出端，其中該第三放大器之輸出端輸出該第二直流電壓，並且該第二直流電壓等於該第二電容電壓之峰值減去該第二二極體之順向導通電壓。
22. 如申請專利範圍第21項所述之返馳式電源轉換器，其中該第二門檻電壓產生電路包括：一第五加法電阻，其一端接收該第二直流電壓；一第六加法電阻，其一端耦接該第五加法電阻之另一端，其另一端耦接該第二補償電壓，其中該第二補償電壓為該第二二極體之順向導通電壓；一第四放大器，其正輸入端耦接該第五加法電阻之另一端；一第七加法電阻，其一端耦接該第四放大器之負輸入端，其另一端耦接該第二接地電壓；一第八加法電阻，其一端耦接該第七加法電阻之一端，其另一端耦接該第四放大器之輸出端，並且於該第四放大器之輸出端輸出該第二峰值電壓，該第二峰值電壓為該第二電容電壓之峰值； 一第三分壓電阻，其一端接收該第二峰值電壓；以及一第四分壓電阻，其一端耦接該第三分壓電阻之另一端且輸出該第二門檻電壓，其另一端耦接該第二接地電壓，其中第四分壓電阻之電阻值除以該第三及該第四分壓電阻之相加電阻值為該第二分壓比值，該第二門檻電壓為該第二分壓比值乘上該第二峰值電壓。
23. 如申請專利範圍第8項所述之返馳式電源轉換器，其中該觸發電壓產生電路包括：一第三比較器，其正輸入端接收該第一門檻電壓，其負輸入端接收該第一電容電壓；一第一及閘(AND gate)，耦接該第二邏輯信號與該第三比較器之輸出端，該第一及閘輸出該第一放電脈衝信號；一第四比較器，其正輸入端接收該第二門檻電壓，其負輸入端接收該第二電容電壓；一第二及閘，耦接該第一邏輯信號與該第四比較器之輸出端，該第二及閘輸出該第二放電脈衝信號；以及一或閘(OR gate)，耦接至該第一及該第二及閘之輸出端以接收該第一及該第二放電脈衝信號，其中當該第一或該第二放電脈衝信號為高準位電壓時，該或閘同時輸出該開關截止脈衝信號以在下一開關切換週期開始前提早關閉該同步開關。
24. 一種電子裝置，包括：如申請專利範圍第1項所述之返馳式電源轉換器，適用於連續導通模式或不連續導通模式下之同步整流；以及一負載，耦接該返馳式電源轉換器以接收該輸出電壓。
25. 如申請專利範圍第24項所述之電子裝置，其中該返馳式電 源轉換器在同步整流時，該返，馳式電源轉換器於該變壓器之該次級側獨立工作，並且在一開關切換週期，當該主開關切換信號轉態為低準位電壓時，則該控制信號轉態為高準位電壓，並且當該感測信號之電壓低於該預定門檻電壓時，該控制信號轉態為低準位電壓以提前關閉該同步開關。