JPWO2002084739A1 - 薄膜デバイスの製造方法及び半導体装置 - Google Patents

薄膜デバイスの製造方法及び半導体装置 Download PDF

Info

Publication number
JPWO2002084739A1
JPWO2002084739A1 JP2002581584A JP2002581584A JPWO2002084739A1 JP WO2002084739 A1 JPWO2002084739 A1 JP WO2002084739A1 JP 2002581584 A JP2002581584 A JP 2002581584A JP 2002581584 A JP2002581584 A JP 2002581584A JP WO2002084739 A1 JPWO2002084739 A1 JP WO2002084739A1
Authority
JP
Japan
Prior art keywords
substrate
layer
thin film
film device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002581584A
Other languages
English (en)
Inventor
浅野　明彦
明彦 浅野
木下　智豊
智豊 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2002084739A1 publication Critical patent/JPWO2002084739A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、薄膜デバイスの製造方法であり、薄膜デバイスは、第１基板（１０１）に形成された保護層（１０２）上に設けられた薄膜デバイス層（１０３）に、第１接着層（１０５）を介して第２基板（１０６）を接着した後、化学処理又は機械的研磨処理の少なくとも一方を含む工程により第１基板（１０１）を完全又は部分的に除去し、露出した保護層（１０２）又は部分的に除去された第１基板（１０１）で覆われた保護層（１０２）に第２接着層（１０８）を介して第３基板（１０９）を接着した後、第２基板（１０６）を分離若しくは除去することにより製造される。これにより、堅牢性を損なうことなく軽量かつ薄型の表示パネルに適した薄膜デバイスが製造される。

Description

技術分野
本発明は、薄膜デバイスの製造方法及び半導体装置に関し、詳しくは、液晶又はエレクトロルミネッセンス（以下、ＥＬと略記する）などを用いたフラット型表示パネルに用いられるもので、例えば薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴ）を用いたアクティブ・マトリクス型駆動基板を構成する薄膜デバイスの製造方法、及び非ガラス基板、すなわちプラスチック基板やセラミックス基板、金属基板を用いたもので、表示パネルに用いられる薄膜デバイスを備えた半導体装置に関する。
背景技術
近年、携帯電話やＰＤＡなどの携帯情報端末などに用いられる液晶表示パネルやＥＬ表示パネル等を構成する薄膜デバイスに対し、堅牢化、薄型化、軽量化するという要請が高まっている。例えば、液晶表示パネルにおいては、これらの要請に応えるために初期のガラス基板の薄型化に加え、駆動基板と対向基板を貼り合せた後、機械研磨や化学エッチングによってガラス基板を薄型化する技術が一部用いられている。
しかしながら、薄膜デバイスは、高温、真空という環境で作製されるため、製造に使われる基板に制約がある。例えば、薄膜トランジスタを用いた液晶表示装置では、１０００℃の温度に耐える石英基板、５００℃の温度に耐えるガラス基板が使われている。これらの基板の薄型化も検討されているが、石英基板、ガラス基板を用いる限り、基板剛性の低下を防ぐために基板サイズを縮小せざるを得ないので、生産性が低下する。また、ガラス薄型化工程の処理時間が増加するために、表示パネルを構成する駆動基板の実用的な厚さを０．３〜０．４ｍｍ以下にすることができないという課題がある。更に、ガラス板厚を薄くした場合に、撓みが板厚の３乗に反比例して増加するため、携帯情報端末に適用する場合に重要な堅牢さが急激に低下し、生産性以上の制約要因となる。このように、製造基板に要求されている性能と実際に使用する際に求められている性能とが異なっている。
このため、液晶表示パネルなどに使用する薄膜トランジスタ基板などのベースとなるガラス基板に代えて、薄く且つ軽いプラスチック基板などを使用できるようにすることが求められているが、耐熱温度の点から困難さが高い。
発明の開示
本発明の目的は、堅牢性を損なうことなく軽量かつ薄型の表示パネルに適した薄膜デバイスの製造方法ならびに半導体装置を提供することにある。
上記目的を達成するために、本発明は、第１基板に形成された保護層上に設けられた薄膜デバイス層に、第１接着層を介して第２基板を接着した後、化学処理又は機械的研磨処理の少なくとも一方により第１基板を完全又は部分的に分離又は除去し、露出した保護層又は部分的に分離又は除去された第１基板で覆われた保護層に第２接着層を介して第３基板を接着した後、第２基板を分離又は除去する。この薄膜デバイスの製造方法は、薄膜デバイス層を形成する時の基板温度が第３基板の耐熱温度の制約を受けることがないため、第３基板にガラス基板よりも耐熱温度が低いプラスチック基板を用いることができる。一方、薄膜デバイス層を形成する際に、石英基板、シリコン基板、ガリウム砒素基板等の耐熱温度の高い基板を用いることで、プロセス温度の低下によってデバイスの性能や信頼性が低下するおそれがない。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
発明を実施するための最良の形態
以下、本発明に係る薄膜デバイスの製造方法を実施の形態を参照して説明する。
本発明に係る薄膜デバイスの製造方法は、
（１）第１基板に形成された保護層上に設けられた薄膜デバイス層に、第１接着層を介して第２基板を接着する工程、
（２）次に、化学処理又は機械的研磨処理の少なくとも一方を含む工程により第１基板を完全又は部分的に分離又は除去する工程、
（３）次に、露出した保護層又は部分的に除去された第１基板で覆われた保護層に第２接着層を介して第３基板を接着する工程、
（４）次に、第２基板を分離又は除去する工程とを含む。
以下、本発明に係る薄膜デバイスの製造方法を工程毎に説明する。
工程（１）は、第１基板に形成された保護層上に設けられた薄膜デバイス層に、第１接着層を介して第２基板を接着する。
第１基板としては、ガラス、石英、シリコン、ガリウムヒ素、ガリウムリン、シリコンカーバイド（ＳｉＣ）、サファイア等の基板を挙げることができ、中でも入手コストの低いガラス基板が好ましい。
保護層は、後述する工程（２）における化学処理に対するストッパー層として機能するものである。このような保護層としては、化学処理に使用する薬剤に耐性を有するものを使用する。例えば、第１基板がガラス、石英、シリコンである場合には、化学処理として弗化水素酸を含む薬液を用いた化学エッチングが好ましいので、保護層としては、モリブデン（Ｍｏ）、タングステン（Ｗ）、ステンレス、インコネル、非晶質Ｓｉ、水素を含む非晶質Ｓｉ、多結晶Ｓｉなどの弗化水素酸耐性を有する金属層、あるいは弗化水素酸耐性を有するダイアモンド薄膜、又はダイアモンド・ライク・カーボン薄膜を好ましく挙げることができる。保護層の厚みは、通常０．１μｍ〜５μｍである。保護層の形成は、材料に応じて適宜決定でき、例えば、モリブデン薄膜の場合にはスパッタリング法や真空蒸着法により形成することができる。
薄膜デバイス層としては、基板温度５００℃以下のいわゆる低温ポリシリコンプロセス又は基板温度４００℃以下のいわゆるアモルファスシリコンプロセスで形成される、薄膜トランジスタ又は薄膜ダイオード又は容量又は抵抗のうち少なくとも一つを含むことが好ましい。
第１接着層としては、融点２００℃以下の熱可塑性接着剤が好ましく、例えば、エチレン−酢酸ビニル熱可塑性エラストマー、スチレン−ブタジエンブロック共重合体、スチレン−エチレン−ブチレンブロック共重合体、スチレン−イソプレンブロック共重合体、エチレン−塩化ビニル共重合体、酢酸塩アセテート樹脂、ポリ塩化ビニル、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリブテン、熱可塑性ポリブタジエン、ポリスチレン、ポリブタジエン、ポリ酢酸ビニル、ポリメチルメタクリレート、ポリ塩化ビニリデン、ポリビニルアルコール、ポリテトラフロロエチレン、エチレン−テトラフロロエチレン共重合体、アクリロニトリル−スチレン共重合体（ＡＳ樹脂）、アクリロニトリルブタジエンスチレン（ＡＢＳ樹脂）、アイオノマー、ＡＡＳ樹脂、ＡＣＳ樹脂、ポリアセタール、ポリカーボネート、ポリフェニレンエーテル、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリアリレート、ポリスルホン、ポリエーテルスルホン、ポリイミド、ポリアミド、ポリアミドイミド、ポリフェニレンスルフィド、ポリオキシベンゾイル、ポリエーテルエーテルケトン、ポリエーテルイミド、液晶ポリエステル、セルロース系プラスチック（酢酸セルロース、酢酪酸セルロース、エチルセルロース、セルロイドセロファン）、ポリオレフィン、ポリウレタン、及び以上の共重合体及びポリマーアロイ、及びワックス、パラフィン、コールタール、ロジン、天然ゴム、フッ素ゴム等が挙げられる。
第１接着層の厚みとしては、１μｍ〜３０００μｍである。この第１接着層の形成は、バーコーターなどの常法により行うことができる。
第２基板としては、好ましくは、モリブデン（Ｍｏ）、タングステン（Ｗ）、ステンレス、インコネル（例えば、インコネル６２５（組成はＮｉ＞５８％、Ｃｒ２０％〜２３％、Ｆｅ＜５％、Ｍｏ８％〜１０％、Ｎｂ３．１％〜４．２％））などの耐酸性の金属板又はこれらの積層板、これらの耐酸性金属膜で被覆された金属板又はガラス板又はセラミックス板、又はこれらの積層板でもよい。あるいは、ポリカーボネート、ポリエチレンテレフタレート、ポリエーテルスルホン、ポリオレフィン、ポリイミドなどのプラスチック板を用いてもよい。
第２基板の貼り合わせは、使用する第１接着層の特性に応じて行うことができ、例えば、第１接着層が熱可塑性接着剤（ホットメルト接着剤）である場合にはホットプレートによる加熱処理により行うことができる。
なお、第１基板と保護層との間に、化学処理速度が第１基板よりも速い分離層を設けることができる。このような分離層を設けることにより、後述する工程（２）における化学処理による第１基板の除去時に、分離層が第１基板に先立って除去され、結果的に第１基板をリフトオフ的に除去できる。
このような分離層としては、第１基板がガラス基板である場合には、低基板温度（１５０℃以下）のプラズマＣＶＤ法により形成したＳｉＯ２層が挙げられる。
なお、複数の第１基板のそれぞれに形成された保護層上に設けられた薄膜デバイス層に、第１接着層を介して一枚の第２基板を接着した場合には、異なる薄膜デバイス層を一つの第３基板上に形成することが可能となる。
次に工程（２）を行う。すなわち、化学処理又は機械的研磨処理の少なくとも一方を含む工程により第１基板を完全又は部分的に除去する。
化学処理としては、工程（１）で述べたように、第１基板の材質に応じて決定することができる。また。機械的研磨処理としては、いわゆる化学的機械的研磨（ＣＭＰ）が好ましく挙げられる。
化学処理と機械的研磨処理とは、双方行うことが好ましく、その場合には両処理を同時に行うか、又は機械的研磨処理に続いて化学処理を行うことが好ましい。
第１基板の除去の程度は、完全に、即ち、保護層が露出するまで又は僅かに薄い第１基板が残る程度に部分的に行えばよいが、保護層が露出するまで完全に除去することが好ましい。
なお、化学処理又は機械的研磨処理の少なくとも一方の処理において、薄膜デバイス層の上下に前記第１基板と第２基板とが接着された状態の接着体の外周領域に、薄膜デバイス層への処理液の侵入を防ぐシール部を設けることが好ましい。
シール部は、化学処理に耐性を有する材料（例えば、ホットメルト接着剤）から形成することができる。
なお、第１基板と保護層との間に分離層が設けられている場合、分離層の化学処理は、第１基板に機械的に開けられた穴、又は第１基板を被覆するレジスト層にフォトリソグラフィーによって形成されるレジスト開口部からの化学処理によって開けられた穴のうち少なくとも一方を形成する工程に引き続く化学処理によって形成される第１基板の貫通穴を経路として該分離層に薬液を到達せしめることにより好ましく行うことができる。
次に、工程（３）を行う。すなわち、露出した保護層又は部分的に除去された第１基板で覆われた保護層に第２接着層を介して第３基板を接着する。
第２接着層としては、エポキシ系接着剤又は紫外線硬化型接着剤を好ましく挙げることができる。
第３基板としては、耐熱温度１００℃の基材が好ましく、具体的にはポリイミドを例示できるが、その他にポリエチレンテレフタレート、ポリエチレンナフレート、ポリブチレンテレフタレート、ポリカーボネート、ポリエーテルサルフォン、ポリオレフィン、ポリプロピレン、ポリブチレン、ポリアミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリエーテルケトン、ポリアリレート、ポリスルホン、ポリフェニレンスルフィド、ポリフェニレンエーテル、ポリアセタール、ポリメチルペンテン、エポキシ樹脂、ジアリルフタレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、液晶プラスチック、ポリベンゾイミダゾール、熱硬化性ポリブタジエンなどからなる基板、又はこれらの材料からなるポリマーアロイ、ファイバー強化された単体材料基板、シリカなどのフィラーで強化された単体材料基板、又は同一材料の積層基板、又はこれらのうち少なくとも一つを含む積層基板でもよく、ステンレス、アルミニウムなどの金属板、又はアルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、シリコンカーバイド（ＳｉＣ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）などを成分とするセラミックス板の単体材料基板、又はこれらのうち少なくとも一つを含む積層基板でもよい。特に、記第３基板としては、金属板又はセラミックス板の単体材料基板、又は同一材料の積層基板、又はこれらのうち少なくとも一つを含む積層基板が好ましい。このような積層基板は、接着剤による接着又は熱融着のうち少なくとも一方により製造することができる。
さらに、反射型液晶表示パネルのＴＦＴ基板、有機エレクトロルミネッセンス表示パネルのＴＦＴ／発光層基板などのように、偏光特性を必要としない場合には、ポリマー基板製造時に、よく知られている２軸延伸法によって、例えば室温から１００〜１２０℃までの低温領域における線膨張係数を見掛け上低減した基板を用いることもできる。なお、既に２軸延伸法が実用化されている材料としてポリエチレンテレフタレートとポリエチレンナフレートを挙げることができる。
なお、第３基板への接着に先立って、透光性確保のために保護層を除去してもよい。除去の方法は、保護層の材質などに応じて適宜決定することができる。
次に、工程（４）を行う。すなわち、第２基板を分離又は除去する。
第２基板の分離又は除去の手法としては、第１接着層や第２基板の材質などに応じて適宜選択することができるが、加熱又は薬液浸漬のうち少なくとも一つにより第１接着層の接着強度を低下させることにより行うことが好ましい。
以下、本発明を実施例により具体的に説明する。
まず、第１の実施例を説明する。図１は、本発明の第１の実施例による薄膜デバイスの製造工程図を示す。
まず図１Ａに示すように、第１基板（例えば厚さ０．７ｍｍのガラス基板）１０１上に、スパッタリング法で保護層（例えば厚さ０．１μｍ〜１μｍのモリブデン（Ｍｏ）薄膜）１０２を形成した後、例えば液晶ディスプレー技術（松本正一 編著、産業図書発行、１９９６年）ｐ．１１５〜１１８に記載されているような低温ポリシリコントップゲート型ＴＦＴプロセスで薄膜デバイス層１０３を形成した。
こうして作製したＴＦＴ基板を１００ｍｍ×１００ｍｍの大きさに切断し、図１Ｂに示すように、温度８０℃〜１５０℃に設定したホットプレート１０４で第１基板１０１側から加熱し、薄膜デバイス層１０３上に第１接着層１０５を形成した。この第１接着層１０５は、ホットメルト接着剤（例えば、エチレン−塩化ビニル系接着剤）を０．１ｍｍ〜１ｍｍの厚さに塗布して形成した。
また、上記ホットメルト接着剤は加熱し融解して塗布する他に、厚さ０．０５ｍｍ〜１ｍｍ程度のシート状のものを加熱された薄膜デバイス層１０３上に載せても同様の結果が得られた。
次に、図１Ｃに示すように第１接着層１０５上に例えば厚さ１ｍｍがモリブデン板からなる第２基板１０６を載せ、例えば５×１０４Ｐａの圧力で加圧しながら室温まで冷却し第２の基板１０６を貼り付けた。なお、第２基板（この実施例ではモリブデン板）１０６を加熱し、ホットメルト接着剤を塗布し、第１基板１０１の薄膜デバイス層１０３側を貼りつけても同様の結果が得られた。
次に、図１Ｄに示すように重量濃度５０％〜６０％の弗化水素酸（ＨＦ）１０７に浸漬し、室温で３．５時間のエッチングを施し、第１基板（ガラス基板）１０１を完全に除去した。その結果、図１Ｅに示すように、保護層１０２が露出された。なお、第１基板１０１を除去した後、エッチング生成物が保護層（モリブデン薄膜）１０２表面に残る場合があったが、水洗などで除去できた。弗化水素酸の濃度はこれより低くてもよいが、必要に応じてエッチング時間と液温を調整する。また、エッチングの面内均一性を向上させるためにエッチング中に液を撹拌したり、循環したり、ＨＦ濃度を一定に保つ機構が有効であった。
次に、図１Ｆに示すように、保護層１０２に、例えばエポキシ樹脂系接着剤（例えば、商品名アラルダイト、ボンドクイックシリーズなど）からなる第２接着層１０８により厚さ０．２５ｍｍのポリイミド製の第３基板１０９を貼り付けた。
第２接着層１０８が充分固まった後、図１Ｇに示すように、室温のアセトン溶液１１０に３時間浸漬した。こうすることで第１接着層１０５にアセトンが浸潤し、接着力がエポキシ樹脂系接着剤の第２接着層１０８よりも充分小さくなった。
なお、第２接着層（ここではエポキシ樹脂系接着剤）１０８よりも第１接着層（ここではホットメルト接着剤）１０５の接着力が弱ければ、薬液浸漬や、熱あるいは光照射により第１接着層１０５の接着力を弱めることなく、単に機械的な剥離により、第２基板（ここではモリブデン板）１０６を分離することが可能である。このことは以下の実施例においても同様である。
最後に、図１Ｈに示すように、薄膜デバイス層１０３と第１接着層１０５のホットメルト接着剤層の界面に例えばカッターナイフで切り込みを入れ、これを起点として第２板１０６と第１接着層１０５を薄膜デバイス層１０３から機械的に分離した。
以上のプロセスにより薄膜デバイス層１０３は第３基板（ポリイミド基板）１０９上に転写され、図１Ｉに示すような、第３基板１０９上に第２接着層１０８により保護層１０２を介して薄膜デバイス層１０３が接着された構造を得た。
なおアセトン溶液に浸漬せずに、図２Ａに示すように、温度８０℃に設定したホットプレート２０１で加熱し、ホットメルト接着剤からなる第１接着層２０２の接着強度を低下せしめ、第１接着層２０２を薄膜デバイス層２０３と第２基板（モリブデン基板）２０４の両側に残して機械的に剥離した。その後、図２Ｂに示すように、アセトン溶液２０５に浸漬し、ホットメルト接着剤の残さ２０６を除去して、前記図１Ｉに示したのと同様の構造を得ることも可能であった。
更に、図３に示すように、ホットメルト接着剤を薄膜デバイス層３０１に塗布する前に、厚さ１μｍ〜２０μｍのアクリル系樹脂からなるデバイス保護層３０２を形成しても上述した図１Ａ乃至図１Ｉ、図２Ａ及び図２Ｂに示したプロセスは同様に可能であった。この場合、ホットメルト接着剤から薄膜デバイス層への不純物拡散が抑制されるという利点が期待される。但し、本発明による転写プロセスは高々２００℃程度なので、ホットメルト接着剤からの不純物拡散がＴＦＴ特性を著しく劣化させることはなかった。
図４は、本発明の第１の実施例により作製されたポリイミド基板上のｎチャネル型トップゲートＴＦＴの断面構造を示す。
図４に示すように、厚さ０．２５ｍｍのポリイミド基板４０１上にエポキシ接着剤層４０２を介して厚さ５００ｎｍのモリブデン層４０３、プラズマＣＶＤで形成した厚さ５００ｎｍのＳｉＯ２層又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層４０４が形成されている。その上には、チャネル形成領域となるポリシリコン層４０５が形成され、その両側には、ｎ＋型ドープ領域からなるポリシリコン層４０６、ｎ−型ドープ領域からなるポリシリコン層４０７が形成されている。このように、アクティブ領域は高いオン電流と低いオフ電流を両立するためのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造となっている。ポリシリコン層４０５、４０６、４０７は、プラズマＣＶＤで成長した厚さ３０ｎｍ〜１００ｎｍの非晶質シリコン層に波長３０８ｎｍのＸｅＣＩエキシマレーザパルスを照射し熔融再結晶化し作製した。
ポリシリコン層４０５〜４０７を覆う状態に、プラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるゲート絶縁膜４０８が形成され、その上にモリブデンからなるゲート電極４０９が形成されている。さらに、ゲート電極４０９を覆う状態に、プラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるパッシベーション膜４１０が形成され、ポリシリコン層４０６に接続するアルミニウムからなるソース電極４１１及びドレイン電極４１２が形成されている。そして、最上層に厚さ１μｍ〜３μｍのアクリル系樹脂からなるパッシベーション膜４１３が形成されている。
図５は、本発明の第１の実施例で作製した図４の断面構造を有するチャネル長が例えば１０μｍ、チャネル幅が例えば２０μｍのｎチャネル型ＴＦＴの転写前後での特性変化を示したものである。図５に示すように、ソース−ドレイン間電圧ＶＤＳを１０Ｖとし、ソース−ゲート間電圧ＶＧＳを−１０Ｖ〜＋１５Ｖで変化させた場合のドレイン電流ＩＤＳ特性（ＩＤＳ−ＶＧＳ特性）である。破線が転写前、すなわちガラス基板上の特性、実線が転写後の特性を示すが、転写前後で回路動作上問題となるような特性変化は見られなかった。
次に、第２の実施例を説明する。図６は、本発明の第２の実施例により作製されたポリイミド基板上のｎチャネル型ボトムゲートＴＦＴの断面構造を示す。図６に示す符号６０１で示すものは厚さ０．２５ｍｍのポリイミド基板であり、符号６０２で示すものはエポキシ接着剤層である。
図６に示した構成において、前記第１の実施例と異なるのは、厚さ５００ｎｍのモリブデン層（保護層）６０３上のプラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなる厚さ５００ｎｍの電気絶縁層６０４上に、モリブデンゲート６０５が形成されている点である。その上にＳｉＯ２層又はＳｉＯ２層とＳｉＮｘ層の積層体からなるゲート絶縁膜６０６、ポリシリコン層６０７、６０８、６０９を形成する。ポリシリコン層６０７はチャネル形成領域となりモリブデンゲート６０５上方に形成され、その両側にｎ−型ドープ領域からなるポリシリコン層６０９を介して、ｎ＋型ドーブ領域からなるポリシリコン層６０８が形成されている。またポリシリコン層６０７上にはｎ型のリンイオン打込み時にチャネルを保護するためのストッパーＳｉＯ２層６１０が形成されている。
ストッパーＳｉＯ２層６１０は、モリブデン層６０３があるため、基板裏面側（本図では下方）からの露光によるセルフアラインメントが不可能となる。そこで、図６中上方からの露光による通常のフォトリソグラフィーでパターン形成を行った。
さらに、プラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるパッシベーション膜６１１が形成され、このパッシベーション膜６１１上に、各ポリシリコン層６０８に接続するアルミニウムからなるソース電極６１２及びドレイン電極６１３が形成されている。そして最上層に、厚さ１μｍ〜３μｍのアクリル系樹脂からなるパッシベーション膜６１４が形成されている。
次に、第３の実施例を説明する。図７は、本発明の第３の実施例により作製されたプラスチック基板上のｎチャネル型トップゲートＴＦＴの断面構造を示す。
図７に示すように、厚さ０．２５ｍｍのポリイミド基板７０１上に、エポキシ樹脂系接着剤層７０２を介して厚さ５００ｎｍのモリブデン層７０３、プラズマＣＶＤで形成したＳｉＯ２層又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層７０４が形成され、この電気絶縁層７０４にはモリブデン層７０３に接続するアルミニウム端子７０５が形成されている。また、電気絶縁層７０４上にはポリシリコンチャネル７０６を含む図４で説明したのと同様な構成の薄膜トランジスタが形成されている。
第１の実施例と異なるのは、電気絶縁層７０４にコンタクトホールを形成し、アルミニウムの端子７０５を設けた点である。例えばこの端子をグランド電位に接続することで、ポリシリコンチャネル７０６のポリイミド基板７０１側の電位を固定することが可能で、その結果、チャネル内電位が周囲の配線やデバイスからの電界の影響をほとんど受けなくなった結果、配置される回路パターンによらず、特性が安定化した。すなわち、バックチャネル効果が著しく抑制されるという効果が得られた。
このようにプラスチック基板上にＴＦＴ素子がエポキシ樹脂系接着剤等で接着された半導体装置において、プラスチック基板とＴＦＴ素子との間に電界シールドが可能な導電性薄膜、ここではモリブデン薄膜が形成された構造は新規なものである。この構造は、ＴＦＴ素子を２回転写法によりガラス基板からプラスチック基板に移載する本発明の製造方法を実施する上で必然的な構造である。
次に、第４の実施例を図８Ａ及び図８Ｂを参照して説明する。
第４の本実施例は、図８Ａに示すように、ガラス基板８０１上には、モリブデン層８０２、デバイス層８０３、ホットメルト接着剤層８０４、モリブデン板８０５が積層されており、それらの側面には、耐弗化水素酸シール８０６が形成されている。
第１の実施例と異なるのは、デバイス層８０３にモリブデン板８０５を接着した後で、前記第１の実施例の図１Ｄに示した第１基板（ガラス基板）のエッチング前に、外周端部を図８Ａに示すようにホットメルト接着剤などの弗化水素酸耐性を有する樹脂からなる耐弗化水素酸シール８０６でシールした点である。このような構成では、図８Ｂに示すように、ガラス基板８０１のエッチング処理中に、端部からの弗化水素酸８０７の侵入を耐弗化水素酸シール８０６により確実に防止できるという効果が得られた。
次に、図９Ａ乃至図９Ｄを参照して第５の実施例を説明する。第５の実施例は、図９Ａに示すように、ガラス基板９０１上に、モリブデン層９０２、デバイス層９０３、ホットメルト接着剤層９０４、モリブデン板９０５が下層より順に積層されていて、側面にはシール９０８が形成されている。
前記第４の実施例と異なる点は、図９Ａに示すように、外周端部のシール９０８をガラス基板９０１の下面からモリブデン板９０５の下面にかけて形成している点である。これにより図９Ｂに示すように、エッチング中の弗化水素酸９０６の侵入をシール９０８によってさらに確実に防止できた。この場合、図９Ｃに示すように、ガラス基板９０１のエッチング後に矢印９０７の位置で外周に形成されたシール部９０８を機械的に切除し、図９Ｄに示すように、モリブデン層９０２、デバイス層９０３、ホットメルト接着剤層９０４及びモリブデン板９０５が下層より順に積層された構造とした。次工程、すなわちポリイミド基板への貼りつけ工程（図１Ｆ参照）以降は第１の実施例と同様である。
次に、図１０Ａ乃至図１０Ｅを参照して第６の実施例を説明する。
第６の実施例は、図１０Ａに示すように、モリブデン薄膜１００２、デバイス層１００５、ホットメルト接着剤１００６、モリブデン板１００３、ポリエステルフィルム１００４を下層より順に積層した積層体がモリブデン薄膜のエッチング液１００１中に浸漬されている。
第１の実施例と異なる点は、ガラス基板を、弗化水素酸によるエッチングで除去した後、リン酸（Ｈ３ＰＯ４）７２％、硝酸（ＨＮＯ３）３％、酢酸（ＣＨ３ＣＯＯＨ）１０％（その他は水）の混酸のエッチング液１００１に浸漬し、モリブデン薄膜１００２を完全にエッチング除去した点である。なおエッチングに先立ち、モリブデン板１００３の表面にポリエステルフィルム１００４を熱圧着し、このエッチングから保護した。なおモリブデン薄膜のエッチング液としては前記混酸の他に例えば希硝酸を用いても同様であった。
次に、水洗、乾燥後、ポリエステルフィルム１００４を機械的に剥がしてから、図１０Ｂに示すように、デバイス層１００５に真空中で脱泡した紫外線硬化型接着剤１００７を３０μｍの厚さに塗布し、さらに紫外線照射により厚さ０．５ｍｍの透明ポリカーボネート基板１００８に接着した。
次に、図１０Ｃに示すように室温のイソプロピルアルコール１００９に２０時間浸漬した。こうすることでホットメルト系接着剤１００６にイソプロピルアルコール１００９が浸潤し、ホットメルト系接着剤１００６の接着力が紫外線硬化型接着剤１００７よりも充分小さくなった。
次に、図１０Ｄに示すように、デバイス層１００５とホットメルト系接着剤層１００６の界面に例えばカッターナイフで切り込みを入れ、これを起点としてモリブデン板１００３とホットメルト系接着剤層１００６をデバイス層１００５から機械的に分離した。以上のプロセスにより、図１０Ｅの断面構造に示すように、デバイス層１００５は紫外線硬化型接着剤１００７を介して透明ポリカーボネート基板１００８上に転写され、透光性のアクティブマトリクス型駆動基板が作製された。
図１１は、本発明の第６の実施例により作製された透明ポリカーボネート基板上のｎチャネル型トップゲートＴＦＴの断面構造を示す。
図１１に示すように、厚さ０．５ｍｍの透明ポリカーボネート基板１１０１上に、紫外線硬化型接着剤層１１０２を介して、プラズマＣＶＤで形成した厚さ５００ｎｍのＳｉＯ２層又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層１１０３が形成され、その上にポリシリコン層１１０４、１１０５、１１０６が形成されている。すなわち、ポリシリコン層１１０４はチャネル形成領域であり、その両側にｎ−型ドープ領域のポリシリコン層１１０６を介してｎ＋型ドープ領域のポリシリコン層１１０５が形成されている。
さらに、プラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるゲート絶縁膜１１０７が形成され、上記ポリシリコン層１１０４上方のゲート絶縁膜１１０７上にモリブデンゲート１１０８が形成されている。このモリブデンゲート１１０８を覆うように、プラズマＣＶＤで形成したＳｉＯ２層又はＳｉＯ２層とＳｉＮｘ層の積層体からなるパッシベーション膜１１０９が形成され、パッシベーション膜１１０９には各ポリシリコン層１１０５に接続するものでアルミニウムからなるソース電極１１１０及びドレイン電極１１１１が形成されている。最上層には、厚さ１μｍ〜３μｍのアクリル系樹脂からなるパッシベーション膜１１１２が形成されている。
図１２は、本発明の第６の実施例により形成された透明ポリカーボネート基板上のｎチャネル型ボトムゲートＴＦＴの断面構造を示す。
図１２に示すように、厚さ０．５ｍｍの透明ポリカーボネート基板１２０１上に、紫外線硬化型接着剤層１２０２、プラズマＣＶＤで形成した厚さ５００ｎｍのＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層１２０３が順に形成され、上記電気絶縁層１２０３上にモリブデンゲート１２０４が形成されている。
このモリブデンゲート１２０４を覆うように、ＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるゲート絶縁膜１２０５が形成され、さらにポリシリコン層１２０６、１２０７、１２０８が形成されている。上記ポリシリコン層１２０６はチャネル形成領域となるもので、その両側にはｎ−型ドープ領域であるポリシリコン層１２０８を介してｎ＋型ドープ領域からなるポリシリコン層１２０７が形成されている。また上記ポリシリコン層１２０６上には、ｎ型のイオン打込み時にチャネルを保護するためのストッパーＳｉＯ２層１２０９が形成されている。
さらに、プラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるパッシベーション膜１２１０が形成され、パッシベーション膜１２１０には各ポリシリコン層１２０７に接続するものでアルミニウムからなるソース電極１２１２及びドレイン電極１２１３が形成されている。最上層には、厚さ１μｍ〜３μｍのアクリル系樹脂からなるパッシベーション膜１２１１が形成されている。
次に、第７の実施例を図１３Ａ乃至図１３Ｆを参照して説明する。
本発明の第７の実施例は、図１３Ａに示すように、ガラス基板１３０１上に、分離層１３０２、モリブデン薄膜１３０３、デバイス層１３０４、ホットメルト接着剤１３０５、モリブデン板１３０６が下層より順に積層され、上記ガラス基板１３０１の裏面には、フォトレジスト１３０７が形成されている。
第１の実施例と異なる点は、ガラス基板１３０１上に、基板温度１５０℃のプラズマＣＶＤで、ＴＦＴプロセス完了後におけるエッチングレートがガラス基板１３０１よりも速い、ＳｉＯ２から成る分離層１３０２を６００ｎｍの厚さに形成した点である。
上記分離層１３０２を形成した後は、第１の実施例と同様に、モリブデン薄膜１３０３、デバイス層１３０４を形成し、ホットメルト接着剤１３０５でモリブデン板１３０６を接着した。その後、ガラス基板１３０１の裏面にフォトレジスト１３０７を厚さ１μｍ〜２μｍで塗布し、露光、現像プロセスにより、図１３Ｂに模式的に平面配置を示すように直径１０μｍの穴１３１１を縦横５ｍｍピッチ（５ｍｍ角に１個の割合）で開けた。
次に、図１３Ｃに示すように、重量濃度５０％〜６０％の弗化水素酸（ＨＦ）１３０８に浸漬するエッチングを行い、図１３Ｄの断面構造に示すように、ガラス基板１３０１を貫通する貫通孔１３１２を形成する。上記エッチングは、上記処理を行った基板１３０１を重量濃度５０％〜６０％の弗化水素酸（ＨＦ）１３０８に室温で３．５時間浸漬することによって行った。なお、エッチングの進行に伴う穴径の拡大は、図では省略した。
次に、図１３Ｅは弗化水素酸１３０８がＳｉＯ２から成る分離層１３０２に到達した後の状況を示す。この場合、基板温度が１５０℃と低く構造が粗なため、エッチング速度が１０倍程度となり、分離層１３０２とガラス基板１３０１との界面に弗化水素酸１３０８が染み込んでエッチングが進行し、１時間後には分離層１３０２が完全に除去された。その結果、図１３Ｆに示すように、モリブデン薄膜１３０３からガラス基板１３０１が分離された。この実施例のメリットはガラス基板１３０１のエッチング量が第１の実施例に比べ著しく少ないため、弗化水素酸１３０８の消費が少なく、さらにエッチングで発生する廃液も著しく少ない点である。
次に、第８の実施例を図１４Ａ乃至図１４Ｆを参照して説明する。
本発明の第８の実施例は、図１４Ａの断面図及び図１４Ｂの平面図に示すように、ガラス基板１４０１上に、分離層１４０２、モリブデン薄膜１４０３、デバイス層１４０４、ホットメルト接着剤１４０５、モリブデン板１４０６が下層より順に積層形成されている。ガラス基板１４０１の裏面にはザグリ穴１４０７が形成されている。
第７の実施例と異なるのは、厚さ０．７ｍｍのガラス基板１４０１の裏面にザグリ穴１４０７が形成されていることにある。このザグリ穴１４０７は、例えばダイアモンドドリルを用いて、深さ０．４ｍｍ、５ｍｍピッチで開口されている。そして、図１４Ｃに示すように、重量濃度５０％〜６０％の弗化水素酸（ＨＦ）１４０８に浸漬し室温で１．５時間エッチングした点である。
図１４Ｄに示すように、ザグリ穴１４０７よりガラス基板１４０１のエッチングが進行して、弗化水素酸１４０８は２時間後に分離層１４０２に達した。その後、図１４Ｅに示すように、分離層１４０２のエッチングが始まった。そして第５の実施例と同様に、１時間後には、分離層１４０２が完全に除去され、図１４Ｆに示すように、モリブデン薄膜１４０３からガラス基板１４０１が分離された。
この実施例の利点は、第７の実施例と同様、ガラス基板１４０１のエッチング量が第１の実施例に比べ著しく少ないため、弗化水素酸１４０８の消費が少なく、さらにエッチングで発生する廃液も著しく少ない点である。第７の実施例と比べると、ガラス基板１４０１の裏面のレジストパターン形成よりは安価な機械加工で済むため、製造装置への投資は少なくて済む。またエッチングすべきガラス板１４０１の深さが機械加工で掘った分だけ少ないため、ガラス基板１４０１のエッチング時間も短くなるという利点も得られた。
次に、第９の実施例を図１５Ａ乃至図１５Ｊを参照して説明する。
本発明の第９の実施例は、図１５Ａに示すように、第１の実施例と同様の方法で、厚さ０．７ｍｍのガラス基板１５０１上に厚さ０．１μｍ〜１μｍのモリブデン薄膜１５０２及び低温ポリシリコンデバイスからなる第１デバイス層１５０３を順に積層して形成した。また、図１５Ｂに示すように、第１の実施例と同様の方法で、厚さ０．７ｍｍのガラス基板１５０４上にモリブデン薄膜１５０５及びアモルファスシリコン（ａ−Ｓｉ）デバイスからなる第２デバイス層１５０６を順に積層して形成した。
次に、図１５Ｃに示すように、これら２つのデバイスを並べて、温度８０〜１５０℃に設定したホットプレート１５０７で加熱し、第１、第２デバイス層１５０３、１５０６上に、エチレン−塩化ビニル共重合体を成分とするホットメルト接着剤１５０８を０．２ｍｍ〜１ｍｍの厚さに塗布した。なお、本図では２つのデバイスを離しているが、端面が接触するようにしても何ら問題はなかった。
次に、図１５Ｄに示すように、ホットメルト接着剤１５０８の上から厚さ１ｍｍのモリブデン板１５０９を載せ、５０ｋＰａで加圧しながら室温まで冷却し貼り付けた。次いで、図１５Ｅに示すように重量濃度５０％〜６０％の弗化水素酸（ＨＦ）１５１０に浸漬し、室温で３．５時間、ガラス基板１５０１、１５０４をエッチングして完全に除去した、その結果、図１５Ｆに示すように、モリブデン薄膜１５０２、１５０５が露出する状態とした。
次に、図１５Ｇに示すように、２つのデバイスのモリブデン薄膜１５０２、１５０５の表面にエポキシ樹脂系接着剤１５１１を塗布し、厚さ０．２５ｍｍのポリイミド基板１５１２に貼り付けた。
エポキシ樹脂系接着剤１５１１が充分固まった後、図１５Ｈに示すようにアセトン溶液１５１３中に３時間浸漬した。こうすることでホットメルト接着剤１５０８にアセトンが浸潤し、その接着力がエポキシ樹脂系接着剤１５１１よりも小さくなった。
最後に、図１５１に示すように、デバイス層１５０３、１５０６とホットメルト接着剤層１５０８の界面に例えばカッターナイフで切り込みを入れ、これを起点として、デバイス層１５０３、１５０６からホットメルト接着剤層１５０８を機械的に分離することでモリブデン板１５０９を分離した。以上のプロセスにより、図１５Ｊに示すように、異なる基板上に異なるプロセスで形成された２つのデバイス層１５０３、１５０６は同一のポリイミド基板１５１２上に転写された。
本発明の第９の実施例により作製した、低温ポリシリコントップゲートＴＦＴと逆スタガー方式のバックチャネルエッチ型アモルファスシリコンＴＦＴを同一ポリイミド基板上に集積したプラスチック基板複合ＴＦＴデバイスを、図１６の断面構造図によって説明する。
図１６に示すように、ポリイミド基板１６０１上には、エポキシ樹脂系接着剤層１６０２、１６１２を介してモリブデン層１６０３、１６１３、電気絶縁層１６０４、１６１４が下層より順に形成されている。
電気絶縁層１６０４上には、チャネル形成領域となるポリシリコン層１６０５が形成され、その両側には、ｎ−型ドーブ領域のポリシリコン層１６０７を介してｎ＋型ドープ領域のポリシリコン層１６０６が形成されている。上記ポリシリコン層１６０５〜１６０７を覆う状態にプラズマＣＶＤで形成したＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなるゲート絶縁膜１６０８が形成され、ポリシリコン層１６０５上方のゲート絶縁膜１６０８上にはモリブデンゲート１６０９が形成されている。
モリブデンゲート１６０９を覆う状態に、プラズマＣＶＤで形成したＳｉＯ２層又はＳｉＯ２層とＳｉＮｘ層の積層体からなるパッシベーション膜１６２３が形成され、このパッシベーション膜１６２３には、各ポリシリコン層１６０６に接続するものでアルミニウムからなるソース電極１６１０及びドレイン電極１６１１が形成されている。最上層には、厚さ１μｍ〜３μｍのアクリル系樹脂からなるパッシベーション膜１６２４が形成されている。
電気絶縁層１６１４上には、ゲート電極１６１５が形成され、これを覆う状態にゲートＳｉＯ２膜１６１６が形成されている。さらに、ゲートＳｉＯ２膜１６１６上には、ａ−Ｓｉ膜１６１７が形成され、このａ−Ｓｉ膜１６１７上で上記ゲート電極１６１５上方の両側には、ｎ＋型ａ−Ｓｉ膜１６１８、１６１８が形成され、さらに、ｎ＋型ａ−Ｓｉ膜１６１８、１６１８に接続してドレイン電極１６１９、ソース電極１６２０が形成されている。それらを覆う状態に、パッシベーション膜１６２１、樹脂パッシベーション膜１６２２が積層形成されている。
図１６において、図の左半分が低温ポリシリコントップゲートＴＦＴで、断面構造は図４に示した本発明の第１の実施例と同様である。図の右半分がアモルファスシリコンＴＦＴで、ガラス基板上にモリブデン層１６１３、厚さ５００ｎｍのＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層１６１４を形成した後、例えば、液晶ディスプレイ工学入門（鈴木八十二 著、日刊工業新聞社発行、１９９８年）ｐ．３４〜３６に記載されているプロセスにより、ゲート電極１６１５、ゲートＳｉＯ２膜１６１６、ａ−Ｓｉ膜１６１７、ｎ＋型ａ−Ｓｉ膜１６１８、ドレイン電極１６１９、ソース電極１６２０、パッシベーション膜１６２１、アクリル系樹脂系パッシベーション層１６２２を形成する。そしてそれらを第１の実施例と同様の転写プロセスにより、エポキシ樹脂系接着剤層１６１２を介してポリイミド基板１６０１に接着して得た構造である。
なお、以上の転写プロセス後に、必要に応じて低温ポリシリコンＴＦＴ領域とアモルファスシリコンＴＦＴ領域間を、よく知られているパッシベーション膜へのコンタクトホール形成とアルミニウム、アルミニウム−シリコン合金などの低抵抗材料で配線した。
次に、第１０の実施例を図１７を参照して説明する。図１７は、本発明の第１０の実施例に係るプラスチック基板反射型液晶表示パネルの表示部（画素部）の断面構造を示す図である。
本発明に係る表示部は、まず厚さ０．５ｍｍの積層ポリイミド基板１７０１上にエポキシ樹脂系接着層１７０２を介して厚さ５００ｎｍのモリブデン層１７０３、厚さ５００ｎｍのＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層１７０４、低温ポリシリコントップゲートＴＦＴ１７０５、１μｍ〜２μｍの凹凸を有する樹脂層からなる光散乱層１７０６、厚さ１００ｎｍ〜３００ｎｍの銀薄膜より成る画素電極１７０７、厚さ５０ｎｍ〜１５０ｎｍのポリイミド配向膜１７０８が下層より順次積層された構造のＴＦＴ基板を、本発明の第１の実施例に従って作製した。
なお、転写前に予めポリイミド配向膜１７０８をスクリーン印刷法で塗布、焼成し、さらに、液晶パネル製造プロセスにおいてよく知られているラビング工程によりポリイミド配向膜１７０８に特定方位の配向を付与した。転写前に配向膜焼成、ラビングを済ませてしまうことで、基板に耐熱性がなく剛性もないプラスチック基板に転写してから行うよりは、現行ガラス基板ＬＣＤと同一工程で良く、工程が容易になるという利点が得られた。
次に、厚さ０．４ｍｍの透明ポリカーボネート基板１７０９に画素間遮光用のブラックマトリクス１７１０を、スパッタ法により形成したクロム薄膜をフォトリソグラフィーとウェットエッチングでパターンニングして形成し、さらに赤、緑、青の各カラーフィルターパターン１７１１、厚さ２μｍのオーバーコート層１７１２、厚さ１００ｎｍ〜２００ｎｍの酸化インジウム錫（Ｉｎ２Ｏ３＋ＳｎＯ２、以下ＩＴＯという）の共通電極１７１３、及び厚さ５０ｎｍ〜１５０ｎｍのポリイミド配向膜１７１４を順次積層した構造の対向基板を、基板温度が１５０℃以下のプロセスで作製した。こうして作製したＴＦＴ基板と対向基板を直径３μｍ〜５μｍのスペーサ１７１５を介して重ね合わせ、外周部をシールして、ねじれネマティック（ＴＮ）型液晶１７１６を封入した構造とした。
なお、図１７中Ｘ１は、１画素の幅を示す。
次に、第１１の実施例を図１８及び図１９を参照して説明する。図１８及び図１９は、本発明の第１１の実施例を示し、プラスチック基板透過型液晶表示パネルの表示部（画素部）の断面構造によるプロセス説明図である。
まず、図１８に示すように厚さ０．７ｍｍのガラス基板１８０１上に、スパッタリング法で保護層（例えば厚さ０．１μｍ〜１μｍのモリブデン（Ｍｏ）薄膜）１８０２を形成した後、厚さ５００ｎｍのＳｉＯ２層、又はＳｉＯ２層とＳｉＮｘ層の積層体からなる電気絶縁層１８０３、低温ポリシリコンボトムゲートＴＦＴ１８０４、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各カラーフィルターパターン１８０５、厚さ１μｍ〜３μｍのアクリル系樹脂からなるパッシベーション膜１８０６、厚さ１００ｎｍ〜２００ｎｍのＩＴＯより成り低温ポリシリコンボトムゲートＴＦＴ１８０４に接続される画素電極１８０７が下層より順次積層された構造のＴＦＴ基板を作製した。
その後、フォトリソグラフィー法により、６画素あたり１個の割合で、一辺約１０μｍ、高さ３．５μｍの四角柱状のスペーサーパターン１８０８を画素電極１８０７上の非透光領域（Ｍｏパターンがある領域）に形成した。次に厚さ５０ｎｍ〜１５０ｎｍのポリイミド配向膜１８０９をスクリーン印刷法で塗布した後、２００℃で２時間焼成し形成した。なお、図１８中Ｘ２は、１画素の幅を示す。
次に、液晶パネル製造プロセスにおいてよく知られているラビング工程によりポリイミド配向膜１８０９に特定方位の配向を付与した後、本発明の第６の実施例に示した転写方法により、図１９に示すように、厚さ０．２ｍｍの透明ポリエーテルスルホン（ＰＥＳ）基板１８１０上に、真空脱泡したＵＶ硬化型接着剤１８１１を介して転写した。
次に厚さ０．２ｍｍの透明ＰＥＳ基板１８１２に厚さ１００ｎｍのＩＴＯより成る共通電極１８１３及び厚さ５０ｎｍ〜１５０ｎｍのポリイミド配向膜１８１４を順次積層した構造の対向基板を基板温度が１５０℃以下のプロセスで作製した。なおＰＥＳ基板１８１２にはアクリル系樹脂などの有機層とＳｉＮｘ、ＳｉＯ２などの無機層の多層構造からなる、対水蒸気のバリア層１８１５付きのものを用いた。
こうして作製したＴＦＴ基板と対向基板を重ね合わせ、外周部をシールして、ねじれネマティック（ＴＮ）型液晶１８１６を封入した構造とした。
第６の実施例と異なる点は先ず第１に通常、対向基板側に形成されるカラーフィルター層１８０５をＴＦＴ基板側に形成したことで、これによって対向基板とＴＦＴ基板の重ね合わせマージンが大きくなるという利点が得られる。これは高精細なカラーＬＣＤパネルをプラスチック基板で製造する際には大きなメリットとなる。それはプラスチック基板同士の重ね合わせは、膨張・収縮が基板内や基板間で一様でない場合があり、またその絶対値もガラス基板と比べると概して大きいためである。
第６の実施例と異なる第２の点は、転写前にポリイミド配向膜焼成、ラビングを済ませてしまうことで、基板に耐熱性がなく剛性もないプラスチック基板に転写してから行うよりは、現行ガラス基板用工程と同一で良く、工程が容易になる。
第６の実施例と異なる第３の点はスペーサーパターン層１８０８をＴＦＴ基板上の最上層に作り込んでいる点である。これにより従来の散布方式よりもスペーサ凝集の危険なくスペーサ密度を増加することが可能になり、基板剛性がガラス基板に比べて低いプラスチックセルにおいては有利となる。すなわちスペーサのない部分が弛んで、画素電極１８０７と対向電極１８１３が電気的に接触してしまうという故障を無くすことが可能である。もしくは液晶注入口付近にスペーサを高密度に形成することで、液晶注入口が大気圧に負けて塞がってしまい、液晶注入ができなくなる、あるいは液晶注入時間が異常に長くなるといった液晶注入工程における不良を防ぐことが可能である。
以上説明した本発明の製造方法により得られる薄膜デバイスは、液晶表示パネルや有機エレクトロルミネッセンス表示パネルのアクティブマトリクス型駆動基板として好ましく利用することができる。例えば、アクティブマトリクス型駆動基板としての薄膜デバイスと、透光性プラスチック基板に透明導電膜を形成した対向基板とから液晶セルを構成すると非ガラス基板液晶表示パネルが得られる。この場合、アクティブマトリクス型駆動基板又は対向基板のいずれかにカラーフィルター層を設ければ、非ガラス基板フルカラー液晶表示パネルとなる。また、アクティブマトリクス型駆動基板としての薄膜デバイスの上に有機エレクトロルミネッセンス層を設ければ、非ガラス基板有機エレクトロルミネッセンス表示パネルが得られる。なお、この場合、ガラス基板上にまず駆動用薄膜デバイス層を形成し、次に有機エレクトロルミネッセンス層を形成して、最後に保護層を形成してから、本発明により非ガラスに転写することが可能である。
これらの表示パネルは、携帯情報端末機や携帯電話機等に好ましく組み込むことができる。例えば、図２０に示すように、液晶パネルからなる表示部２２０１を有する携帯電話機２２０２であって、液晶表示パネル上に保護板がフロントケース２２０３と一体化されて被せられ、表示部２２０１の最外面が構成されるようにしたものや、図２１に示すように、タッチパネル付きの表示部２２０４を有する携帯情報端末機２２０５であって、この携帯情報端末機２２０４自体の操作と、必要に応じて携帯情報端末機２２０５に装着される無線電話、録音再生機能、ディジタルカメラ機能等のオプション機器の制御を表示部２２０４のタッチパネルで操作できるようにしたものなど、種々の機器の液晶表示装置として使用される。
産業上の利用可能性
本発明は、以上説明したように、プラスチック基板に直接薄膜デバイス層を形成する場合に比べ、第１基板を用いて薄膜デバイス層を形成し、後に第１基板を分離もしくは除去した後、第３基板を接着するので、薄膜デバイス層を形成する時の基板温度が第３基板の耐熱温度の制約を受けることがない。そのため、第３基板にガラス基板よりも耐熱温度が低いプラスチック基板を用いることができる。一方、薄膜デバイス層を形成する際には、石英基板、シリコン基板、ガリウム砒素基板等の耐熱温度の高い基板を用いることができるので、プロセス温度の低下によってデバイスの性能や信頼性が低下するおそれがない。更に、ＴＦＴ作製時の真空中のプロセスにおいてプラスチック基板からの脱ガスによるデバイス汚染がない。
また、プラスチック基板につきもののプロセスにおける温度履歴による膨張、収縮、変形の影響を受けない。従って、配線の断線やデバイス層のクラックの危険がない。更に、転写部分以外はガラス基板用の生産プロセスと同一であるので、生産ラインの共用も可能であり、投資効率が高い。
本発明は、異なるプロセスで作製した薄膜デバイスを同一非ガラス基板上に集積可能であるため、例えば駆動能力に優れたＣＭＯＳ回路構成が可能な低温ポリシリコンＴＦＴで、パネル周辺部分の駆動回路を作製し、低コストで大面積にわたり特性を均一にしやすいアモルファスシリコンデバイスで表示部（画素部）のスイッチング回路部を作製し、両者を同一の非ガラス基板上に集積し、デバイス間配線を別途施すことで、低温ポリシリコン−アモルファスシリコン複合駆動基板を低温ポリシリコン単独プロセスによるよりも容易に製作することが可能となる。この場合、高コストの微細化プロセスを、低温ポリシリコンプロセスで製造される、パネル周辺部分の駆動回路部分に限定して使用することで、低コスト化も同時に達成される。
さらに、第３基板はＴＦＴ作製時には使わないので、表面粗さに対する要求も、第１基板よりはずっと緩い。そのため、従来のガラス基板やシリコンウエハー以外にも、プラスチック基板、金属基板やセラミック基板が使用可能となり、表示パネル設計の選択肢が増えるという利点もある。
【図面の簡単な説明】
図１Ａ乃至図１Ｉは、本発明の第１の実施例による薄膜デバイスの製造工程を工程順に示す断面図である。
図２Ａ及び図２Ｂは、第１の実施例において、加熱によりモリブデン板とデバイス層とを分離した場合を説明する断面図である。
図３は、第１の実施例において、ホットメルト接着剤塗布に先立ちデバイス保護層を形成した場合を説明する断面図である。
図４は、本発明の第１の実施例により作製されたポリイミド基板上のｎチャネル型トップゲートＴＦＴの概略構成断面図である。
図５は、本発明の第１の実施例で作製した図４に示す断面構造を有するｎチャネル型ＴＦＴの転写前後における特性図である。
図６は、本発明の第２の実施例において作製されたポリイミド基板上のｎチャネル型ボトムゲートＴＦＴを示す断面図である。
図７は、本発明の第３の実施例において作製されたプラスチック基板上のｎチャネル型トップゲートＴＦＴを示す断面図である。
図８Ａ及び図８Ｂは、本発明の第４の実施例における、ガラス基板エッチング時の外周シール方法を説明する断面図である。
図９Ａ乃至図９Ｄは、本発明の第５の実施例における、第４実施例とは異なる外周シール方法を説明する断面図である。
図１０Ａ乃至図１０Ｅは、本発明の第６の実施例による透光性アクティブマトリクス型駆動基板の製造工程を工程順に示す断面図である。
図１１は、本発明の第６の実施例により作製された透明ポリカーボネート基板上のｎチャネル型トップゲートＴＦＴの概略構成断面図である。
図１２は、本発明の第６の実施例により作製された透明ポリカーボネート基板上のｎチャネル型ボトムゲートＴＦＴを示す断面図である。
図１３Ａ乃至図１３Ｆは、ガラス基板上に分離層を設けることで、ガラス基板を全エッチングせずに分離除去する工程を有する本発明の第７実施例による薄膜デバイスの製造工程を工程順に示す断面図である。
図１４Ａ乃至図１４Ｆは、ガラス基板上に分離層を設けることで、ガラス基板を全エッチングせずに分離除去する工程を有する、本発明の第８の実施例による薄膜デバイスの製造工程を工程順に示す平面図及び断面図である。
図１５Ａ乃至図１５Ｊは、別々の基板上に作製されたデバイスを同一基板上に集積する工程を含む本発明の第９の実施例による薄膜デバイスの製造工程を工程順に示す断面図である。
図１６は、本発明の第９の実施例により作製した低温ポリシリコンＴＦＴとアモルファスシリコンＴＦＴとのプラスチック基板複合デバイスを示す断面図である。
図１７は、本発明の第１０の実施例に係るプラスチック基板反射型液晶表示パネルの表示部（画素部）を示す断面図である。
図１８は、本発明の第１１の実施例に係るプラスチック基板透過型液晶表示パネル用ＴＦＴ基板の表示部（画素部）を示す断面図である。
図１９は、本発明の第１１の実施例に係るプラスチック基板透過型液晶表示パネルの表示部（画素部）を示す断面図である。
図２０は、本発明の製造方法で得られた薄膜デバイスを備えた携帯電話機を示す斜視図であり、図２１は、同じく携帯情報端末機を示す斜視図である。

Claims (15)

  1. 第１基板に形成された保護層上に設けられた薄膜デバイス層に、第１接着層を介して第２基板を接着する工程と、
    化学処理及び機械的研磨処理の少なくとも一つの処理を含む工程により前記第１基板を完全又は部分的に分離又は除去する工程と、
    露出した保護層又は部分的に除去された第１基板で覆われた保護層に第２接着層を介して第３基板を接着した後、第２基板を分離又は除去する工程と
    を含むことを特徴とする薄膜デバイスの製造方法。
  2. 前記薄膜デバイス層は、液晶表示パネルを構成するのに必要なカラーフィルター層、スペーサーパターン層及び配向膜のうちの少なくとも一つ以上を含むことを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  3. 複数の第１基板のそれぞれに形成された保護層上に設けられた薄膜デバイス層に、第１接着層を介して一枚の第２基板を接着する工程と、
    化学処理及び機械的研磨処理の少なくとも一方を含む工程によりそれぞれの第１基板を完全又は部分的に除去する工程と、
    露出した保護層又は部分的に除去された第１基板で覆われた保護層に第２接着層を介して一枚の第３基板を接着する工程と、
    前記第２基板を分離又は除去する工程と
    を含むことを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  4. 前記薄膜デバイス層は、液晶表示パネルを構成するのに必要なカラーフィルター層、スペーサーパターン層及び配向膜のうちの少なくとも一つ以上を含むことを特徴とする請求の範囲第３項記載の薄膜デバイスの製造方法。
  5. 前記化学処理が前記機械的研磨処理と同時又は順次になされることを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  6. 前記化学処理又は前記機械的研磨処理の少なくとも一方の処理において、
    薄膜デバイス層の上下に前記第１基板と前記第２基板とが接着された状態の接着体の外周領域に、前記薄膜デバイス層への処理液の侵入を防ぐシール部が設けられていることを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  7. 前記化学処理が弗化水素酸を含む薬液を用いた化学エッチングであることを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  8. 前記第１基板を弗化水素酸が含まれる薬液を用いて化学エッチングした後、異なる種類のエッチング液に浸漬させ、前記第１基板に形成された保護層をエッチング除去することを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法
  9. 前記第２基板の分離又は除去が、加熱処理、光照射処理及び薬液浸漬処理のうち少なくとも一つの処理により第１接着層の接着強度を低下せしめることによりなされることを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  10. 第１接着層が融点２００℃以下の熱可塑性接着剤であることを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  11. 前記第１基板側を被覆する保護層が、化学処理に対するストッパー層として機能することを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  12. 前記第１基板と前記保護層との間に、化学処理速度が第１基板よりも速い分離層が設けられていることを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  13. 前記分離層の化学処理が、第１基板に機械的に開けられた穴、又は第１基板を被覆するレジスト層にフォトリソグラフィーによって形成されるレジスト開口部からの化学処理によって開けられた穴のうち少なくとも一方を形成する工程に引き続く化学処理によって形成される第１基板の貫通穴を経路として該分離層に薬液を到達せしめることによりなされることを特徴とする請求の範囲第１２項記載の薄膜デバイスの製造方法。
  14. 前記第２基板を剥離した後、前記薄膜デバイス層についた前記第１接着層の残りをウエット処理により剥離することを特徴とする請求の範囲第１項記載の薄膜デバイスの製造方法。
  15. プラスチック基板に薄膜トランジスタ素子が設けられた半導体装置において、
    前記プラスチック基板の接着層と前記薄膜トランジスタ素子との間に導電性薄膜が設けられている
    ことを特徴とする半導体装置。
JP2002581584A 2001-04-13 2002-04-12 薄膜デバイスの製造方法及び半導体装置 Pending JPWO2002084739A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001115119 2001-04-13
JP2001115119 2001-04-13
PCT/JP2002/003700 WO2002084739A1 (en) 2001-04-13 2002-04-12 Thin film-device manufacturing method, and semiconductor device

Publications (1)

Publication Number Publication Date
JPWO2002084739A1 true JPWO2002084739A1 (ja) 2004-08-05

Family

ID=18966074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002581584A Pending JPWO2002084739A1 (ja) 2001-04-13 2002-04-12 薄膜デバイスの製造方法及び半導体装置

Country Status (5)

Country Link
US (3) US6916681B2 (ja)
JP (1) JPWO2002084739A1 (ja)
KR (1) KR20030028481A (ja)
TW (1) TW574753B (ja)
WO (1) WO2002084739A1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069285A (ko) * 2002-02-19 2003-08-27 삼성전자주식회사 액정 표시 장치
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
JP4912835B2 (ja) * 2002-11-01 2012-04-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
KR100528326B1 (ko) * 2002-12-31 2005-11-15 삼성전자주식회사 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
JP4801579B2 (ja) * 2003-01-15 2011-10-26 株式会社半導体エネルギー研究所 発光装置の作製方法
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
JP2004259796A (ja) * 2003-02-25 2004-09-16 Sony Corp 薄膜デバイスの製造方法および薄膜デバイス
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
TW594210B (en) * 2003-08-28 2004-06-21 Ind Tech Res Inst A method for manufacturing a flexible panel for FPD
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4759917B2 (ja) * 2003-12-16 2011-08-31 ソニー株式会社 薄膜デバイスの製造方法、薄膜デバイスおよび液晶表示装置
JP4716081B2 (ja) * 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
GB0411314D0 (en) * 2004-05-21 2004-06-23 Koninkl Philips Electronics Nv Electronic device with multiple array devices
JP2006003761A (ja) * 2004-06-21 2006-01-05 Sony Corp 薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
KR100968191B1 (ko) * 2004-11-16 2010-07-06 인터내셔널 비지네스 머신즈 코포레이션 유전체 캐핑층들을 포함하는 유기 발광 소자들
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
JP4602920B2 (ja) * 2005-03-19 2010-12-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
EP4040474A1 (en) * 2005-06-02 2022-08-10 The Board of Trustees of the University of Illinois Printable semiconductor structures and related methods of making and assembling
JP5352045B2 (ja) * 2005-06-03 2013-11-27 株式会社半導体エネルギー研究所 集積回路装置の作製方法
KR101272097B1 (ko) * 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
JP4316558B2 (ja) 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 有機発光表示装置
JP4350106B2 (ja) 2005-06-29 2009-10-21 三星モバイルディスプレイ株式會社 平板表示装置及びその駆動方法
JP4738097B2 (ja) * 2005-08-19 2011-08-03 東芝モバイルディスプレイ株式会社 液晶表示装置およびその製造方法
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101916763B (zh) 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
US8268449B2 (en) * 2006-02-06 2012-09-18 Brewer Science Inc. Thermal- and chemical-resistant acid protection coating material and spin-on thermoplastic adhesive
KR101169058B1 (ko) * 2006-03-10 2012-07-26 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
JP5099368B2 (ja) * 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ
JP4610515B2 (ja) * 2006-04-21 2011-01-12 株式会社半導体エネルギー研究所 剥離方法
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
KR101446226B1 (ko) * 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
US7935780B2 (en) 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
JP5232498B2 (ja) * 2008-02-25 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置及びその製造方法
JP4648422B2 (ja) * 2008-04-25 2011-03-09 東芝モバイルディスプレイ株式会社 表示素子の製造方法
JP5790968B2 (ja) 2008-08-18 2015-10-07 Ｎｌｔテクノロジー株式会社 表示装置及びその製造方法
US20100066683A1 (en) * 2008-09-17 2010-03-18 Shih-Chang Chang Method for Transferring Thin Film to Substrate
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
JP5620921B2 (ja) * 2008-12-05 2014-11-05 コーニンクレッカ フィリップス エヌ ヴェ プラスチック基板を有する電子デバイス及びその製造方法
US8771927B2 (en) * 2009-04-15 2014-07-08 Brewer Science Inc. Acid-etch resistant, protective coatings
EP2506303A4 (en) * 2009-11-27 2017-11-22 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
CN101916811A (zh) * 2010-07-09 2010-12-15 电子科技大学 一种发光二极管及其制备方法
CN101916812A (zh) * 2010-07-09 2010-12-15 电子科技大学 一种发光二极管及其制备方法
KR20120036109A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 액정 표시 장치
CN102064272A (zh) * 2010-10-21 2011-05-18 电子科技大学 一种发光二极管及其制备方法
JP2012253304A (ja) * 2011-06-07 2012-12-20 Toshiba Corp 窒化物半導体発光素子の製造方法
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
DE102011080620B4 (de) * 2011-08-08 2014-06-05 Siemens Aktiengesellschaft Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel
KR101339291B1 (ko) * 2012-05-08 2013-12-09 한국표준과학연구원 유연한 집적회로 및 유연한 집적회로 제조방법
US9545204B2 (en) * 2013-09-25 2017-01-17 Bardy Diagnostics, Inc. Extended wear electrocardiography patch
CN105975126A (zh) 2013-09-29 2016-09-28 宸鸿科技(厦门)有限公司 触控面板及其制作方法
JP6561399B2 (ja) 2013-11-20 2019-08-21 株式会社Ｊｏｌｅｄ 表示装置、およびその製造方法
CN104820303B (zh) * 2015-05-22 2018-01-05 京东方科技集团股份有限公司 玻璃分离装置和玻璃分离方法
CN105137639B (zh) * 2015-10-20 2018-06-05 京东方科技集团股份有限公司 一种显示面板的减薄方法及显示装置
CN105552247B (zh) * 2015-12-08 2018-10-26 上海天马微电子有限公司 复合基板、柔性显示装置及其制备方法
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
KR20220117414A (ko) * 2021-02-16 2022-08-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113035890B (zh) * 2021-03-10 2022-08-26 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226312A (ja) * 1992-02-14 1993-09-03 Seiko Instr Inc 半導体薄膜素子の製造方法
JPH06118441A (ja) * 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JPH06504139A (ja) * 1990-12-31 1994-05-12 コピン・コーポレーシヨン 表示パネル用の単結晶シリコン配列素子
JPH09116158A (ja) * 1995-10-17 1997-05-02 Hitachi Ltd 軽量基板薄膜半導体装置および液晶表示装置
JPH11212116A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd 液晶表示装置およびその製造方法
WO1999044242A1 (en) * 1998-02-25 1999-09-02 Seiko Epson Corporation Method of detaching thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5652436A (en) * 1995-08-14 1997-07-29 Kobe Steel Usa Inc. Smooth diamond based mesa structures
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06504139A (ja) * 1990-12-31 1994-05-12 コピン・コーポレーシヨン 表示パネル用の単結晶シリコン配列素子
JPH06118441A (ja) * 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JPH05226312A (ja) * 1992-02-14 1993-09-03 Seiko Instr Inc 半導体薄膜素子の製造方法
JPH09116158A (ja) * 1995-10-17 1997-05-02 Hitachi Ltd 軽量基板薄膜半導体装置および液晶表示装置
JPH11212116A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd 液晶表示装置およびその製造方法
WO1999044242A1 (en) * 1998-02-25 1999-09-02 Seiko Epson Corporation Method of detaching thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display

Also Published As

Publication number Publication date
TW574753B (en) 2004-02-01
US20050181547A1 (en) 2005-08-18
US20070020823A1 (en) 2007-01-25
US20030174275A1 (en) 2003-09-18
US7550326B2 (en) 2009-06-23
KR20030028481A (ko) 2003-04-08
WO2002084739A1 (en) 2002-10-24
US7179693B2 (en) 2007-02-20
US6916681B2 (en) 2005-07-12

Similar Documents

Publication Publication Date Title
JPWO2002084739A1 (ja) 薄膜デバイスの製造方法及び半導体装置
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
EP3488478B1 (en) Method of fabricating display panel
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
KR100597928B1 (ko) 액티브 매트릭스형 표시 장치 및 그 제조 방법
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
EP1921690A2 (en) Organic light emitting display and fabrication method thereof
KR20130140814A (ko) 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
JP6899487B2 (ja) Ｔｆｔ基板及びその製造方法
KR20150063177A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2009205941A (ja) 表示装置の製造方法、表示装置、照明装置の製造方法および照明装置
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
US20130207104A1 (en) Manufacturing method of thin film transistor and display device
JP2003323132A (ja) 薄膜デバイスの製造方法および半導体装置
JP2005017567A (ja) 液晶表示装置と液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置とエレクトロルミネッセンス表示装置の製造方法
US9709853B2 (en) Liquid crystal display panel
KR20040076619A (ko) 박막 디바이스의 제조 방법 및 박막 디바이스
JP2002203973A (ja) ポリシリコン型薄膜トランジスタ製造方法
JP4759917B2 (ja) 薄膜デバイスの製造方法、薄膜デバイスおよび液晶表示装置
JP2005019054A (ja) 薄膜デバイス、薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
JP2005308849A (ja) 薄膜デバイス、薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
CN115000019A (zh) 一种氧化物tft薄膜电路的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091202

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100319