JPS6389984A - 画像編集装置のｄｍａコントロ−ラ用アドレス発生回路 - Google Patents
画像編集装置のｄｍａコントロ−ラ用アドレス発生回路Info
- Publication number
- JPS6389984A JPS6389984A JP23590786A JP23590786A JPS6389984A JP S6389984 A JPS6389984 A JP S6389984A JP 23590786 A JP23590786 A JP 23590786A JP 23590786 A JP23590786 A JP 23590786A JP S6389984 A JPS6389984 A JP S6389984A
- Authority
- JP
- Japan
- Prior art keywords
- address
- transfer
- offset
- register
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000006073 displacement reaction Methods 0.000 claims abstract description 9
- 238000004364 calculation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像の合成、切り出し、回転、拡大、縮小等を
行う画像編集装置において、メモリデータの転送を高速
に行えるようにした画像編集装置のＤＭＡコントローラ
用アドレス発生回路に関する。
行う画像編集装置において、メモリデータの転送を高速
に行えるようにした画像編集装置のＤＭＡコントローラ
用アドレス発生回路に関する。
画像編集装置用ＤＭＡコントローラとして、例えば、特
願昭６１−１９６９３４号（昭和６１年８月２２日出願
）によって提案されたものがある。
願昭６１−１９６９３４号（昭和６１年８月２２日出願
）によって提案されたものがある。
この画像編集装置用ＤＭＡコントローラは画像メモリの
ライン方向のワード数をセントするＭＡＲ（メモリアド
レスピッチ）レジスタと、転送元および転送先のメモリ
アドレスをそれぞれセットするアドレスレジスタと、Ｍ
ＡＰの加減、■の加減等の演算をおこなう単−の演算回
路を備えており、１の加減によってライン方向のアドレ
スを求め、ＭＡＰの加減によって次ラインへ移行する際
のアドレスを求めて転送元メモリの画像データを転送先
メモリへ転送するようにしている。
ライン方向のワード数をセントするＭＡＲ（メモリアド
レスピッチ）レジスタと、転送元および転送先のメモリ
アドレスをそれぞれセットするアドレスレジスタと、Ｍ
ＡＰの加減、■の加減等の演算をおこなう単−の演算回
路を備えており、１の加減によってライン方向のアドレ
スを求め、ＭＡＰの加減によって次ラインへ移行する際
のアドレスを求めて転送元メモリの画像データを転送先
メモリへ転送するようにしている。
この画像編集装置用ＤＭＡコントローラによれば、単一
の演算回路によって転送元および転送先のアドレスを求
めるようにしているため、転送元および転送先のアドレ
ス計算を行う２組のアドレス発生回路を有するもの（例
えば、情報処理学会論文誌Ｖｏ ｌ 、 ２４、階２４
「２次元ブロック転送によるメモリアドレス制御方式の
提案と文書画像処理への応用」）に比較すると、ハード
構成を簡素化することができる。
の演算回路によって転送元および転送先のアドレスを求
めるようにしているため、転送元および転送先のアドレ
ス計算を行う２組のアドレス発生回路を有するもの（例
えば、情報処理学会論文誌Ｖｏ ｌ 、 ２４、階２４
「２次元ブロック転送によるメモリアドレス制御方式の
提案と文書画像処理への応用」）に比較すると、ハード
構成を簡素化することができる。
しかし、この画像編集装置用ＤＭＡコントローラによれ
ば、ハード構成は節単になったが、転送元および転送先
のアドレスを単一の演算回路で求めているため、ある程
度処理速度が低下すると言う不都合がある。さらに、転
送領域が矩形でない場合、例えば、円や三角形あるいは
その他任意の形状の場合は、１ライン毎（又は１ブロツ
ク毎）に転送元先頭アドレス、転送先先頭アドレスの両
方のアドレスと、転送ワード数等を設定しなければなら
ないため、更に処理時間を必要とすると言う不都合があ
る。
ば、ハード構成は節単になったが、転送元および転送先
のアドレスを単一の演算回路で求めているため、ある程
度処理速度が低下すると言う不都合がある。さらに、転
送領域が矩形でない場合、例えば、円や三角形あるいは
その他任意の形状の場合は、１ライン毎（又は１ブロツ
ク毎）に転送元先頭アドレス、転送先先頭アドレスの両
方のアドレスと、転送ワード数等を設定しなければなら
ないため、更に処理時間を必要とすると言う不都合があ
る。
本発明は上記に鑑みてなされたものであり、転送領域が
矩形以外の形状であったとしても高速処理によって画像
データの転送をできるようにするため、転送元アドレス
と転送先アドレスの変位量（オフセット）を設定するア
ドレスオフセットレジスタを設け、転送元の各アドレス
にこの変位量を加減算して転送先の各アドレスを求める
ようにした画像編集装置のＤＭＡコントローラ用アドレ
ス発生回路を提供するものである。
矩形以外の形状であったとしても高速処理によって画像
データの転送をできるようにするため、転送元アドレス
と転送先アドレスの変位量（オフセット）を設定するア
ドレスオフセットレジスタを設け、転送元の各アドレス
にこの変位量を加減算して転送先の各アドレスを求める
ようにした画像編集装置のＤＭＡコントローラ用アドレ
ス発生回路を提供するものである。
以下、本発明の画像編集装置のＤＭＡコントローラ用ア
ドレス発生回路について説明する。
ドレス発生回路について説明する。
第１図は本発明の第１の実施例を示すものである。１は
コントロール部（図示せず）からアドレス発生回路にデ
ータを設定するための制御データバス、２は画像メモリ
の横幅を設定するメモリアドレスピッチ（ＭＡＲ）レジ
スタ、３は転送元および転送先のアドレス計算をするＡ
ＬＵであり、＋０１±１、±ＭＡＰの演算が可能である
。４はＡＬＵ３にＯを入力する為のゼロドライバー、５
．６は後述するアドレスをセットするためのアドレスレ
ジスタ、７はアドレスレジスタ５．６にＣＰＵ（図示せ
ず）からのアドレス情報を設定するバスドライバー、８
はアドレスのオフセット値を設定するアドレスオフセッ
トレジスタ（ＯＳＲＥＧ）、９はアドレスのオフセット
演算を行うＡＬＵであり、＋オフセット、−オフセット
の演算が可能である。１０は転送元のメモリアドレスを
格納するソースメモリアドレスレジスタ、１１は転送先
のメモリアドレスを格納するデスティネーションメモリ
アドレスレジスタ、１５．１６は転送元、転送先のアド
レスを示すアドレスバスである。
コントロール部（図示せず）からアドレス発生回路にデ
ータを設定するための制御データバス、２は画像メモリ
の横幅を設定するメモリアドレスピッチ（ＭＡＲ）レジ
スタ、３は転送元および転送先のアドレス計算をするＡ
ＬＵであり、＋０１±１、±ＭＡＰの演算が可能である
。４はＡＬＵ３にＯを入力する為のゼロドライバー、５
．６は後述するアドレスをセットするためのアドレスレ
ジスタ、７はアドレスレジスタ５．６にＣＰＵ（図示せ
ず）からのアドレス情報を設定するバスドライバー、８
はアドレスのオフセット値を設定するアドレスオフセッ
トレジスタ（ＯＳＲＥＧ）、９はアドレスのオフセット
演算を行うＡＬＵであり、＋オフセット、−オフセット
の演算が可能である。１０は転送元のメモリアドレスを
格納するソースメモリアドレスレジスタ、１１は転送先
のメモリアドレスを格納するデスティネーションメモリ
アドレスレジスタ、１５．１６は転送元、転送先のアド
レスを示すアドレスバスである。
第２図は第１図に示したアドレス発生回路２０を含んだ
画像編集装置を示し、２１．２２は画像メモリ、２３は
メモリ間のデータを転送するデータバスである。
画像編集装置を示し、２１．２２は画像メモリ、２３は
メモリ間のデータを転送するデータバスである。
ここで、第３図の転送元メモリ２１より矩形領域を切り
出して転送先メモリ２２へ転送する場合について説明す
る。本発明では画像メモリの横幅の大きさはＭＡＰと言
う大きさに固定されているものとする。これは通常画像
編集が同一文書（同一メモリ内）あるいは同一サイズ文
書（特にＡ４サイズ：同一サイズのメモリ）の間で行う
ことが多く、ＭＡＰ（換言すれば、画像メモリの横幅）
が固定でも不都合がないからである。第３図に示すよう
に、転送する矩形領域Ｔの横幅をＨワード、縦の長さを
■ラインとする。移動したい画像の先頭アドレスをＳと
する。これを変位なく別のページの画像メモリ （ここ
では転送先メモリ）２２へ転送する場合のアドレスをＳ
ｏ とする。
出して転送先メモリ２２へ転送する場合について説明す
る。本発明では画像メモリの横幅の大きさはＭＡＰと言
う大きさに固定されているものとする。これは通常画像
編集が同一文書（同一メモリ内）あるいは同一サイズ文
書（特にＡ４サイズ：同一サイズのメモリ）の間で行う
ことが多く、ＭＡＰ（換言すれば、画像メモリの横幅）
が固定でも不都合がないからである。第３図に示すよう
に、転送する矩形領域Ｔの横幅をＨワード、縦の長さを
■ラインとする。移動したい画像の先頭アドレスをＳと
する。これを変位なく別のページの画像メモリ （ここ
では転送先メモリ）２２へ転送する場合のアドレスをＳ
ｏ とする。
実際にはＳｏから水平方向にＨ゛ワード垂１ 直方
向にＶ“ ライン変位（オフセット）したアドレスＤへ
Ｓのデータを転送することになり、ＳｏからＤへのアド
レスのオフセット量は■” ＸＭＡＰ十Ｈ’ である。
向にＶ“ ライン変位（オフセット）したアドレスＤへ
Ｓのデータを転送することになり、ＳｏからＤへのアド
レスのオフセット量は■” ＸＭＡＰ十Ｈ’ である。
又ページ毎にＰ （Ｐは１ページのメモリ量、換言すれ
ば１ページの全ワード数）だけのオフセントがあるとす
れば、全オフセットはＯ３（全オフセット）＝Ｐ（ペー
ジのオフセント）＋Ｖ’ ｘＭＡＰ （垂直方向のオ
フセット）＋Ｈ’（水平方向のオフセット） となる。尚、ページ毎にオフセットＰがあると言うこと
はＳ” −８十Ｐのアドレス関係にあると言う事である
。以上より転送元先頭アドレスと転送先先頭アドレスＤ
のアドレス関係は、 Ｄ（転送先先頭アドレス）＝Ｓ（転送元先頭アドレス）
＋Ｏ３（オフセット）という関係が成り立つ。この
関係が移動矩形内の全ワードについて成り立つ事は明ら
かである。
ば１ページの全ワード数）だけのオフセントがあるとす
れば、全オフセットはＯ３（全オフセット）＝Ｐ（ペー
ジのオフセント）＋Ｖ’ ｘＭＡＰ （垂直方向のオ
フセット）＋Ｈ’（水平方向のオフセット） となる。尚、ページ毎にオフセットＰがあると言うこと
はＳ” −８十Ｐのアドレス関係にあると言う事である
。以上より転送元先頭アドレスと転送先先頭アドレスＤ
のアドレス関係は、 Ｄ（転送先先頭アドレス）＝Ｓ（転送元先頭アドレス）
＋Ｏ３（オフセット）という関係が成り立つ。この
関係が移動矩形内の全ワードについて成り立つ事は明ら
かである。
以下、動作を説明する。転送に先だち、ホストのＣＰＵ
より転送元メモリ２１の先頭アドレスＳがアドレスレジ
スタ５へ、転送元と転送先のアドレスの変位量（オフセ
ット）がアドレスオフセットレジスタ８へ設定され、オ
フセットの値に基づいて、オフセントが正の場合はＢ＋
Ａ、オフセットが負の場合はＢ−Ａのオペレーションが
ＡＬＵ９に設定される。
より転送元メモリ２１の先頭アドレスＳがアドレスレジ
スタ５へ、転送元と転送先のアドレスの変位量（オフセ
ット）がアドレスオフセットレジスタ８へ設定され、オ
フセットの値に基づいて、オフセントが正の場合はＢ＋
Ａ、オフセットが負の場合はＢ−Ａのオペレーションが
ＡＬＵ９に設定される。
また、矩形領域Ｔの水平ワード数Ｈおよび垂直ライン■
の値が制御部のワードカウンタお劣びラインカウンタ（
図示せず）に設定される。ワードカウンタは必要データ
数転送した所で次のラインへの移行を指示し、ラインカ
ウンタは必要ラインの転送を行ったとき操作の終了を指
示する。以上の設定が終了したら転送を開始する。
の値が制御部のワードカウンタお劣びラインカウンタ（
図示せず）に設定される。ワードカウンタは必要データ
数転送した所で次のラインへの移行を指示し、ラインカ
ウンタは必要ラインの転送を行ったとき操作の終了を指
示する。以上の設定が終了したら転送を開始する。
まず、最初に、アドレスレジスタ５の内容（転送元先頭
アドレスＳ）をアドレスレジスタ６ヘコピーし、次にア
ドレスレジスタ６の内容をソースアドレスレジスタ１０
へ設定し、同時にアドレスレジスタ６の内容をＡＬＵ９
へ送り、アドレスオフセットレジスタ８の内容（オフセ
ット）と加算（あるいは減算）した値をデスティネーシ
ョンアドレスレジスタ１１へ設定する。次にアドレスレ
ジスタ６の内容にＡＬＵ３で＋１した値をアドレスレジ
スタ６へ格納する。この時点でアドレスレジスタ６の内
容はＳ＋１となり、次の転送元アドレスを示す。同時に
水平ワード数のワードカウンタを−１する。
アドレスＳ）をアドレスレジスタ６ヘコピーし、次にア
ドレスレジスタ６の内容をソースアドレスレジスタ１０
へ設定し、同時にアドレスレジスタ６の内容をＡＬＵ９
へ送り、アドレスオフセットレジスタ８の内容（オフセ
ット）と加算（あるいは減算）した値をデスティネーシ
ョンアドレスレジスタ１１へ設定する。次にアドレスレ
ジスタ６の内容にＡＬＵ３で＋１した値をアドレスレジ
スタ６へ格納する。この時点でアドレスレジスタ６の内
容はＳ＋１となり、次の転送元アドレスを示す。同時に
水平ワード数のワードカウンタを−１する。
次にソースアドレスレジスタ１０のアドレスのデータを
デスティネーションアドレスレジスタ１１のアドレスへ
転送する。ここで水平ワードカウント値がＯでないなら
、換言すれば、１ラインの転送が終了していなければ、
アドレスレジスタ６の内容をソースアドレスレジスタ１
０へ設定し、同時にアドレスレジスタ６の内容をＡＬＵ
９へ送り、アドレスオフセットレジスタ８の内容と加算
（あるいは減算）し、デスティネーションレジスタ１１
へ設定する。以後、この操作をくり返す。他方、水平ワ
ードカウンタ値がＯであれば（１ラインの転送が終了し
ていれば）、アドレスレジスタ５の内容にＭＡＰを加算
し、アドレスレジスタ５へ格納する。同時にラインカウ
ンタの垂直ラインカウント値を−１する。ここで垂直ラ
インカウント値が０でなければ、換言すれば、全ライン
の転送が終了していなければ、再度アドレスレジスタ５
の内容をアドレスレジスタ６ヘコピーし、処理を繰り返
す。以上の手順を第４図のフローチャートに示す。尚、
説明の都合上ステップ２とステップ３は分離しであるが
、実際の処理ではステップ２とステップ３をパイプライ
ン処理化できるので２ワード目（又はＮワード目）のア
ドレス演算と１ワード目（又はＮ−１ワード目）のメモ
リデータ転送は同一時間に行う事が可能であり、１ステ
ツプで１ワードデータを転送する事ができる。本実施例
では２次元記憶された画像の高速移動の場合について説
明したが、本発明は一次元にデータが配列された場合で
も一定値だけデータの格納域を変更したい場合（ブロッ
ク転送）等も有効である（例えばデータのソーティング
等）。又、編集では異なったエリアに同時にデータを書
き込む等の処理が可能である。
デスティネーションアドレスレジスタ１１のアドレスへ
転送する。ここで水平ワードカウント値がＯでないなら
、換言すれば、１ラインの転送が終了していなければ、
アドレスレジスタ６の内容をソースアドレスレジスタ１
０へ設定し、同時にアドレスレジスタ６の内容をＡＬＵ
９へ送り、アドレスオフセットレジスタ８の内容と加算
（あるいは減算）し、デスティネーションレジスタ１１
へ設定する。以後、この操作をくり返す。他方、水平ワ
ードカウンタ値がＯであれば（１ラインの転送が終了し
ていれば）、アドレスレジスタ５の内容にＭＡＰを加算
し、アドレスレジスタ５へ格納する。同時にラインカウ
ンタの垂直ラインカウント値を−１する。ここで垂直ラ
インカウント値が０でなければ、換言すれば、全ライン
の転送が終了していなければ、再度アドレスレジスタ５
の内容をアドレスレジスタ６ヘコピーし、処理を繰り返
す。以上の手順を第４図のフローチャートに示す。尚、
説明の都合上ステップ２とステップ３は分離しであるが
、実際の処理ではステップ２とステップ３をパイプライ
ン処理化できるので２ワード目（又はＮワード目）のア
ドレス演算と１ワード目（又はＮ−１ワード目）のメモ
リデータ転送は同一時間に行う事が可能であり、１ステ
ツプで１ワードデータを転送する事ができる。本実施例
では２次元記憶された画像の高速移動の場合について説
明したが、本発明は一次元にデータが配列された場合で
も一定値だけデータの格納域を変更したい場合（ブロッ
ク転送）等も有効である（例えばデータのソーティング
等）。又、編集では異なったエリアに同時にデータを書
き込む等の処理が可能である。
第５図および第６図は本発明の第２の実施例を示す説明
図である。第１の実施例では転送領域Ｔが矩形の場合に
ついて説明したが、転送領域Ｔが矩形以外の場合につい
て説明する。第５図に示す様な任意形状の領域Ｔの転送
の場合、任意形状を第６図に示す様に複数の矩形Ｌｌ
、Ｌｚ ’−に近似分類して、２次元的転送を行う必要
があり、この場合従来の方法では各矩形り、 、Ｌ、の
転送元、転送先のアドレスをアドレス発生回路に設定し
てＤＭＡ転送を行う必要があった。しかし、本発明では
転送元先頭アドレス（Ｓ）と転送先先頭アドレス（Ｄ）
のオフセント値を一旦設定すれば各矩形領域Ｌ ＋ 、
Ｌ ｚ ”−’−・・−に対しては、転送元先頭アドレ
ス（Ｓ）のみ指定してＤＭＡ転送を行えば良く、設定す
るアドレスデータが半減し、処理の高速化、簡易化がは
かれる。
図である。第１の実施例では転送領域Ｔが矩形の場合に
ついて説明したが、転送領域Ｔが矩形以外の場合につい
て説明する。第５図に示す様な任意形状の領域Ｔの転送
の場合、任意形状を第６図に示す様に複数の矩形Ｌｌ
、Ｌｚ ’−に近似分類して、２次元的転送を行う必要
があり、この場合従来の方法では各矩形り、 、Ｌ、の
転送元、転送先のアドレスをアドレス発生回路に設定し
てＤＭＡ転送を行う必要があった。しかし、本発明では
転送元先頭アドレス（Ｓ）と転送先先頭アドレス（Ｄ）
のオフセント値を一旦設定すれば各矩形領域Ｌ ＋ 、
Ｌ ｚ ”−’−・・−に対しては、転送元先頭アドレ
ス（Ｓ）のみ指定してＤＭＡ転送を行えば良く、設定す
るアドレスデータが半減し、処理の高速化、簡易化がは
かれる。
以上説明した通り、本発明の画像編集装置のＤＭＡコン
トローラ用アドレス発生回路によれば、転送元アドレス
と転送先アドレスの変位量（オフセット）を設定するア
ドレスオフセットレジスタを設けるとともにアドレスの
オフセット演算を行うＡＬＵを設けたため、転送元アド
レスと転送先アドレスを同時に設定することが可能とな
り、高速のメモリ転送が可能となり、矩形及び矩形以外
の移動形状においてパラメータの設定数を少なくするこ
とができ、処理時間を短縮することが可能である。
トローラ用アドレス発生回路によれば、転送元アドレス
と転送先アドレスの変位量（オフセット）を設定するア
ドレスオフセットレジスタを設けるとともにアドレスの
オフセット演算を行うＡＬＵを設けたため、転送元アド
レスと転送先アドレスを同時に設定することが可能とな
り、高速のメモリ転送が可能となり、矩形及び矩形以外
の移動形状においてパラメータの設定数を少なくするこ
とができ、処理時間を短縮することが可能である。
′ 第１図は本発明のアドレス発生回路の構成図を示す
。第２図は編集装置の一部を示す説明図。第３図は画徹
移動の説明図。第４図は転送手順のフロチャート。第５
図は本発明の第２の実施例を説明する任意形状の転送の
説明図。第６図は任意形状の矩形近似分類の説明図。 符号の説明 １−・−−−−−−−−データバス ２−−−−−−−−−−−Ｍ Ａ Ｐレジスタ３−・−
・・−・−ＡＬＵ ４−−−−−−−−−・−ゼロドライバー５−−−−−
−−−−−−アドレスレジスタ（Ａ１）６−・−−−−
−−−−−アドレスレジスタ（Ａ２）７−−−−−−−
−−−−バスドライバー８−−−−−−−−−〜−アド
レスオフセットレジスタ（Ｏ５ＲＥＧ）９−−−−−−
−−−−−Ａ Ｌ Ｕ ｌｏ・−−−−−−一−−−ソースメモリアドレスレジ
スタ１１−・−・−−−−−・−デスティネーションメ
モリアドレスレジスタ１５．１６・・−アドレスバス ２０−−−−−・−−−−−アドレス発生回路２１．２
２− イメージメモリ ２３−−−−−一・データバス
。第２図は編集装置の一部を示す説明図。第３図は画徹
移動の説明図。第４図は転送手順のフロチャート。第５
図は本発明の第２の実施例を説明する任意形状の転送の
説明図。第６図は任意形状の矩形近似分類の説明図。 符号の説明 １−・−−−−−−−−データバス ２−−−−−−−−−−−Ｍ Ａ Ｐレジスタ３−・−
・・−・−ＡＬＵ ４−−−−−−−−−・−ゼロドライバー５−−−−−
−−−−−−アドレスレジスタ（Ａ１）６−・−−−−
−−−−−アドレスレジスタ（Ａ２）７−−−−−−−
−−−−バスドライバー８−−−−−−−−−〜−アド
レスオフセットレジスタ（Ｏ５ＲＥＧ）９−−−−−−
−−−−−Ａ Ｌ Ｕ ｌｏ・−−−−−−一−−−ソースメモリアドレスレジ
スタ１１−・−・−−−−−・−デスティネーションメ
モリアドレスレジスタ１５．１６・・−アドレスバス ２０−−−−−・−−−−−アドレス発生回路２１．２
２− イメージメモリ ２３−−−−−一・データバス
Claims (1)
- 【特許請求の範囲】 転送元画像メモリの指定されたソース領域 の画像データを転送先画像メモリの指定されたデスティ
ネーション領域へ転送するＤＭＡコントローラにおいて
、 前記ソース領域の１つのアドレスを設定す るアドレスレジスタと、 前記１つのアドレスと前記デスティネーシ ョン領域の前記１つのアドレスに対応するアドレスとの
変位量を設定するアドレスオフセットレジスタと、 前記ソース領域の各アドレスと前記変位量 との加減算によって前記デスティネーション領域の各ア
ドレスを算出する演算回路を備えたことを特徴とする画
像編集装置のＤＭＡコントローラ用アドレス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23590786A JPS6389984A (ja) | 1986-10-03 | 1986-10-03 | 画像編集装置のｄｍａコントロ−ラ用アドレス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23590786A JPS6389984A (ja) | 1986-10-03 | 1986-10-03 | 画像編集装置のｄｍａコントロ−ラ用アドレス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6389984A true JPS6389984A (ja) | 1988-04-20 |
| JPH0572625B2 JPH0572625B2 (ja) | 1993-10-12 |
Family
ID=16993003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23590786A Granted JPS6389984A (ja) | 1986-10-03 | 1986-10-03 | 画像編集装置のｄｍａコントロ−ラ用アドレス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6389984A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444497A (en) * | 1992-06-24 | 1995-08-22 | Seiko Epson Corporation | Apparatus and method of transferring video data of a moving picture |
| US5585864A (en) * | 1992-06-24 | 1996-12-17 | Seiko Epson Corporation | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access |
| JP2002123826A (ja) * | 2000-10-13 | 2002-04-26 | Canon Inc | データ処理方法および画像処理装置 |
| US6763401B2 (en) | 2002-04-22 | 2004-07-13 | Fujitsu Limited | Direct memory access controller |
| JP2008033713A (ja) * | 2006-07-31 | 2008-02-14 | Fuji Xerox Co Ltd | ダイレクトメモリアクセスコントローラ及び画像処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124764A (ja) * | 1983-12-12 | 1985-07-03 | Minolta Camera Co Ltd | ダイレクトメモリアクセス制御装置 |
-
1986
- 1986-10-03 JP JP23590786A patent/JPS6389984A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124764A (ja) * | 1983-12-12 | 1985-07-03 | Minolta Camera Co Ltd | ダイレクトメモリアクセス制御装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444497A (en) * | 1992-06-24 | 1995-08-22 | Seiko Epson Corporation | Apparatus and method of transferring video data of a moving picture |
| US5546137A (en) * | 1992-06-24 | 1996-08-13 | Seiko Epson Corporation | Apparatus and method of transferring video data of a moving picture |
| US5585864A (en) * | 1992-06-24 | 1996-12-17 | Seiko Epson Corporation | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access |
| JP2002123826A (ja) * | 2000-10-13 | 2002-04-26 | Canon Inc | データ処理方法および画像処理装置 |
| JP4514173B2 (ja) * | 2000-10-13 | 2010-07-28 | キヤノン株式会社 | データ処理方法および画像処理装置 |
| US6763401B2 (en) | 2002-04-22 | 2004-07-13 | Fujitsu Limited | Direct memory access controller |
| JP2008033713A (ja) * | 2006-07-31 | 2008-02-14 | Fuji Xerox Co Ltd | ダイレクトメモリアクセスコントローラ及び画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572625B2 (ja) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6389984A (ja) | 画像編集装置のｄｍａコントロ−ラ用アドレス発生回路 | |
| JPS61251967A (ja) | 画像処理装置 | |
| JPS62173509A (ja) | 画像表示装置 | |
| JPH052459A (ja) | 描画装置 | |
| JP2982973B2 (ja) | パターン塗り潰し方法 | |
| JPH0370431B2 (ja) | ||
| JPS61141480A (ja) | 拡大文字処理方法 | |
| JPS647393Y2 (ja) | ||
| JP3352761B2 (ja) | 画像データの位置変換方法 | |
| JP2002215562A (ja) | Ｄｍａ制御装置及び方法 | |
| JP2826127B2 (ja) | 画像処理装置 | |
| JPH02196679A (ja) | 高速印刷装置 | |
| JP3143118B2 (ja) | プリンタ及び印字イメージパターン展開方法 | |
| JPH0584940B2 (ja) | ||
| JPH04329482A (ja) | 画像回転処理方法およびその処理装置 | |
| JPH0277835A (ja) | 表示処理装置 | |
| JPH0421469A (ja) | 両面印字方式 | |
| JPH09284532A (ja) | 画像形成装置および画像形成方法 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPH04128979A (ja) | 再描画方法 | |
| JPH05173940A (ja) | 画像領域ｄｍａ機構 | |
| JPH07152357A (ja) | データ変換方法及び装置 | |
| JPS59116841A (ja) | 印字位置表示方式 | |
| JPH0594404A (ja) | ダイレクト・メモリ・アクセス・コントローラ | |
| JPS62192866A (ja) | イメ−ジデ−タ処理装置 |