JPS6386456A - はんだバンブの形成方法 - Google Patents

はんだバンブの形成方法

Info

Publication number
JPS6386456A
JPS6386456A JP22972586A JP22972586A JPS6386456A JP S6386456 A JPS6386456 A JP S6386456A JP 22972586 A JP22972586 A JP 22972586A JP 22972586 A JP22972586 A JP 22972586A JP S6386456 A JPS6386456 A JP S6386456A
Authority
JP
Japan
Prior art keywords
solder
cavitation
electrode
semiconductor element
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22972586A
Other languages
English (en)
Inventor
Kazuyoshi Saito
和敬 斎藤
Michihiko Inaba
道彦 稲葉
Nobuo Iwase
岩瀬 暢男
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22972586A priority Critical patent/JPS6386456A/ja
Publication of JPS6386456A publication Critical patent/JPS6386456A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体gevs造におけるはんだバンプの形成
方法に関する。。
(従来の技術) 半導体iRのボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100μm口以下となり、かつ高
密度となるにつれ、詩に信頼性の点で問題が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス。
セラミック纂板上の電極とを一括してボンディングする
ものであり、素子の高集積化に対応して信頼性を確保す
る友めに実用化がなされている。
このワイヤレスポンディング技術としては1例えばテー
プオートメ−ティラドポンディング方式(TAB方式)
、フリップチップ方式あるいはCCB方a等が知られて
おり、これらの方式では通常半導体チップの′電極(パ
ッド)上にバンプを形成する。このバンプとしでは、従
来から安価なPb−8nはんだが次材されている。
従来、字導体チップの電極上に形成されるpb−8nは
んだからなるパンツは、耳7図に示すようなものである
。@7図において、シリコン基板71上fこは酸化シリ
コン膜等の杷碌膜72を介してAI又はA1合金等から
なる1偲73がパターニングされで形成され、全面に窒
化シリコン膜等のパッシベーション膜74′F:被覆し
t後、電極73上のパッシベーション瞑ヲ選択的にエツ
チングして電極を露出さ?でいる。酩出しt電極73上
にはOr、Ni、Mo、Cu、AuwAg等からなる下
地金属75が形成されている。更に、下地金属75上l
こはんだバンプ76が形成されている。
前記下地金1jA75ははんだとの接合性を改善するt
めに設けられるものである。この目的のtめlこ下地金
475としては1rt1〜31−の金v4PJが設けら
れ、櫨々の組合わせが検討されて仇る。
ところで、はんだバンプ76は通常めっき又は蒸着によ
り形成され、種々の方法が提案されているが、これらの
方法は以下jこ述べるようにいずれも欠点がある。
めっきによる方法で:寸1例えば電極孔あけ工Gが終了
しfi l h 電極上の自然酸化膜を反応性イオンエ
ツチングfこよジ除去し、電極部が開孔しtめりきレジ
ス) P 液j夏し、電極上の下地金(1上にのみはん
だめっきを行ない、めっきレジスト及び下地金属の不要
部分をエツチングすると一5工程がとられる。ところが
、このような方法は金)くンプの形成の場合シこは問題
がないが、はんだパンプリ形成に適用しようとすると、
はんだの耐薬品性がよく々いため下地金4′5:エツチ
ングする際、はんだもエツチング後に浸されるという欠
点がある。し之がって、”8n、Pbを順次めっきし、
下地金1のエツチング後に加熱して合金化するという方
法がとられる。
まt、蒸着による方法では1列えば′gL極孔あけ1株
が終了し次後、電板上の自然酸化膜を反応性イオンエツ
チングにより除去し、全面に1〜3I@の下地金属を蒸
着し、パターニングし、更に電極上の下地金属上のみが
開孔したレジストを被覆した後、はんだを蒸着し、レジ
スト除去とともに不要部分のはんだを除去するという工
程がとられる。
しかし、蒸着法を用いる場合、はんだ中のPbと8nと
の蒸気圧が異なるため、共晶@故をもつはんだバンプを
形成することが困難であるという欠点がある。いずれに
しても従来方法は、下地金属を弔い、しかも電極部ヅ外
の部分にはんだがめつきあるいは蒸着されないようζこ
マスクを形成しなければならない等、工程の煩雑化fζ
つながる基本的な問題がある。
このため、超音波を利用したはんだづけシこよりA71
[匝上にバンプを形成する方法が提案されている(特開
昭53− f’、 9368号)。しかし、この方法で
用いられているはんだはSn 、Zn 、Mo 、Bi
 。
5b5−基準成分とするため、AI電極以外の部分にも
付着してしまうし、Aj電極のキャビテーションエロー
ジョンによるAlx極くわれ等の問題力)ら、実際にA
ノ薄膜上にバンプ形成するのけ嬉3図に示すように困難
であつ九。
(発明が解決しようとする問題点) 本発明は上記問題点を解決するtめIこなされたもので
あジ、aW上lこ下地合間や被覆#を設けることなく@
接バンプを形成し、工程を簡略化できる方法を提供する
もので、特に薄膜への超音波はんだ付は方法におけるキ
ャビテーションエロージョン問題を解決しようとするも
のである。
〔発明の構成〕
(問題点を解決するための手段) 4i:発明の骨子となる超音波はんだ付は方法lこうい
て、以下に説明−rる。
超音波はんだ付けlこ必安な基本構成は第4図に示す超
汁波振動子45.はんだ槽41.及び4融はんだ42で
あり、基本原理は超迂波振勧子45の周辺から生じたキ
ャビテーション(蒸気化し九溶姻はんだ等による気泡)
がA I −甑表面の被1戻を破壊するとともlc超i
eエネルギーが−dしたAjと4融はんだ42との合金
化を促進するものである。この場合、子導体素子への4
1彼の印加法としては、44図のように噴流d融はんだ
中に超音波振動子45を挿入して超音波を印加するか又
は溶融はんだ槽自体を超音波摂動させて溶融けんだtこ
超音波を印加してもよい、また嘉5図の如く超f波振動
子55は垂直方向であってもよいし。
渠6図のように超音波振動できるはんだごてと用い、電
極に溶融はんだを接触させると同時に溶融はんだにif
波を印加してもよい。なお古くなり九電極では、その表
面が汚染物で覆われていることかあV、この場合lこは
前処理としてオゾンをふきかけてもよい。
4′発明方法においてはんだ層を形成する際1m融はん
だに印加する超「彼の周波数は10〜60KHz  程
度でよく、好ましくは15〜49KHzである。これは
1周波数が低すぎると、上記のような作用が起りにくり
、逆に高すぎると電極等の剥離が起すおそれがあるtめ
である。まe、 [f−波の出力は2〜soow程度で
よいが、好ましくは10〜300Wである。一方、溶融
はんだのは度は230〜350″C程度、処理時間は0
.1〜10秒程度程度る。これは@度が高く処理時間が
長いと電極の溝底元素であるAjの1容解が起り、逆に
@度が低く処理時間が短いとAIとはんだとの合金化が
行なわれなくなるためである。好ましくけ、溶融ばんだ
lヅ240〜320’C程度、処理時間0.5〜5秒程
程度よい。
しかし、これだけでは前述のキャビテーションがアルミ
ナ被膜だけでなく、A14JL’m自体をも破壊してし
まい(落3図)、安定し之けんだバンプを形成するには
不十分であっ九、tた。キャビテーションの衝撃緩和の
ため被覆層を形成するのは工程の増か口をまねき、工程
の簡略比にそぐわない。
そこで本宅明け、キャビテーションの気泡サイズを制−
することにより、キャビテーションエロージョンの深さ
を浅くしようとするものであり。
従来大気圧下で超音波はんだ付けを行ってい九のに対し
嘉I LXIIのように加圧界囲気下で行うことを特徴
としている。
このときの加圧は、高圧Airでもよいが、を極パッド
間のブリッヂを防ぐ九めN1等の非酸化高圧ガスが望ま
しい。
実際にキャビテーション発生は、はんだ材料。
flltなどにより変わる蒸気圧に起因しているtめ。
キャビテーション・エロージョンの程度によって加圧状
態も変える必要がある。
(作用) まず溶融はんだ中で半導体素子に超音波印加することi
こより、Alt極上のアルミナ被:漠を破壊するととも
にAIと溶融はんだの合金化を促進する。このときけん
だ槽内で発生しtキャビテーションは通常アルミナ被膜
だけでな(Aj[極をも破壊してしまうがこれを高圧ガ
ス下で行えば、キャビテーションサイズは小さくなり、
キャビテーションにる衝撃はアルミナ被漢破壊までに抑
えることができる。キャビテーションに・よる破壊程度
(大きさ)は、主tこキャビテーションサイズに起因し
ており、Al電極の厚さ、アルミナ被膜の厚さによりキ
ャビテーションサイズを−J却する必決があるが、高圧
ガスにより自由lこキャビテーションサイズ’2tえる
ことができる。
(是九例) 以下に本発明の一実施例を説明する。術1図は超音波振
動するはんだ摺を用いた装置概略図である。
図に於いて、11け、′4!−導体素子、12け、溶融
けんだ、13け超迂波根やけんだ槽、14け高圧ボック
スである。
図のように装置全体を高圧ボックスの中に入れてしまえ
ば、溶融はんだ液表面は常に高圧雰囲気を保つことがで
き、キャビテーションサイズは容易に別間できる。
実際嘉こ用いtはんだ材けPb−8n系の共晶はんだで
、温1丈は240℃〜280’C,超音彼の周V数は2
0KH2%出力は500〜V程度である。超ト1隅勧け
んだ槽13の底との距離は1mm〜4mmとし。
超音波印カロ時間は1秒〜5秒で行っ九。なおAI電j
間プリyチが生じないようにN、ガスを流入させOhm
度を0.5%以下で半導体素子tこ対し上記条件で超音
波はんだ付けを行っtが、いずれの条件でもキャビテー
ションエロージョンにヨルAlくわれが敞しく安定し史
ばんだバンプ2形成することができなかった。これに対
し窮1図に示し九高圧ボックス14を設置すると、窮2
図に示すようなはんだバンプ25を、A11!極23に
直接形成することができt6 第2図iこおいて、26は半導体素子、22は絶燻模、
23け電極、24はパッシベーション嘆。
25ははんだバンプである。
第4〜6図に示すような形態の超「波はんだ付けfcf
においても溶融はんだ表面を加圧することにより同様な
効果が期待できる。又、はんだ材も腐食等の考慮して自
由に1沢することができる。
尚、鵠4乃至窮61凶において、41.51.61はけ
んだrコ、42.52.62は容融ばんだ、43゜53
ははんだ流路、44.54d寸んだ還流用スクリュー、
  4st55け・屈丘波邊妨子、46゜56.66は
半導体−、fi、菫(ウニ八−又は素子)。
47.57は流路壁である。
〔活力の効果〕
以下詳述し九グロく$1明Oはんだバンプ形成方法によ
れば極めて簡便な工程でJLxi上にバンプ高さの高い
はんだバンプと@凄形成することができ(12図ζこ示
すような?4造)、ワイヤレスボンディング波付の導入
を8易にし、素その微皿fヒに対応してボンディングの
1幀件の高い半導体)2R2製;貴できる′亭、産業上
△めてL:1著な効果を・4するらのである。
4、図面v!i5単な税調 耳1図は本宅間による超音波はんだ付けによるバンプ形
成法の一矢晦列に1いる湊江の59を略4収A、耳2図
は本宅間の曜音彼はんだ寸は法により形成し之はんだバ
ンプ奪造の所[1fl ’j4 @ ’J 3図;ま従
来の超音波はんだ付は法を半導体1子に15用した11
.26・・・半導体素子、12・・・啓融ばんだ。
13・・・超「波振動はんだ;1i1,14・・・高圧
ボックス。
21・・・シリコン基板。
代理人 弁理士  則 近 憲 右 同        竹  花  −藩久カρoに入ζご
造門ししζ王しン 第  1 図 第  25a (a) 3本 (ム) (C) 第  3 図 第  5 図 第  6 図 第  7 図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を溶融はんだ槽に浸漬し、超音波を印
    加することにより、前記半導体素子の電極上にはんだバ
    ンプを形成する方法において、溶融はんだ表面での気圧
    を少なくとも大気圧より高くに加圧しておくことにより
    溶融はんだ中に生じるキャビテーションの大きさを制御
    しながら半導体素子上の電極上にはんだバンプを形成す
    ることを特徴とするはんだバンプの形成方法。
  2. (2)溶融はんだ表面への加圧を高圧非酸化性ガスによ
    り行うことを特徴とする特許請求の範囲第1項記載のは
    んだバンプの形成方法。
JP22972586A 1986-09-30 1986-09-30 はんだバンブの形成方法 Pending JPS6386456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22972586A JPS6386456A (ja) 1986-09-30 1986-09-30 はんだバンブの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22972586A JPS6386456A (ja) 1986-09-30 1986-09-30 はんだバンブの形成方法

Publications (1)

Publication Number Publication Date
JPS6386456A true JPS6386456A (ja) 1988-04-16

Family

ID=16896717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22972586A Pending JPS6386456A (ja) 1986-09-30 1986-09-30 はんだバンブの形成方法

Country Status (1)

Country Link
JP (1) JPS6386456A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122177A (en) * 1997-03-31 2000-09-19 Hitachi, Ltd. Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122177A (en) * 1997-03-31 2000-09-19 Hitachi, Ltd. Semiconductor device-mounted on a printed circuit board having solder bumps with excellent connection reliability
US6448646B1 (en) 1997-03-31 2002-09-10 Hitachi, Ltd. Semiconductor device-mounting construction and inspection method therefor

Similar Documents

Publication Publication Date Title
JPH04251945A (ja) 微小箇所の電気接続方法及び該方法により形成された半導体装置
JPS6386456A (ja) はんだバンブの形成方法
JPH05129303A (ja) ハンダバンプ構造および形成方法
JPH02276249A (ja) 半導体回路バンプの製造方法
JPS6388846A (ja) はんだパンプの形成方法
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JPS62104143A (ja) はんだバンプの形成方法
JPS62257750A (ja) バンプ電極の形成方法
JPS6358948A (ja) はんだバンプの形成方法
JPH022132A (ja) バンプ電極の製造方法
JPS5768040A (en) Electrode structure for semiconductor device
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
KR101195265B1 (ko) 와이어 본딩 방법
JPS63147348A (ja) はんだバンプの形成方法
JPS63119242A (ja) 基板
JPH05166811A (ja) 半田バンプの形成方法
JPS62204547A (ja) はんだバンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法
JPS6358947A (ja) はんだバンプの形成方法
JPS62287647A (ja) 半導体チツプの接続バンプ
JPS5961940A (ja) 半導体チツプのボンデイング方法
JPS62203353A (ja) はんだバンプの形成方法
JPH02183538A (ja) 半導体装置
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法
JPS61225839A (ja) バンプ電極の形成方法