JPS6388846A - はんだパンプの形成方法 - Google Patents

はんだパンプの形成方法

Info

Publication number
JPS6388846A
JPS6388846A JP61233168A JP23316886A JPS6388846A JP S6388846 A JPS6388846 A JP S6388846A JP 61233168 A JP61233168 A JP 61233168A JP 23316886 A JP23316886 A JP 23316886A JP S6388846 A JPS6388846 A JP S6388846A
Authority
JP
Japan
Prior art keywords
solder
ultrasonic
electrode
molten solder
molten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61233168A
Other languages
English (en)
Inventor
Kazuyoshi Saito
和敬 斎藤
Michihiko Inaba
道彦 稲葉
Nobuo Iwase
岩瀬 暢男
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61233168A priority Critical patent/JPS6388846A/ja
Publication of JPS6388846A publication Critical patent/JPS6388846A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Molten Solder (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置の製造におけるはんだバンプの形成
方法Iこ関する。
(従来の枝4) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの′WL極とリードフレー
ムのリード端子とを接続するものである。この技術は、
接続数が少ない場合には十分対応できるが、素子の高集
積化に伴い、電極の寸法が100μm口以下となり、か
つ高密度となるにつれ、詩tこ信頼性の点で問題が多く
なる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス。
セラミックス基板上の電極とを一括してボンディングす
るものであり、素子の高集積化に対応して信頼性を確保
するために実用化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメーティヅドボンディング方式(TAB方式)
、フリップチップ方式あるいはCOB方式等が知られて
おり、これらの方式では通常半導体チップの電極(パッ
ド)上にバンプを形成する。このバンプとしては、従来
から安価なPb−8nはんだが検討されている。
従来、半導体チップの電極上に形成されるPb−8nは
んだからなるバンプけ、第7図に示すようなものである
。第7図tこおhて、シリコン基板71上fこけ酸化シ
リコン模等の絶縁膜72を介してA7!又はA1合金等
からなる電極73がパターニングされて形成され、全面
に窒化シリコン嘆等のパッシベーション$ 74 ’2
被覆しt後、電極73上のパッシベーション@を選択的
にエツチングして電極を露出させでいるC2露出した電
極73上にはCr 、Ni 。
Mo 、CIl 、Au 、Ag等からなる下地金@7
5が形成されているつ更に、F地金属75#こけんだバ
ング76が形成されている。前記下地金@75ばはんだ
との接合性を改善するtめに設けられるものである。
この目的のために下地金属75としては1層〜311i
の金属層が設けられ、種々の組合わせが検討されている
。ところではんだバンプ76は通常めっき又は蒸着によ
り形成され1種々の方法が提案されているがこれらの方
法!′iμ下に述べるようにいずれも欠点がある。
めっきによる方法では5例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエツチングに
より除去し、電極部が開孔しためっきレジストを被覆し
、電極上の下地金属上にのみはんだめっきを行ない、め
っきレジスト及び下地金属の不要部分をエツチングする
という工程がとられる。ところが、このような方法は金
バンプの形成の場合には問題がないが、はんだバンプの
形成に適用しようとすると、はんだの耐薬品性がよくな
いため下地金@をエツチングする際、はんだもエツチン
グ液に侵されるという欠点がある。
したがって、Sn、Pbを順次めっきし、下地金、属の
エツチング後に加熱して合金化するという方゛、)Y また、蒸着による方法では1例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜を反応性イオンエツチン
グにより除去し、全面に1〜3Naの下地金属を蒸着し
、パターニングし、更に電極上の下地金属上のみが開孔
したレジス)%被覆しt後、はんだを蒸着し、レジスト
除去とともに不要部分のけんだを除去するとhう工程が
とられる。
しかし蒸着法を用いる場合、はんだ中のpbと8nとの
蒸気圧が異なるため、共晶組成をもつはんだバンプを形
成することが困難であるという欠点がある。いずれにし
でも従来方法は、下地金属を用い、しかも電極部以外の
部分にはんだがめつきあるいは蒸着されないようtこマ
スクを形成しなければならない等、工程の煩雑化につな
がる基本的な問題がある。
このため、超音波を利用したけんだづけによりAI電極
上lζバンプを形成する方法が提案されている(特開昭
53−89368号)。しかし、この方法で用いられて
いるはんだけSn 、Zn 、Mo、Bl。
8bを基準成分とするtめ、AJ電極以外の部分にも付
着してしまうし、A7rfi極のキャビテーションエロ
ージ1ンによるAI電極くわれ等の問題から、実際にA
ノ薄模上にバンプ形成するのは第3図に示すように困難
であった。
(発明が解決しようとする間電点) 本発明は上記問題点を解消するためlこなされたもので
あり、電極上に下地金属や被覆層を設けることなく直接
バンプを形成し、工程を簡略化できる方法を提供するも
ので、特に薄膜への超音波はんだ付は法におけるキャビ
テーション10−ジョン問題を解決しようとするもので
ある。
〔発明の構成〕
(問題点を解決する九めの手段) 本発明の骨子となる超音波はんだ付は方法について、以
下Eこ説明する。
超音波はんだ付けに必要な基本構成は第4図1こ示す超
音波振動子45.はんだ槽41及び溶融はんだ42であ
り基本原理は超音波振動子45の周辺から生じたキャビ
テーション(蒸気化した溶融はんだ等による気泡)がA
J電極表面の被膜を破壊するとともに超音波エネルギー
が露出したAノと溶融はんだ42との合金比を促進する
ものである。この場合、半導体素子への超音波の印加法
としては、@4図のように噴流溶融はんだ中に超音波S
物子45を挿入して超音波を印加するか、又は溶融はん
だ槽自体を超音波振動させて溶融はんだtこrai波を
印加してもよい。ま九第5図の如く超音波振動子55け
垂直方向であってもよいし。
πε図のように超音波振動できるはんだごてを用い、電
極に溶融はんだを接触させると同時に溶融はんだに超音
波を印加してもよ論、なお、古くなった電極では、その
表面が汚染物で覆われていることがあり、この場合メこ
け前処理としてオシ15−ふきかけでもよい。
本発明方法fこおいでけんだ1iを形成する際、溶融は
んだ多こ印加する@I音波の周波数は10〜60KHz
4!!度でよく、好ましくは15〜40 KHzである
。これは1周波数が低すぎると、上記のような作用が起
りに<<、逆に高すぎると電極等の剥離を起すおそれが
おるためである。また、超f[の出力け2〜500W程
度でよいが、好ましくは10〜300Wである。一方、
溶融はんだの温度は230〜350℃程度、処理時間け
0.1〜lO秒程度である。これは@度が高く処理時間
が長いと電極の構成元素であるAIの溶解が起り、逆に
温度が低く処理時間が短いとAjとはんだとの合金化が
行なわれなくなるためである。好ましくけ、溶融はんだ
@度240〜320℃程度、処理時間0.5〜5秒程度
でよい。
しかし、これだけは前述のキャビチー−/8ンがアルミ
ナ被膜だけでなくAt@極自体をも破壊してしまい、(
第3図)、安定したけんだバンプを形成するには不十分
であったeまたキャビテーシ田/の衝撃緩和の之めの被
覆#を形成するのけ工程の増加をまねき、工程の簡略化
にそぐわない。
そこで本発明では上述の超音波はんだ付は法に加え窮1
図に示すように溶融はんだ表面の気圧を減圧すること番
こよりキャピテーシ四ンの発生率と衝撃圧をフントロー
ルすることを特徴として論る。
(作用) まず溶融はんだ中で半導体素子に超腎波印加することに
より、AI電極上のアルぽす被膜を破壊するとともにA
Jと溶融はんだの合金化を促進する。このときけんだ槽
内で発生したキャビテーシヨンは通常アルミナ被膜だけ
でなくAAl’!!極をも破壊してしまうが、これを減
圧下で行えば、キヤビテーシ目ン発生は多くな5.キャ
ビチーシラン1つの衝撃圧は小さくなる九め素子表面に
均一でやわらかい衝撃を与えることができるのでAI電
極を破壊することなく、安定し九はんだパンダを形成す
ることができる。すなわち、中ヤビテーク田ンの発生は
次式のαが小さいほど著しいことが知られており、キャ
ビテーション −a −(Pa−Pv )/(−1v” )     
 (1)の衝撃圧は次式で計算できるので、そのうちの
靜をコントロールし、比較的均一でやわらかい衝撃圧を
生じさせでいる。
CCでPv、p、v、C,Re、Rr*rは液体の蒸気
圧密度、速度、f速、気泡の初期中径、瞬間半径。
表面張力である。この式中で蒸気圧Pvを大きくしても
同様な効果があるが、Pvは材料と温度に起因し、温度
を変えると他の材料定数も変わってしまう。材料や温度
に独立にコントロールできるのけPlだけであるのでこ
の方法によるキャビチーシコン制御性の優れでいるのが
わかる。
(大施例) 本発明の1!tIII例1こ用いる超音波振動するはん
だ槽13f−用いた装置を第1図に示すつ図においで、
11は半導体素子、12は、g融はんだ、13は、超音
波振動はんだ槽、14け。
高圧ゼククスである。
このようlc装置全体を減圧ボックスの中に入れでしま
えば、WI融はんだ液表面は常に減圧されており、キf
ピテーシm:/発生率と、衝撃圧とを容易R−制岬でき
る。
実際lζ用いたはんだ材はPb−8n系の共晶はんだで
、温度は240〜280℃、超音波の周波数は29KH
z、出力は500W穆度である。超音波振動はんだ槽1
3の底との距離は1mm〜4mmとし、超音波印加時間
は1秒〜5秒で行った。なおAJ電極間ブリッヂが生じ
ないようにN、ガスを流入させO1濃度を0.5 %以
下で半導体素子に対し上記条件で超音波はんだ寸け2行
ったが、いずれの条件でもキャビテーションエロージョ
ンによるAlくわれが激しく安定したはんだパンダを形
成することができなかった。これに対し第1図に示した
減圧ボックス14を設置すると、嘉2図に示すようなは
んだバンプ25をAll他極23直接形成することがで
きた。
篤2図において、26は半導体素子、22は絶縁膜、2
3は電極、24はパッシベーション膜。
25ははんだバンプである。
窮4〜6図に示すような形態の超音波はんだ付は装置に
おい′Cも溶融はんだ表面を加圧することにより同様な
効果が期待できる。又、はんだ材も腐食等を考慮して自
由に選択することができる。
尚、@4図乃至第6図1こおいて、41.51゜61は
はんだ槽、42,52.62は溶融はんだ。
43.53ははんだ流路、44.54ははんだ還流用ス
クリュー、45.55は超音波撮動子、46゜56.6
6は半導体装置(ウェハー又は素子)。
47.57は流路壁でちる。
〔発明の効果〕
以上詳述した如く本発明のけんだバンプ形成方法によれ
ば極めて簡便な工程で電極上にバンプ高さの高いけんだ
バンプを直接形成することができ(第21閑に・亡すよ
うな構造)、ワイヤレン、ボンディング技術の導入を容
易tこし、素子の微細化に対応してボンディングの信頼
性の高い半導体装置を製造できる等、産朶上極めて顕著
な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明番こよる超音波はんだ付けOこよるtは
んだバンプ構造の断面図、第3図は従来の超陛波はんだ
付は法を半導体装置(こ適用した場合のAI電極の断面
図、第4乃至第6図は超音波はんだ付は装置の谷種構成
例を示す図である。 11.26・・・半導体素子、12・・・溶融ばんだ、
13・・・超音波振動はんだ槽、14・・・高圧ボック
ス。 21・・・シリコン基板。 代理人 弁理士  則 近 憲 右 同        竹  花  喜久男づ汗啼1 σの 第  1  図 第  2 図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置を溶融はんだ槽に浸漬し、超音波を印
    加することにより、前記半導体素子の電極上にはんだバ
    ンプを形成する方法において、溶融はんだ表面での気圧
    を少なくとも大気圧より低くしておくことにより、前記
    半導体素子へのキャビテーションエロージョンを制御し
    ながら、電極上に均一にはんだバンプを形成することを
    特徴とするはんだバンプ形成方法。
  2. (2)溶融はんだ表面を非酸化雰囲気に保ちながら減圧
    することを特徴とする特許請求の範囲第1項記載のはん
    だバンプ形成法。
JP61233168A 1986-10-02 1986-10-02 はんだパンプの形成方法 Pending JPS6388846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61233168A JPS6388846A (ja) 1986-10-02 1986-10-02 はんだパンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61233168A JPS6388846A (ja) 1986-10-02 1986-10-02 はんだパンプの形成方法

Publications (1)

Publication Number Publication Date
JPS6388846A true JPS6388846A (ja) 1988-04-19

Family

ID=16950788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61233168A Pending JPS6388846A (ja) 1986-10-02 1986-10-02 はんだパンプの形成方法

Country Status (1)

Country Link
JP (1) JPS6388846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140936A (ja) * 1988-11-21 1990-05-30 Nec Corp 半田バンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140936A (ja) * 1988-11-21 1990-05-30 Nec Corp 半田バンプ形成方法

Similar Documents

Publication Publication Date Title
US3952404A (en) Beam lead formation method
US5143865A (en) Metal bump type semiconductor device and method for manufacturing the same
US5587336A (en) Bump formation on yielded semiconductor dies
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JP2785338B2 (ja) 半導体装置の製造方法
JPS6388846A (ja) はんだパンプの形成方法
CN211350634U (zh) 一种晶圆级封装芯片
JPS63204620A (ja) ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法
JPS6386456A (ja) はんだバンブの形成方法
JPH0465832A (ja) 半導体装置の製造方法
JPS6358947A (ja) はんだバンプの形成方法
JPS62104143A (ja) はんだバンプの形成方法
JPS60170246A (ja) 半導体装置及びその製造方法
JPS6358948A (ja) はんだバンプの形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS63147348A (ja) はんだバンプの形成方法
JPS62204547A (ja) はんだバンプの形成方法
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JPS62203352A (ja) はんだバンプの形成方法
JPS61225839A (ja) バンプ電極の形成方法
JPS5848445A (ja) 金属リ−ドと電極の接続方法
JPS62203353A (ja) はんだバンプの形成方法
JPH02296336A (ja) 半導体回路バンプの製造方法
JPS5961940A (ja) 半導体チツプのボンデイング方法
JPS6366949A (ja) はんだバンブの形成方法