JPS62203352A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS62203352A
JPS62203352A JP61046606A JP4660686A JPS62203352A JP S62203352 A JPS62203352 A JP S62203352A JP 61046606 A JP61046606 A JP 61046606A JP 4660686 A JP4660686 A JP 4660686A JP S62203352 A JPS62203352 A JP S62203352A
Authority
JP
Japan
Prior art keywords
solder
electrode
acid
substrate
ultrasonic waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61046606A
Other languages
English (en)
Other versions
JPH0727904B2 (ja
Inventor
Michihiko Inaba
道彦 稲葉
Sumiyo Uzawa
鵜沢 澄代
Nobuo Iwase
岩瀬 暢男
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61046606A priority Critical patent/JPH0727904B2/ja
Publication of JPS62203352A publication Critical patent/JPS62203352A/ja
Publication of JPH0727904B2 publication Critical patent/JPH0727904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [f!明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
〈従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
#J者はワイヤで半導体チップの電極とリードフレーム
のリード端子とを接続するものである。この技術は、接
続数が少ない場合には十分対応できるが、素子の高集積
化に伴い、Wffiの寸法が100μM口以下となり、
かつ高密度となるにつれ、持に信頼性の点で問題が多く
なる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングづるものであり、
素子のi集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメ−ティラドボンディング方式CTAB方式)
、フリップチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電帷上にバ
ンプを形成する。
このバンプとしては、従来から安価なPb−8nはんだ
が検討されている。
従来、半導体チップの電(へ上に形成されるpb−8n
はんだからなるバンプは、第7図に示すようなものであ
る。第7図において、シリコン基板1上には潴化シリコ
ン膜等の絶縁膜2を介して八2又はAR金合金からなる
電極3がパターニングされて形成され、全面に窒化シリ
コン膜等のパッシベーション膜4を被覆した後、電極3
上のパッシベーション膜4を選択的にエツチングして電
極3を露出させている。露出したM極3上にはCr、N
 i 、Mo、Cu、Au、AQ等からなる下地金ff
15が形成されている。更に、下地台底s上にははんだ
バンプ6が形成されている。
前記下地金fi5ははんだとの接合性を改善づ−ろため
に設けられるものである。この目的のために下地金fi
5としては1層〜3層の全底層が設けられ、種々の組合
わせが検討されている。
ところで、はんだバンプ6は通常メッキ又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれし欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエツチングに
より除去し、Ti極部が開孔しためっきレジストを被覆
し、電極上の下地金兄上にのみはんだめっきを行ない、
めっきレジスト及び下地金属の不要部分をエツチングす
るという工程がとられる。ところが、このような方法は
金バンプの形成の場合には問題がないが、はんだバンプ
の形成に適用しようとすると、はんだの耐薬品性がよく
ないため下地金属をエツチングする際、はんだもエツチ
ング液に浸されるという欠点がある。
したがって、Sn、Pbを順次めっきし、下地金」のエ
ツチング機に加熱して合金化するという方法がとられる
また、蒸着による方法では、例えば′7Ii極孔あけ工
程が終了した後、電極上の自然酸化膜を反応性イオンエ
ツチングにより除去し、全面に1〜3苦の下地金属を蒸
着し、パターニングし、更に電極上の下地金属上のみが
開孔したレジストを′ay!t。
た後、はんだを蒸着し、レジスト除去とともに不要部分
のはんだを除去するという工程がとられる。
しかし、蒸着法を用いる場合、はんだ中のPbとSnと
の蒸気圧が異なるため、共晶組成をもつはんだバンプを
形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりAQ′M
極上にバンプを形成する方法が提案されている(特開昭
53−89368)。しかし、この方法で用いられてい
るはんだはSn、Zn、fvlo、Bi、Sbを!!準
酸成分するため、Δ℃電(伽Lx外の部分にも付着して
しまうし、バンプの高さもυ(いという欠点がある。
(発明が解決しようとする問題点) 本発明上記問題点を解消するためになされたものであり
、電極上に下地金属を設けることなく、直接はんだバン
プを形成することができ、工程を簡略化できる方法を提
供することを目的とするものである。
[発明の構成] (問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板を被覆する絶縁膜から電極を
露出させ、電罎部に硝酸、硫酸、塩酸、リン酸、オレイ
ン酸、パルミチン酸、ステアリン酸、酪酸、レジン、炭
酸ソーダ、ホウフッ化亜鉛、ホウフッ化カドミウム、ヒ
ドラジンのうち少なくとも1種を含む溶液を接触させた
後、少なくともN極部に溶融はんだを接触させて該溶融
はんだに超音波を印加し、電極表面の自然酸化膜を破壊
するとともに電極との合金化により選択的にはんだを付
着させることを特徴どするものである。
本発明の作用を原理的に説明すると、以下のようになる
。すなわち、電罎部に接触した’PJ H!はんだに超
音波を印加すると、超音波エネルギーにより溶融はんだ
中に金属蒸気の気泡が発生する。この気泡は瞬時に成長
・消滅し、局部的に高温・高圧となる。この高圧の気泡
が破壊する時、電極表面に強い衝撃を与え、これにより
電極表面の自然醇化膜が破壊されるとともに、露出した
電極の新生面に選択的にはんだづけが行なわれる。この
ようにして電極上にはんだバンプが形成される。
ただし、八り電極表面の酸化膜が厚い場合に上記のよう
な手段を用いると、超音波の出力を上げなければならな
い。ところが、このように超音波の出力を上げると、パ
ッシベーション膜に穴が開いてしまうことがある。
そこで、はんだづけ操作前に電極部に酸化膜のエツチン
グ液を接触させて酸化膜を薄クシてあけば、はんだづけ
時に超音波の出力を上げる必要がなく、パッシベーショ
ン膜の破I!4を防止することができる。
本発明において、エツチング液としては、1I11u、
1iiIl酸、塩酸、リン酸を基調とする溶液、オレイ
ン酸、パルミチン酸、ステアリン酸、醋酸、レジン、炭
酸ソーダ、ホウフッ化亜鉛、ホウフッ化カドミウム、ヒ
ドラジンを基調とする溶液が用いられる。
具体的には、以下のような組成のものを挙げることがで
きる。なお、以下において、物質名の後の数値は重量%
、無機酸についてカッコ内に表示されている数値は比重
又は濃度を示す。すなわち、ホウフッ化カドミウム10
−ホウフッ化アンモニウム8−トリエタノールアミン8
2(No1)、ホウフッ化カドミウム10−ホウフッ化
亜鉛3−ホウフッ化アンモニウム5−トリエタノールア
ミン82(Nα2)、ホウフッ化亜tA110−ホウフ
ッ化アンモニウム8−トリエタノールアミン82(N。
3)、ヒドラジン重フッ化水素酸塩(No、4)、トリ
エタノールアミン83−フッ化ホウ酸10−ホウフッ化
カドミウム7(NO5)、リン19(1,71)1〇−
蒸留水90 (NO6)、メチルアルコール32−塩酸
(1,19) 32−硝酸(1,40) 32−フッl
112(40%) 4 (N(17) 、 linM 
(1,84) 5−蒸留水95(NO,8)、オレイン
1190−パルミチン酸又はステアリン酸7−酪tiQ
3(Nα9)、オレイン酸9〇−酪M5−レジン又は炭
酸ソーダ5(Nα10)等である。なお、ここではへ2
電極をfrE蝕させるおそれのあるハロゲン化物を含有
するフラックスは挙げていないが、へ2電極の腐蝕があ
まり問題にならない分野ではハロゲン化物を用いてもよ
い。
電(4部に酸化膜のエツチング液を接触させる方法とし
ては、基板をエツチング液に浸漬する、基板上にエツチ
ング液をスプレーする等の方法を用いることができる。
基板をエツチング液に浸漬する場合、温度、浸漬時間は
エツチング液に応じて変える必要があるが、通常室温下
で10秒以下の時間だけ浸漬すればよい。更に、エツチ
ング速度を上げる場合には、エツチング液に超音波を印
加してもよい。
次に、はんだづけを実施するための具体的な手段として
は、基板をはんだ槽内の溶融はんだ中に浸漬し、超音波
振動子を挿入して溶融はんだに超音波を印加するか、又
は溶融はんだ漕自体を超音波振動させて溶融はんだに超
音波を印加してもよいし、超音波搬動できるはんだごて
を用い、雪面に溶融はんだを接触させると同時にi8虫
はんだに超音波を印加してもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても回復に適用で
きる。これらの基板を上記のように溶融はんだに浸)へ
する場合、基板全体を浸漬してもよいし、部分的に浸漬
してもよい。また、電極以外のパッシベーション摸等の
絶縁摸にははんだが付着しないので、ポリイミド等で覆
う必要はないが、電極以外の金属が露出している19合
には保護する必要がある。なお、半導体ウェハを溶融は
んだ中に浸漬する場合、ブレードダイシングを行なった
後であると、ダイシングラインに沿って割れて半導体チ
ップが分離することがあるので、これを防止するために
、ウェハの整面に高温用の粘着テープを貼付け、更に金
3ウガラス等に接着したり、ウェハの裏面を真空チャッ
ク等で吸着しておくことが望ましい。また、はんだバン
プを形成した後、ブレードダイシングを(1なってもよ
い。
また、半導体素子では通常電極としてAQ、又はAgを
主成分として$1やCLIを添加したものが用いられる
ことが多い。これらの材質からなる電極に対応して用い
られるは/νだはどのようなものでもよいが、通常はP
b−8n系のはんだあるいは八〇やCd入りのはんだを
利用する。また、古くなった電極でははんだが付着しに
くいこともあるため、znを添加したは/Vだを用いて
もよい。
なお、一部の電極では、その表面が固い酸化膜で覆われ
ていることがあり、この場合には前処理としてオゾンを
ふきかけてもよい。
また、はんだづけ操作は、不活性ガスを流して非酸化性
雰囲気中で行なうことが望ましい。これは雰囲気ガスが
5%以上の酸素を含む場合、八λが酸化を起してはんだ
とのぬれが悪くなり、最悪の場合にはバンプ同士が接続
する不良が発生するためである。
本発明において、溶融はんだに印加する超賞波の周波数
は10〜60 k Hz程度でよく、好ましくは15〜
40 k l−1zである。これは、周波数が低すぎる
と、上記のような作用が起りに<<、逆に高すぎると1
極等の剥離を起すおそれがあるためである。また、超音
波の出力は2〜500 W程度でよいが、好ましくは1
0〜300Wである。
一方、溶融はんだの温度は230〜350 ’C程度、
処理時間は0.1〜10秒程度である。これは温度が高
く処理時間が長いと電1りの構成元素であるAgの溶解
が起り、逆に温度が低く処理時間が短いと八2とはんだ
との合金化が行なわれなくなるためである。好ましくは
、溶融はんだ温度240〜320”C程度、辺埋時間0
.5〜5秒程度がよい。
なお、ガラス又はセラミックス基板はシリコン又は化合
物半導体基板と比較して割れにくいため、超音波の周波
数、出力、溶融はんだの温度等を高くすることができる
。また、はんだ成分によって液体となる温度が異なるた
め、はんだ成分に合わせた温度を選ぶことがよい。
以上のようにしてはlνだバンプが形成された基板はワ
イヤレスボンディング技術で実装される。
例えば、TAB方式では、は/Vだバンプが形成された
半導体基板とリードフレーム(テープ)とを位置合わせ
して熱圧着する。この場合、リードフレームを構成する
1体金属はCu、Fe、Affi、Fe−Ni合金、A
1.J、AQ、Sn等が用いられる。これらの金属をめ
っきしたものでもよい。ただし、リードフレーム側がF
eN+合金の場合にはフラックスを使用する。また、八
2の場合にははんだを同様な方法で付着させておくこと
が望ましい。この場合、リード間の間隔が狭い時には、
基板の場合と同描に油や界面活性剤を付着させることが
効果的である。また、フリップチップ方式やCCB方式
でははんだバンプが形成された半導体チップとはんだバ
ンプが形成されたガラス又はセラミックス基板のバンプ
同士をpQ着する。
以上のように本発明によれば、下地金属を使用すること
なく、またパッシベーション摸を破壊することなく、電
極上に直接はんだバンプを形成することができるので、
工程を簡略化して大幅な時間短縮を達成できる。また、
後のワイヤレスボンディング工程も容易に行なうことが
できる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施FIA1 通常のウェハプロセスにより配線・電極の形成を(1な
った後、全面にパッシベーション膜を1tj積し、更に
コンタクトパッド用の開孔部を形成したシリコンウェハ
11を用意した。前記配線・電極はスパッタリング装置
により形成された膜厚的1ptのA2−2%51−2%
CLJからなり、またパッシベーション膜としては窒化
シリコン膜が用いられている。そして、このシリコンウ
ェハ11に形成された各チップには30譚口の電極(コ
ンタクl−パッド)がそれぞれ200個形成されている
。なお、このシリコンウェハ11についてはブレードダ
イシングを行なっていない。
このシリコンウェハ11をN2ガスで封入したブローボ
ックス内に入れた後、その内部で以下のようにエツチン
グ液への浸漬及び超音波はんだづけの両方を行なった。
これはエツチング後、ウェハを空気から遮断することに
よってAfl電撞の酸化を防止するためである。
まず、このシリコンウェハ11を上述したNo 1のエ
ツチング′a、(ホウフッ化カドミウム10−ホウフッ
化アンモニウム8−1−リエタノールアミン82)に浸
漬した。
次に、第1図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを
形成した。第1図において、はんだ槽21内にははんだ
の還流路22が形成され、溶融はんだ23が収容されて
いる。この溶融はんだ23は図示しないモータにより回
転される撹拌棒24により還流路22内を通って液面よ
り上に噴出して還流する。前記シリコンウェハ11は天
面に高温用の両面接着テープを貼付し、更に図示しない
ガラス板に接着した状態で縦にして、噴出している溶融
はんだ23に浸漬される。そして、シリコンウェハ11
近傍の溶融はんだ23中に超音波振動子25を挿入して
mFmはんだ23に超育波を印加する。
なお、はんだとしては95Pb−8nはんだを使用し、
はんだ槽温度を320℃に維持した。また、超音波振動
子25により溶融はんだ23に周波数20kHz、出力
80Wのm@波を印加し、シリコンウェハ11の浸漬「
5間は1秒間とした。
このはんだづけ操作中、周囲に窒素ガスを10ffi/
分の流量で流し、電極の構成元素であるアルミニウム及
びはんだ中のスズの酸化を防止した。
この操作により第2図に示すように、はんだバンプが形
成された。すなわち、浸漬前にはシリコン基板31上に
は酸化膜32を介して@極33が形成され、全面を被覆
するパッシベーション膜34から電幡33が露出してい
るが、浸漬後にこの?!i極3極上3上lυだバンプ3
5が直接接合して山型に形成された。このハンプ高さは
25岬であった。なお、電極33とはんだバンプ35と
の接合面にはAgとSnとの合金層が薄く生成していた
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のリード端子とを位置合わせして270℃で両者を熱融
着した。このインナーリードボンディング工程でも全く
問題は生じなかった。
実施例2 実施例1と同様なシリコンウェハ11を用意した。この
場合、配線・電(盃としては八2−1%3iが用いられ
、シリコンウェハ11に形成された各チップには40p
m口の電極(コンタクト・パッド)がそれぞれ163個
形成されている。なお、このシリコン「ウェハ11は素
子形成後、かなりの期間を経ており、電t’ti表面が
固い酸1ヒ膜で覆われていることが予想された。また、
一部に雪掻以外の金属が露出しているので、ポリイミド
で電極以外の金属をマスクした。
まず、このシリコンウェハ11表面に上述したNO3の
エツチング液(リン酸(1,71) 10−蒸留水90
)をスプレーした。
次に、第3図に示すような超音波は/Vだづけ装置を用
いて、このシリコンウェハ11の1i上にはんだバンプ
を形成した。第3図において、は/υだ槽41内にはは
/υだのj!流路42が形成され、溶融はんだ43が収
容されている。この溶融はんだ43は図示しないモータ
により回転される撹拌棒44により1重流路42内を通
ってはんだ槽41中央部で液面より上に噴出して還流す
る。前記シリコンウェハ11は裏面をバキュームチャッ
クにより吸着された状態で、雪原が形成されている表面
の全面が噴出した溶融はんだ43の液面に浸漬される。
そして、はんだ漕41の底面から超音波振動子45を挿
入し、シリコンウェハ11近傍の溶融はんだ43に超音
波を印加する。
なお、はんだとしては八9を2%含むpb−8nの共晶
はんだを使用し、はんだ槽温度を260 ’Cl、:維
持した。また、超音波振動子45により溶融はんだ43
に周波数30kH2、出力50〜■の超音波を印加し、
シリコンウェハ11の浸漬時間は3秒間とした。このは
んた゛づけ操作中、周囲にArガスを20j2/分の流
用で流した。
この操作により第2図に示すようなバンプ15さ15u
nのはんだバンプか形成された。更に、超音波を印加し
ない一般のけんだ槽内に2秒間浸漬してバンプ高さを2
5−とした。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実膿閏1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
実施例3 実施例1と同様なシリコンウェハ11を用意した。この
場合、配線・電極としてはA2−1%Siが用いられ、
シリコンウェハ11に形成された各チップには500 
an口の電極(コンタク1ヘパツド)がそれぞれ2個形
成されている。
まず、このシリコンウェハ11の7144上に上述した
Nα9のエツチング液(オレイン酸90−パルミチン酸
7−酪酸3)を滴下した。この滴下した液中にこてのタ
イプの超音波のホーンを挿入し、20kHz、20Wで
5秒間超音波を印加した。
次に、第4図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウェハ11の電極上
に溶融はんだ52を虚下するとともに、超音波を印加し
てはんだバンプを形成した。
なお、はんだとしてはPb−8nの共晶はんだを使用し
、はんだ温度を240 ’Cに維持した。また、溶融は
んだ52には周波@40kHz、出力30Wの超音波を
印加し、はんだづけ時間は5秒間とした。また、この場
合には、はlυだづけ面積が大きいため、周囲に不活性
ガスを流す必要がなかった。
この操作により第2図に示すような、バンプ高さ100
uaのはんだバンプ35が形成された。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実膿例1と同様にインナーリードボンディングをiテ
なったが、全く問題は生じなかった。
なお、本弁明において用いられる超音波はんだづけ装置
は、上記実I11!例1〜3で用いたものに限らず、例
えば第5図に示すようなものでもよい。
第5図図示の超音波はんだづけ装置は、はんだ櫓61自
体が超音波撮動し、溶融はんだ62に超音波を印加する
ものである。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第6図(a)に示すようにシ
リコン基板31上に絶縁膜を介して電極33を形成し、
全面をパッシベーション膜34で被覆した後、電極33
上に開花部を設けたものと、第6図(1))に示すよう
なガラスあるいはセラミックス基板71上に電極72を
形成し、全面を絶縁膜73で被覆した後、電i〜72上
に開花部を設けたもののそれぞれについて、実施例1〜
3で説明したような方法で電(533,72上にはんだ
バンプ35を形成する。次に、第6図(C)に示すよう
に、両者のはんだパンツ35同士を熱融着することによ
り接合する。
更に、上記実施例1〜3では、本発明をA2を主成分と
してSi、Cu49の添加物を含む電極上でのはんだバ
ンプ形成について説明したが、本発明は! 4Mがタン
グステン、モリブデン等の金属又はこれらの金属のシリ
サイドであっても同様に適用できる。
[発明の効果] 以上詳述した如く本発明のはんだバンプの形成方法によ
れば、パッシベーション膜の破壊を1Gくことなく、極
めて簡便な工程でN極上にはんだバンプを直接形成する
ことができ、ワイヤレスボンディング技(fiの導入を
容易にし、素子の微細化に対応してボンディングの信頼
性の高い半導体装はを製造できる等産業上極めて顕著な
効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの断面図、第3図は本
発明の実施例2におけるはんだバンプの形成方法を示す
説明図、第4図は本発明の実施例3におけるはんだバン
プの形成方法を示す説明図、第5図は本発明の池の実施
例におけるはんだバンプの形成方法を示す説明図、第6
図(a)〜(C)は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図、第7図は従来の
はんだバンプが形成されたシリコンウェハの断面図であ
る。 11・・・シリコンウェハ、21・・・はんだ槽、22
・・・還流路、23・・・忍融はんだ、24・・・撹拌
棒、25・・・m音波徨動子、3]・・・シリコン基板
、32・・・絶縁膜、33・・・電極、34・・・パッ
シベーション膜、35・・・は/Vだバンプ、41・・
・はんだ槽、42・・・還流路、44・・・撹拌棒、4
5・・・超音波S動子、51・・・はんだごて、52・
・・溶融はんだ、61・・・はんだ槽、62・・・溶融
はんだ、71・・・ガラス又はセラミックス基板、72
・・・電極、73・・・絶縁膜。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第5図

Claims (6)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させ、電極
    部に硝酸、硫酸、塩酸、リン酸、オレイン酸、パルミチ
    ン酸、ステアリン酸、酪酸、レジン、炭酸ソーダ、ホウ
    フッ化亜鉛、ホウフッ化カドミウム、ヒドラジンのうち
    少なくとも1種を含む溶液を接触させた後、少なくとも
    電極部に溶融はんだを接触させて該溶融はんだに超音波
    を印加し、電極表面の自然酸化膜を破壊するとともに電
    極との合金化により選択的にはんだを付着させることを
    特徴とするはんだバンプの形成方法。
  2. (2)基板の電極部に溶液を接触させて溶液に超音波を
    印加することを特徴とする特許請求の範囲第1項記載の
    はんだバンプの形成方法。
  3. (3)基板を溶融はんだ槽に浸漬することを特徴とする
    特許請求の範囲第1項記載のはんだバンプの形成方法。
  4. (4)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  5. (5)電極がアルミニウムを主成分とし、はんだがSn
    を含むことを特徴とする特許請求の範囲第1項記載のは
    んだバンプの形成方法。
  6. (6)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP61046606A 1986-03-04 1986-03-04 はんだバンプの形成方法 Expired - Lifetime JPH0727904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046606A JPH0727904B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046606A JPH0727904B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JPS62203352A true JPS62203352A (ja) 1987-09-08
JPH0727904B2 JPH0727904B2 (ja) 1995-03-29

Family

ID=12751962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046606A Expired - Lifetime JPH0727904B2 (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH0727904B2 (ja)

Also Published As

Publication number Publication date
JPH0727904B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
US6510976B2 (en) Method for forming a flip chip semiconductor package
TWI356460B (en) Semiconductor device including electrically conduc
US3952404A (en) Beam lead formation method
US6221692B1 (en) Method of fabricating solder-bearing silicon semiconductor device and circuit board mounted therewith
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
TW200416305A (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP3868766B2 (ja) 半導体装置
US3669734A (en) Method of making electrical connections to a glass-encapsulated semiconductor device
JPS62203352A (ja) はんだバンプの形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS62104143A (ja) はんだバンプの形成方法
JPS62204547A (ja) はんだバンプの形成方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPS63147348A (ja) はんだバンプの形成方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JPS6358947A (ja) はんだバンプの形成方法
JPS6358948A (ja) はんだバンプの形成方法
JP2013004738A (ja) 配線基板の製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPS6358946A (ja) はんだバンプの形成方法
JPS62203353A (ja) はんだバンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法
JPH1174298A (ja) はんだバンプの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法