JPS6384138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6384138A JPS6384138A JP23039586A JP23039586A JPS6384138A JP S6384138 A JPS6384138 A JP S6384138A JP 23039586 A JP23039586 A JP 23039586A JP 23039586 A JP23039586 A JP 23039586A JP S6384138 A JPS6384138 A JP S6384138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mosi
- thickness
- oxide film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 6
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910016006 MoSi Inorganic materials 0.000 abstract description 15
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000003628 erosive effect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000007772 electrode material Substances 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、モリブデンシリサイド（以下、ＭｏＳｉと略
す〉を電極材料として用いる半導体装置の製造方法に関
するものである。
す〉を電極材料として用いる半導体装置の製造方法に関
するものである。
従来の技術
最近、金属シリサイドの半導体デバイスへの利用が広が
りつつあり、とりわけ、ＭｏＳｉは、融点がポリシリコ
ンより高（、比抵抗も２ケタ低（、現行のポリシリコン
プロセスとの互換も高いため、配線材料として、たとえ
ば、高周波素子の分野においても、ポリシリコンゲート
に代るものとして使用が進んでいる。
りつつあり、とりわけ、ＭｏＳｉは、融点がポリシリコ
ンより高（、比抵抗も２ケタ低（、現行のポリシリコン
プロセスとの互換も高いため、配線材料として、たとえ
ば、高周波素子の分野においても、ポリシリコンゲート
に代るものとして使用が進んでいる。
第２図は、従来のＭｏＳｉゲート四極ＭＯ８ＦＥＴの平
面図を示すものであり、図中の符号４および５は、第１
ゲートおよび第２ゲート、同６，７は、ソース領域、ド
レイン領域である。また、第３図はその側断面図で、符
号８，９は、７０００Ａのフィールド酸化膜、７００Ａ
のゲート酸化膜、３は、シリコン基板である。
面図を示すものであり、図中の符号４および５は、第１
ゲートおよび第２ゲート、同６，７は、ソース領域、ド
レイン領域である。また、第３図はその側断面図で、符
号８，９は、７０００Ａのフィールド酸化膜、７００Ａ
のゲート酸化膜、３は、シリコン基板である。
発明が解決しようとする問題点
しかしながら、上記の構成では、ケミカルドライエッチ
の際、第４図ａ、ｂの工程順断面図のように、ＭｏＳｉ
のエッチ速度が傾斜部分では平坦領域より数倍速いため
、速度の速い傾斜部分のエッチが平坦領域よりも先に終
了する。つまり、平坦領域で完全なパターンを形成する
と、段差部分において、ゲートの両脇で深く浸食された
り、分断されたりして、ＭＯＳＦＥＴの製造上大きな問
題を生じていた。
の際、第４図ａ、ｂの工程順断面図のように、ＭｏＳｉ
のエッチ速度が傾斜部分では平坦領域より数倍速いため
、速度の速い傾斜部分のエッチが平坦領域よりも先に終
了する。つまり、平坦領域で完全なパターンを形成する
と、段差部分において、ゲートの両脇で深く浸食された
り、分断されたりして、ＭＯＳＦＥＴの製造上大きな問
題を生じていた。
本発明の目的は、上記従来の問題点を解決するもので、
傾斜部分の浸食２分断による段切れを防止し得る方策を
提供することにある。
傾斜部分の浸食２分断による段切れを防止し得る方策を
提供することにある。
問題点を解決するための手段
この目的を達成するために、本発明は、ＭｏＳｉをスパ
ッタ蒸着後、２００〜８００℃の窒素雰囲気下で熱処理
を行い、ついで、ドライエッチを行なう工程をそなえた
ものである。
ッタ蒸着後、２００〜８００℃の窒素雰囲気下で熱処理
を行い、ついで、ドライエッチを行なう工程をそなえた
ものである。
作用
この発明の方法によって、傾斜部分でのエツチング速度
が緩和されて、平坦領域のエツチング速度と同等になる
ため、傾斜部分での浸食２分断による段切れをなくする
ことが可能である。
が緩和されて、平坦領域のエツチング速度と同等になる
ため、傾斜部分での浸食２分断による段切れをなくする
ことが可能である。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図ａ−ｄは、本発明実施例の工程順断面図であり、
ＭｏＳｉをゲート電極材料として用いる半導体装置（Ｍ
ＯＳトランジスタ）の製造工程である。
ＭｏＳｉをゲート電極材料として用いる半導体装置（Ｍ
ＯＳトランジスタ）の製造工程である。
第１図ａは、ＭｏＳｉがスパッタ蒸着される前で、シリ
コン基板３に、フィールド酸化膜８およびゲート酸化膜
９を形成した状態である。フィールド酸化膜８は、熱酸
化法で７０００Ａ成長させ、ゲート酸化膜９は、この厚
いフィールド酸化膜の一部、すなわち、ゲートを形成す
べき部分をウェットエッチで除去し、回部に、熱酸化法
で７０ＯＡの膜厚を再形成したものである。
コン基板３に、フィールド酸化膜８およびゲート酸化膜
９を形成した状態である。フィールド酸化膜８は、熱酸
化法で７０００Ａ成長させ、ゲート酸化膜９は、この厚
いフィールド酸化膜の一部、すなわち、ゲートを形成す
べき部分をウェットエッチで除去し、回部に、熱酸化法
で７０ＯＡの膜厚を再形成したものである。
第１図すは、全面にＭｏＳｉ膜１をスパッタ蒸着により
４０００Ａ蒸着した状態である。スパッタの蒸着条件は
次の通りである。
４０００Ａ蒸着した状態である。スパッタの蒸着条件は
次の通りである。
スパッタ型式 ＲＦスパッタ ３００Ｗガ
ス Ａｒ ４．０Ｘ１０ Ｔｏ
ｒｒ基板温度 室 温 第１図Ｃでは、２００〜８００℃、好ましくは、４００
〜６００℃、窒素雰囲気下で３０分熱処理を行なう。第
４図ｄでは、ＣＦ ４ ＋ ０２（５％）ガスで２００
ｗ、７．０Ｘ１０ Ｔｏｒｒの条件下でケミカルドラ
イエッチを行って、ＭＯＳ ）ランジスタのＭｏＳｉゲ
ートの第１．第２電極パターン４．５を形成した。
ス Ａｒ ４．０Ｘ１０ Ｔｏ
ｒｒ基板温度 室 温 第１図Ｃでは、２００〜８００℃、好ましくは、４００
〜６００℃、窒素雰囲気下で３０分熱処理を行なう。第
４図ｄでは、ＣＦ ４ ＋ ０２（５％）ガスで２００
ｗ、７．０Ｘ１０ Ｔｏｒｒの条件下でケミカルドラ
イエッチを行って、ＭＯＳ ）ランジスタのＭｏＳｉゲ
ートの第１．第２電極パターン４．５を形成した。
この熱処理による傾斜部分と平坦領域でのエツチング速
度を、従来の技術との比較で示す。
度を、従来の技術との比較で示す。
（以 下 余 白 ）
このようにして形成されたＭｏＳｉゲートは、傾斜部分
に浸食２分断のない形状を呈していた。
に浸食２分断のない形状を呈していた。
発明の効果
本実施例によれば、ＭｏＳｉのスパッタ蒸着後、窒素雰
囲気下で、２００〜８００℃で熱処理することにより、
段差部分に浸食２分断のないＭｏＳｉ電極層を形成する
ことができる。
囲気下で、２００〜８００℃で熱処理することにより、
段差部分に浸食２分断のないＭｏＳｉ電極層を形成する
ことができる。
第１図ａ−ｄは本発明実施例の半導体装置の製造工程の
工程順断面図、第２図は従来の半導体装置の平面図、第
３図は従来例装置の側断面図、第４図ａ、ｂは従来例の
工程順断面図である。 １・・・・・・ＭｏＳｉ、３・・・・・・シリコン基板
、４・・・・・・第１ゲート、５・・・・・・第２ゲー
ト、６ソース領域、７・・・・・・ドレイン領域、８・
・・・・・フィールド酸化膜、９・・・・・・ゲート酸
化膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第 １ 図 ＠２図 ど 第 ４ 図
工程順断面図、第２図は従来の半導体装置の平面図、第
３図は従来例装置の側断面図、第４図ａ、ｂは従来例の
工程順断面図である。 １・・・・・・ＭｏＳｉ、３・・・・・・シリコン基板
、４・・・・・・第１ゲート、５・・・・・・第２ゲー
ト、６ソース領域、７・・・・・・ドレイン領域、８・
・・・・・フィールド酸化膜、９・・・・・・ゲート酸
化膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第 １ 図 ＠２図 ど 第 ４ 図
Claims (1)
- スパッタで蒸着したモリブデンシリサイドを、窒素雰囲
気下、２００〜８００℃で熱処理した後、ドライエッチ
を行う工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23039586A JPS6384138A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23039586A JPS6384138A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384138A true JPS6384138A (ja) | 1988-04-14 |
Family
ID=16907203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23039586A Pending JPS6384138A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997015866A1 (fr) * | 1995-10-24 | 1997-05-01 | Ulvac Coating Corporation | Masque a changement de phase et son procede de fabrication |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629333A (en) * | 1979-08-20 | 1981-03-24 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1986
- 1986-09-29 JP JP23039586A patent/JPS6384138A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629333A (en) * | 1979-08-20 | 1981-03-24 | Seiko Epson Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997015866A1 (fr) * | 1995-10-24 | 1997-05-01 | Ulvac Coating Corporation | Masque a changement de phase et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281764A (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPS6384138A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| KR100320446B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| KR100265824B1 (ko) | 엘디디 구조의 트랜지스터 제조방법 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH01109766A (ja) | 半導体装置の製造方法 | |
| JPS63153859A (ja) | 半導体素子の製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPS61252668A (ja) | 半導体装置の製造方法 | |
| JPS6292371A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH036815A (ja) | 半導体装置の装造方法と半導体装置 |