JPS6382040A - デジタル信号バス中継方式 - Google Patents
デジタル信号バス中継方式Info
- Publication number
- JPS6382040A JPS6382040A JP22766086A JP22766086A JPS6382040A JP S6382040 A JPS6382040 A JP S6382040A JP 22766086 A JP22766086 A JP 22766086A JP 22766086 A JP22766086 A JP 22766086A JP S6382040 A JPS6382040 A JP S6382040A
- Authority
- JP
- Japan
- Prior art keywords
- signal bus
- repeater
- input
- circuit
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタルコンピュータの信号バスを延長するた
めの中継器の制御方式に関する。信号バスとは１本以上
の信号線で構成された束のことを示している。
めの中継器の制御方式に関する。信号バスとは１本以上
の信号線で構成された束のことを示している。
従来の技術について図面を用いて説明する。従来の中継
方式は第２図に示すブロック図のように、制御回路２１
と、入出力回路２２〜２３と、制御信号バス２４および
その中継器２５と、データ信号バス２６およびその中継
器２７と、応答信号線２８とで構成されており、制御回
路２１が入出力回路２３のデータ信号を読込む場合、入
出力回路２３は制御回路２１から制御信号バス２４およ
び中継器２５経出で選択制御を受けると、応答信号を応
答信号線２８に出力して中継器２７を作動状態にした後
、データ信号を出力し、中継器２７経由で制御回路２１
へ出力するように動作する。
方式は第２図に示すブロック図のように、制御回路２１
と、入出力回路２２〜２３と、制御信号バス２４および
その中継器２５と、データ信号バス２６およびその中継
器２７と、応答信号線２８とで構成されており、制御回
路２１が入出力回路２３のデータ信号を読込む場合、入
出力回路２３は制御回路２１から制御信号バス２４およ
び中継器２５経出で選択制御を受けると、応答信号を応
答信号線２８に出力して中継器２７を作動状態にした後
、データ信号を出力し、中継器２７経由で制御回路２１
へ出力するように動作する。
上述した従来のデジタル信号バス中継方式ではデータ信
号バスの中継器２７を制御するために、選択された入出
力回路がらの応答信号および応答信号線を必要とする欠
点がある。
号バスの中継器２７を制御するために、選択された入出
力回路がらの応答信号および応答信号線を必要とする欠
点がある。
本発明のデジタル信号バス中継方式は、データ信号バス
にプルアップ回路を付けて、データ信号バスが未使用時
の無信号状態の場合に一定の信号電圧を与えること、そ
の信号電圧を検出してデータ信号バスの中継器を制御す
る検出器とを有することにより、応答信号および応答信
号線を不要にした。
にプルアップ回路を付けて、データ信号バスが未使用時
の無信号状態の場合に一定の信号電圧を与えること、そ
の信号電圧を検出してデータ信号バスの中継器を制御す
る検出器とを有することにより、応答信号および応答信
号線を不要にした。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図において、制御回路１は制御信号バス４とデータ信
号バス６を介して入出力回路２に接続し、さらに中継器
５と７によって中継した制御信号バス１１とデータ信号
バス１２を介して入出力回路３を接続する。データ信号
バス６と１２にはプルアップ回路８と９を接続する。検
出器１０はデータ信号バス１２の電圧を検出して中継器
７を制御する。
１図において、制御回路１は制御信号バス４とデータ信
号バス６を介して入出力回路２に接続し、さらに中継器
５と７によって中継した制御信号バス１１とデータ信号
バス１２を介して入出力回路３を接続する。データ信号
バス６と１２にはプルアップ回路８と９を接続する。検
出器１０はデータ信号バス１２の電圧を検出して中継器
７を制御する。
このように構成したデジタル信号バス中継方式の動作に
ついて説明する。まず、制御回路１が入出力回路２およ
び３の両方とも選択していない場合、データ信号バス６
と１２を構成する信号線の各々は、プルアップ回路８と
９によって論理値「０」に相等する電圧が与えられてい
る。検出器１０はデータ信号バス１２を構成する信号線
の各々の電圧が、すべて論理値ｒ□、の場合に限っての
み中継器７を非動作状態に制御する。この時、中継器７
は何ら出力しない０次に、制御回路１が入出力回路２を
選択する場合を考える。制御回路１は入出力回路２を選
択する制御信号を出力し、制御信号バス４を通じて入出
力回路２へ出力し選択する０選択された入出力回路２は
データ信号をデータ信号バス６経由で制御回路１へ出力
する。この時データ信号バス６上でプルアップ回路８が
与える電圧と入出力回路２の出力とが重なるが、プルア
ップ回路８の出力は微弱であるため、結果として入出力
回路２の出力に影響しない、また、制御回路１が入出力
図°路３を選択する場合を考える。
ついて説明する。まず、制御回路１が入出力回路２およ
び３の両方とも選択していない場合、データ信号バス６
と１２を構成する信号線の各々は、プルアップ回路８と
９によって論理値「０」に相等する電圧が与えられてい
る。検出器１０はデータ信号バス１２を構成する信号線
の各々の電圧が、すべて論理値ｒ□、の場合に限っての
み中継器７を非動作状態に制御する。この時、中継器７
は何ら出力しない０次に、制御回路１が入出力回路２を
選択する場合を考える。制御回路１は入出力回路２を選
択する制御信号を出力し、制御信号バス４を通じて入出
力回路２へ出力し選択する０選択された入出力回路２は
データ信号をデータ信号バス６経由で制御回路１へ出力
する。この時データ信号バス６上でプルアップ回路８が
与える電圧と入出力回路２の出力とが重なるが、プルア
ップ回路８の出力は微弱であるため、結果として入出力
回路２の出力に影響しない、また、制御回路１が入出力
図°路３を選択する場合を考える。
制御回路１は入出力回路３を選択する制御信号を出力し
、制御信号バス４と中継器５および制御信号バス１１を
通じて入出力回路３へ出力し選択する０選択された入出
力回路３はデータ信号をデータ信号バス１２上へ出力す
る。この場合もプルアップ回路９の出力が微弱であるた
め、入出力回路３の圧力に影響しない。検出器１０はデ
ータ信号バス１２を構成する信号線のいずれかに論理値
「１」に相等する電圧を検出すると中継器７を動作状態
に制御して入出力回路３の出力を中継器７経由で制御回
路１へ出力する。一方、入出力回路３がデータ信号バス
１２の各信号線の各々に論理値「０」の電圧を出力した
時、検出器１０はそれを検出して中継器を非動作状態に
制御するので、データ信号バス６はプルアップ回路８に
よって論理値「０」の状態になる。
、制御信号バス４と中継器５および制御信号バス１１を
通じて入出力回路３へ出力し選択する０選択された入出
力回路３はデータ信号をデータ信号バス１２上へ出力す
る。この場合もプルアップ回路９の出力が微弱であるた
め、入出力回路３の圧力に影響しない。検出器１０はデ
ータ信号バス１２を構成する信号線のいずれかに論理値
「１」に相等する電圧を検出すると中継器７を動作状態
に制御して入出力回路３の出力を中継器７経由で制御回
路１へ出力する。一方、入出力回路３がデータ信号バス
１２の各信号線の各々に論理値「０」の電圧を出力した
時、検出器１０はそれを検出して中継器を非動作状態に
制御するので、データ信号バス６はプルアップ回路８に
よって論理値「０」の状態になる。
以上説明したように本発明はデータ信号バス上の信号状
態を検出して中継器を制御することにより、中継器を制
御するための応答信号や応答信号線を不要にできる効果
があり、多段接続した場合特にその効果は大きい。
態を検出して中継器を制御することにより、中継器を制
御するための応答信号や応答信号線を不要にできる効果
があり、多段接続した場合特にその効果は大きい。
第１図は本発明の一実施例を示すプロ・ツク図、第２図
は従来例のブロック図である。
は従来例のブロック図である。
Claims (1)
- １本以上の信号線より構成される信号バスを延長するた
めの中継器の制御において、前記中継器の入出力端の信
号バスに前記信号バスが未使用時に一定の電圧となるプ
ルアップ回路を接続するとともに前記中継器の入力端の
前記信号バスに電圧検出器を接続し、前記検出器が前記
信号バスの全信号線に前記一定電圧を検出した場合のみ
中継器を非動作状態にするよう制御することを特徴とす
るデジタル信号バス中継方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22766086A JPS6382040A (ja) | 1986-09-25 | 1986-09-25 | デジタル信号バス中継方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22766086A JPS6382040A (ja) | 1986-09-25 | 1986-09-25 | デジタル信号バス中継方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6382040A true JPS6382040A (ja) | 1988-04-12 |
| JPH0556702B2 JPH0556702B2 (ja) | 1993-08-20 |
Family
ID=16864340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22766086A Granted JPS6382040A (ja) | 1986-09-25 | 1986-09-25 | デジタル信号バス中継方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6382040A (ja) |
-
1986
- 1986-09-25 JP JP22766086A patent/JPS6382040A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556702B2 (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006396A (ko) | 다중 프로토콜 데이타 버스 시스템 | |
| GB1561498A (en) | Loop communication system and a method of locating a fault in such system | |
| JPS6382040A (ja) | デジタル信号バス中継方式 | |
| JPH0738399A (ja) | 双方向バッファ回路 | |
| JP2551666B2 (ja) | クロック供給切替回路 | |
| JPH0569332B2 (ja) | ||
| JPH05227056A (ja) | 冗長構成回路のアラーム検出方式 | |
| JPS59171237A (ja) | デ−タ転送方式 | |
| JP2754700B2 (ja) | Ｉ／ｏ装置 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| SU1608667A1 (ru) | Трехканальное резервированное устройство | |
| JP2001515238A (ja) | フルカスタムタイミングドメインおよびセミカスタムタイミングドメインに対するインタフェース回路 | |
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| JPS58222328A (ja) | チヤネルスイツチ装置 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPS6027431B2 (ja) | デイジタル出力選択回路 | |
| JPH0387790A (ja) | 同期切替回路 | |
| JPS5953583B2 (ja) | 切替装置 | |
| JPS62144223A (ja) | 静電容量式キ−ボ−ドスイツチ | |
| JPS6145266B2 (ja) | ||
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JPS6155727A (ja) | スイツチの制御装置 | |
| JPH01240957A (ja) | 情報処理装置 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPH0664561B2 (ja) | 同時書込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |