JPS58222328A - チヤネルスイツチ装置 - Google Patents

チヤネルスイツチ装置

Info

Publication number
JPS58222328A
JPS58222328A JP10521582A JP10521582A JPS58222328A JP S58222328 A JPS58222328 A JP S58222328A JP 10521582 A JP10521582 A JP 10521582A JP 10521582 A JP10521582 A JP 10521582A JP S58222328 A JPS58222328 A JP S58222328A
Authority
JP
Japan
Prior art keywords
input
data channel
output
devices
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10521582A
Other languages
English (en)
Inventor
Noriaki Ueki
植木 則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10521582A priority Critical patent/JPS58222328A/ja
Publication of JPS58222328A publication Critical patent/JPS58222328A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は入出力装置と計算機との接続を変更するチャ
ネルスイッチ装置に関するものである。
従来この種の装置としてオ1図に示すものがあった。図
において(ta)、(lb)はそれぞれ同種のデータチ
ャネル装置、(2)はチャネルスイッチ装置、+31は
入出力インタフェース、(41は入出力装置、(5)は
スイッチ操作装置である。
次にオ1図に示す回路の動作について説明する、データ
チャネル装置(la)が属する計算機システムが動作中
で入出力インク7エース(31はチャネルスイッチ装置
(2)t−経てデータチャネル装置(la)に接続され
ているとき、動作中の計算機システムにおいて障害が発
生したため入出力袋#(4一群をデータチャネル装置(
lb)に接続して、データチャネル装置(lb)の属す
る計算機システムにおいてデータ処理を続行することが
ある。この場合、スイッチ操作装置(5)からチャネル
スイッチ装置(2)に指令を出すことによって、入出力
装置(41群全データチャネル装置(lb)に接続する
スイッチ操作装置(5)が指令金山すタイミングは計算
機システムからの命令であってもよいし、オペレータの
手動操作でもよい。
以上のように、従来の装置ではチャネルスイッチ装置+
21がインタフェース(3)の間に介在して、半導体素
子又はリレー等で構成された切換スイッチによジインタ
フエース(31の接続を切換えていた。
したがって、インタフェース(3)の間に特別にチャネ
ルスイッチ装置(2)を挿入しかければならず、そのた
めに信号伝送速度が低下し、またリレーを切換スイッチ
として使用する場合は信頼性が低下するという欠点があ
った。更にまたチャネルスイッチ装置(2)はデータチ
ャネル装置(la)、(lb)のいずれにも所属してな
いので、独立した電源装置を備えていなければならぬと
いう不便があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたものでチャネルスイッチ装置tt−省略す
ることができるデータチャネル装置を提供することを目
的としている。
以下この発明の実施例を図面について説明する。
第2図はこの発明の一実施′911金示すブロック図で
あって、第1図と同一符号は同−又は相当部分を示し、
第1図と異る点はチャネルスイッチ装置(2)が除去さ
れスイッチ操作装N(5)からの切換信号はデー、タチ
ャネル装置に直接入力されている点である。
第1図及び第2図の回路において、インタフェース(3
1は複数台の装置間を接続するためのワイヤ)”、t 
7 (wired or)で構成することができるので
、インタフェース(3)とデータチャネル装置(la)
、(lb)との間の接続をオン・オフする制御は比較的
簡単であシ、したがってチャネルスイッチ装置(2)金
除去して第2図に示す構成にすることができるのである
但しプライオリティ信号は1つの装置に入力してその装
置から次の装置へ向けて出力する構成をとることがある
ため、プライオリティ信号を伝送する信号線に対しては
ワイヤドオアの場合とは異なる切換を必要とする。
第3図はインタフェース(31の信号構成を示す構成図
で(la)、(41は第2図の同一符号と同一部分を示
しく30)〜(37)の伝送線の種類のうち(30) 
、 (32) 。
(34) 、 (36)はデータチャネル装置(la)
  から出力される信号を伝送し、(31) 、 (3
3) 、 (35) 、 (37)はデータチャネル装
置(la)へ入力される信号を伝送する。
(34) 、 (35)はプライオリティ信号の伝送線
である。
第4図は第2図のデータチャネル装置(la)、(lb
)、入出力装置(4)のうちチャネル切換えに関連する
部分を示すブロック図で、第2図と同一符号は同一部分
を示し、(6)はそれぞれドライバ、(7)はそれぞれ
レシーバ、(8;はそれぞれ切換回路、(9)はターミ
ネータ(terminator )である。スイッチ操
作装置(5)からの制御信号は切換回路(81全制御し
、かつ切換回路(81には接続されてないドライバ(′
6)とレシーバ(7)全制御する。したがってこれらの
ドライバ(61とレシーバ(7)は制御可能なものであ
り、たとえば、スイッチ操作装置(5:からの制御信号
が論理rxJの場合にのみイネーブル(enable)
  される。
第4図に示す例で、スイッチ操作装置(5)は、たとえ
ば、データチャネル装置(la)へ論理「l」の信号を
%  (lb)へ論理r OJ”の信号を送出したとす
る。装置(lb)内で論理「0」の制御信号が加えられ
るドライバ(6)とレシーバ(7)はオフ状態となジイ
ンタフエース(3)との接続が遮断され、信号線はター
ミネータ(9)によシ終端されるので入力信号が反射さ
れることはない。また、装置(tb)内の切換回路(8
)は論理「0」の制御信号で制御されて、インタフェー
ス+31から切換回路(81に入力したプライオリティ
信号をインタフェース(3)の別の信号線に出力し、装
置(ib)はプライオリティ信号から除外される。
以上のよ4うな状態となるのでデータチャネル装置(1
a)又は入出力装置(41から見ればデータチャネル装
置(1b)は存在しないと同様となり、したがってチャ
ネルスイッチ装置(21を用いないで切換えを行うこと
ができる。
スイッチ操作装置(51からデータチャネル装置(la
)へ論理「O」、装置(1b)へ論理「1」の制御信号
を送出した場合は装置(xb)又は(41から見れば装
置(la)は存在しないと同様となる。但しこの場合は
装置(ia)内の切換回路(8)によって装置(lb)
から入力するプライオリ信号はそのまま入出力装置(4
)のレシーバ(7)に向けて出力される接続となる。
またスイッチ操作装fl 151から論理「0」の制御
信号が入力されているデータチャネル装置に対し入出力
命令があった場合当該データチャネル装置は上記論理「
0」の制御信号が与えられているという状態信号を送出
する(関係回路は図示してない)。        I
:□1・、:i・なお、上記実施例ではスイッチ操作装
置+51を別に示しであるが、データチャネル装置(l
a)又は(lb)  内に設けたスイッチ又は中央処理
装置(図示せず)からの信号によシ切換を行うことがで
きる。
以上のようにこの発明によれば、特別のチャネルスイッ
チ装置を設けることなく、データチャネル装置内の簡単
な回路によってチャネルの切換を実現することができる
【図面の簡単な説明】
第1図は従来の装置を示、ナブロック図、第2図はこの
発明の一実施例を示すブロック図、第3図は第2図にお
けるインタフェースの信号構成を示す構成図、第4図は
第2図のうちチャネル切換に関する部分を示すブロック
図である。 (la)、(1b)・・・それぞれデータチャネル装置
、(3;・・・インタフェース、(41・・・入出力袋
fl、+51・・・スイッチ操作装置、(6)・・・ド
ライバ、(7)・・・レシーバ、(81・・・切換回路
。 なお、図中間」符号は同−又は相当部分を示す。 代理−人   葛 野 信 − 第1図 第2v!J

Claims (1)

  1. 【特許請求の範囲】 複数の入出力装置に対する入出力信号を切換えて複数の
    データチャネル装置のうちのいずれかのデータチャネル
    装置に接続するチャネルスイッチ装置において、 上記複数のデータチャネル装置のすべての装置に並列に
    、上記複数の入出力装置からのすべての入出力信号線を
    接続する手段と、 上記複数のデータチャネル装置の各装置から上記複数の
    入出力装置に信号を出方する各出力信号線に設けられる
    制御可能なドライバと、上記複数のデータチャネル装置
    の各装置へ上記複数の入出力装置から信号を入力する各
    入力信号線に設けられる制御可能なレシーバと、上記複
    数のデータチャネル装置のうち選択した1つの装置につ
    いてだけ当該装置内のドライバとレシーバを動作可能状
    態に制御する手段゛と、上記選択した1つの装置以外の
    各データチャネル装置においてはプライオリティ信号を
    入力する入力信号線を切換回路を介してプライオリティ
    信号を出力する出力信号線に接続する手段とを備えたこ
    とを特徴とするチャネルスイッチ装置。
JP10521582A 1982-06-18 1982-06-18 チヤネルスイツチ装置 Pending JPS58222328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10521582A JPS58222328A (ja) 1982-06-18 1982-06-18 チヤネルスイツチ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10521582A JPS58222328A (ja) 1982-06-18 1982-06-18 チヤネルスイツチ装置

Publications (1)

Publication Number Publication Date
JPS58222328A true JPS58222328A (ja) 1983-12-24

Family

ID=14401441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10521582A Pending JPS58222328A (ja) 1982-06-18 1982-06-18 チヤネルスイツチ装置

Country Status (1)

Country Link
JP (1) JPS58222328A (ja)

Similar Documents

Publication Publication Date Title
US6757777B1 (en) Bus master switching unit
US4208715A (en) Dual data processing system
US4882738A (en) Clock control system
JPS58222328A (ja) チヤネルスイツチ装置
JPH04286239A (ja) 通信装置
JPS628832B2 (ja)
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
JP3405677B2 (ja) システム制御装置の二重化機構
JP3125864B2 (ja) 二重化システム
JPH05197662A (ja) 情報処理装置
JP2552027B2 (ja) 入出力制御装置番号設定方式
JPS6113627B2 (ja)
JP2735074B2 (ja) 冗長構成方式
JPS61105251A (ja) 車両における電装品の制御装置
JP2697481B2 (ja) 二重化切替制御方式
JPH0795282B2 (ja) 2重化マイクロプロセッサの自動切換装置
JPH08286938A (ja) 計算機システム
JPS6253038A (ja) デ−タ伝送装置の二重化システム
JPS59200531A (ja) 二重化切替方式
JPH04280354A (ja) データ転送機構
JPH05151185A (ja) 従属情報処理装置
JPS63108436A (ja) バス2重化切換方式
JPH0775000B2 (ja) 入出力装置の制御ル−ト切替方式
JPH0121658B2 (ja)
JPS5873255A (ja) 回線制御処理装置