JPS6145266B2 - - Google Patents
Info
- Publication number
- JPS6145266B2 JPS6145266B2 JP56155800A JP15580081A JPS6145266B2 JP S6145266 B2 JPS6145266 B2 JP S6145266B2 JP 56155800 A JP56155800 A JP 56155800A JP 15580081 A JP15580081 A JP 15580081A JP S6145266 B2 JPS6145266 B2 JP S6145266B2
- Authority
- JP
- Japan
- Prior art keywords
- shift
- circuit
- shift path
- signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003745 diagnosis Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置における診断回路に関
する。
する。
従来のデータ処理装置ではシフト機能を有する
レジスタを継続接続し１本のシフトパスを構成し
て回路の試験あるいは診断を行つてきたが、一方
向のみのシフトパスの場合、シフトパス中に故障
があつても故障箇所を容易に切り分けできず、し
たがつて１本のシフトパスが複数の交換単位の回
路から構成される場合でも故障時にシフトパスを
構成するすべての回路部を交換する必要があつ
た。また、故障箇所を容易に切り分け可能とする
ための両方向のシフトパスを設ける場合は回路が
複雑になり、かつ金物量が増大する欠点をもつて
いた。
レジスタを継続接続し１本のシフトパスを構成し
て回路の試験あるいは診断を行つてきたが、一方
向のみのシフトパスの場合、シフトパス中に故障
があつても故障箇所を容易に切り分けできず、し
たがつて１本のシフトパスが複数の交換単位の回
路から構成される場合でも故障時にシフトパスを
構成するすべての回路部を交換する必要があつ
た。また、故障箇所を容易に切り分け可能とする
ための両方向のシフトパスを設ける場合は回路が
複雑になり、かつ金物量が増大する欠点をもつて
いた。
本発明の目的は少ない金物量で一定のシフトパ
ス単位毎に試験あるいは診断可能にすることによ
りシフトパスの故障部分を切り分け可能にした診
断回路を有するデータ処理装置を提供することに
ある。
ス単位毎に試験あるいは診断可能にすることによ
りシフトパスの故障部分を切り分け可能にした診
断回路を有するデータ処理装置を提供することに
ある。
前記目的を達成するために本発明によるデータ
処理装置の診断回路は多数のシフトレジスタを接
続してなり、相互に論理的に接続された複数のシ
フトパス単位と、前段のシフトパス単位出力か、
シフトイン信号のいずれかを次段のシフトパス単
位に入力させるシフトパス入力信号切換回路と、
前記シフトパス入力信号切換回路の切換モードが
シフトイン信号の所定値により設定されるモード
設定レジスタと、前記モード設定レジスタをシフ
トパス単位から切離し、シフトパス動作中に前記
モード設定レジスタの内容を保持する制御回路と
で構成してある。
処理装置の診断回路は多数のシフトレジスタを接
続してなり、相互に論理的に接続された複数のシ
フトパス単位と、前段のシフトパス単位出力か、
シフトイン信号のいずれかを次段のシフトパス単
位に入力させるシフトパス入力信号切換回路と、
前記シフトパス入力信号切換回路の切換モードが
シフトイン信号の所定値により設定されるモード
設定レジスタと、前記モード設定レジスタをシフ
トパス単位から切離し、シフトパス動作中に前記
モード設定レジスタの内容を保持する制御回路と
で構成してある。
前記構成によれば各シフトパス単位を含む回路
ブロツク毎に故障切り分けが可能となり本発明の
目的は完全に達成される。
ブロツク毎に故障切り分けが可能となり本発明の
目的は完全に達成される。
以下、図面を参照して本発明をさらに詳しく説
明する。
明する。
第１図は本発明によるデータ処理装置の一実施
例を示すブロツク図で、多数のシフトレジスタを
接続してなるシフトパスを持つ複数の回路ブロツ
クとその制御回路から構成される例である。本実
施例は一定のシフトパス単位を含み構成される回
路ブロツクを２つの接続して１つのシフトパスを
形成したものである。
例を示すブロツク図で、多数のシフトレジスタを
接続してなるシフトパスを持つ複数の回路ブロツ
クとその制御回路から構成される例である。本実
施例は一定のシフトパス単位を含み構成される回
路ブロツクを２つの接続して１つのシフトパスを
形成したものである。
図中３は回路ブロツクとを接続する端子を
示しており、回路ブロツクはモード設定レジス
タ１、NAND回路３１〜３４および３６〜３９に
より構成されモード設定レジスタ１をシフトパス
より切り離し制御する制御回路およびシフトレジ
スタ１１〜１ｎにより、回路ブロツクはシフト
パス入力信号切換回路２およびシフトレジスタ２
１〜２ｍにより構成される。
示しており、回路ブロツクはモード設定レジス
タ１、NAND回路３１〜３４および３６〜３９に
より構成されモード設定レジスタ１をシフトパス
より切り離し制御する制御回路およびシフトレジ
スタ１１〜１ｎにより、回路ブロツクはシフト
パス入力信号切換回路２およびシフトレジスタ２
１〜２ｍにより構成される。
シフトモード信号１０１はモード設定レジスタ
１、シフトレジスタ１１〜１ｎおよびシフトレジ
スタ２１〜２ｍに、クロツク信号１０２はNAND
回路３２〜３４にて構成されるOR回路の出力１
０６を通してモード設定レジスタ１、シフトレジ
スタ１１〜１ｎおよシフトレジスタ２１〜２ｍに
接続される。
１、シフトレジスタ１１〜１ｎおよびシフトレジ
スタ２１〜２ｍに、クロツク信号１０２はNAND
回路３２〜３４にて構成されるOR回路の出力１
０６を通してモード設定レジスタ１、シフトレジ
スタ１１〜１ｎおよシフトレジスタ２１〜２ｍに
接続される。
モード切換信号１０３はNAND回路３１の出力
１０５を通してNAND回路３２に、またNAND回
路３１の出力１０４を通してNAND回路３３、
AND回路３５およびNAND回路３６に接続され
る。
１０５を通してNAND回路３２に、またNAND回
路３１の出力１０４を通してNAND回路３３、
AND回路３５およびNAND回路３６に接続され
る。
シフトイン信号２０１はモード設定レジスタ１
に接続され、このモード設定レジスタ１の出力１
０７はNAND回路３３へ、また出力２０２は
NAND回路３７〜３９で構成されるOR回路の出
力２０３よりシフトレジスタ１１に接続される。
シフトレジスタ１１のシフトアウト信号２０４は
ｎ―２個のシフトレジスタを経由してシフトレジ
スタ１ｎに接続される。シフトレジスタ１ｎのシ
フトアウト信号２０５はシフトパス入力信号切換
回路２の一方の入力に接続される。また前記シフ
トイン信号２０１はシフトパス入力信号切換回路
２のもう一方の入力に接続される。さらにシフト
パス入力信号回路２の出力２０６はシフトレジス
タ２１に接続され、このシフトレジスタ２１のシ
フトアウト信号２０７はｍ―２個のレジスタを経
由してシフトレジスタ２ｍに接続され、このシフ
トレジスタ２ｍよりシフトアウト信号２０８が出
力される。またモード設定レジスタの第２ビツト
の出力１０８はAND回路３５を通して出力１０
９になり、切換信号としてシフトパス入力信号切
換回路２に供給される。
に接続され、このモード設定レジスタ１の出力１
０７はNAND回路３３へ、また出力２０２は
NAND回路３７〜３９で構成されるOR回路の出
力２０３よりシフトレジスタ１１に接続される。
シフトレジスタ１１のシフトアウト信号２０４は
ｎ―２個のシフトレジスタを経由してシフトレジ
スタ１ｎに接続される。シフトレジスタ１ｎのシ
フトアウト信号２０５はシフトパス入力信号切換
回路２の一方の入力に接続される。また前記シフ
トイン信号２０１はシフトパス入力信号切換回路
２のもう一方の入力に接続される。さらにシフト
パス入力信号回路２の出力２０６はシフトレジス
タ２１に接続され、このシフトレジスタ２１のシ
フトアウト信号２０７はｍ―２個のレジスタを経
由してシフトレジスタ２ｍに接続され、このシフ
トレジスタ２ｍよりシフトアウト信号２０８が出
力される。またモード設定レジスタの第２ビツト
の出力１０８はAND回路３５を通して出力１０
９になり、切換信号としてシフトパス入力信号切
換回路２に供給される。
次にシフトパスの故障診断の動作について説明
する。
する。
通常の動作ではモード切換信号１０３を論理
０、シフトモード信号１０１を論理１にしてクロ
ツク１０２が供給されるのでシフトイン信号は、
パス２０１―２０２―２０３―２０４―２０５―
２０６―２０７―２０８を通してシフトアウトさ
れる。パス２０１〜２０８で故障が検出されたと
き故障箇所を交換単位であるブロツク、ブロツ
クに切り分けする場合、まずモード設定レジス
タ１に所定のモード値をシフトインする。この場
合モード設定レジスタ１のａビツトには論理１、
ｂビツトにも論理１が設定される。次にモード切
換信号１０３を論理１にすることにより回路ブロ
ツク側のシフトパスのみ診断可能となる。モー
ド切換信号１０３の論理１ではNAND回路３１の
出力１０５は論理０となり、また前記ａビツトに
セツトした値により出力１０７は論理０となり
NAND回路３２および３３によりクロツク信号１
０２のモード設定レジスタ１への供給が停止され
る。また、NAND回路３１の出力１０４が論理１
になりAND回路３５の出力１０９が有効になり
ｂビツトの値、論理１が伝達され、この結果、シ
フトパス入力切換回路２は切換えられてシフトイ
ン信号２０１が回路ブロツクのシフトパス単位
に供給される。さらにNAND回路３２により
NAND回路３８が閉じるためシフトアウト信号２
０２の回路ブロツクのシフトパス単位への供給
は断たれ、モード設定レジスタはシフトパスか
ら切り離される。
０、シフトモード信号１０１を論理１にしてクロ
ツク１０２が供給されるのでシフトイン信号は、
パス２０１―２０２―２０３―２０４―２０５―
２０６―２０７―２０８を通してシフトアウトさ
れる。パス２０１〜２０８で故障が検出されたと
き故障箇所を交換単位であるブロツク、ブロツ
クに切り分けする場合、まずモード設定レジス
タ１に所定のモード値をシフトインする。この場
合モード設定レジスタ１のａビツトには論理１、
ｂビツトにも論理１が設定される。次にモード切
換信号１０３を論理１にすることにより回路ブロ
ツク側のシフトパスのみ診断可能となる。モー
ド切換信号１０３の論理１ではNAND回路３１の
出力１０５は論理０となり、また前記ａビツトに
セツトした値により出力１０７は論理０となり
NAND回路３２および３３によりクロツク信号１
０２のモード設定レジスタ１への供給が停止され
る。また、NAND回路３１の出力１０４が論理１
になりAND回路３５の出力１０９が有効になり
ｂビツトの値、論理１が伝達され、この結果、シ
フトパス入力切換回路２は切換えられてシフトイ
ン信号２０１が回路ブロツクのシフトパス単位
に供給される。さらにNAND回路３２により
NAND回路３８が閉じるためシフトアウト信号２
０２の回路ブロツクのシフトパス単位への供給
は断たれ、モード設定レジスタはシフトパスか
ら切り離される。
このような状態でクロツクを供給することによ
りブロツクのシフトパスとは無関係にブロツク
のシフトパスの診断を行うことができるため両
ブロツクの故障箇所切り分けが可能となる。
りブロツクのシフトパスとは無関係にブロツク
のシフトパスの診断を行うことができるため両
ブロツクの故障箇所切り分けが可能となる。
本発明は以上詳しく説明したように回路ブロツ
クにシフトパス入力切換回路をもたせ、シフトパ
ス入力切換回路の切換モードを設定するモード設
定レジスタを故障箇所切り分け動作中、シフトパ
スより切り離すことによりシフトパスの故障診断
ブロツク単位に容易に行なうことができる効果が
ある。
クにシフトパス入力切換回路をもたせ、シフトパ
ス入力切換回路の切換モードを設定するモード設
定レジスタを故障箇所切り分け動作中、シフトパ
スより切り離すことによりシフトパスの故障診断
ブロツク単位に容易に行なうことができる効果が
ある。
第１図は本発明によるデータ処理装置の実施例
を示すブロツク図である。 １……モード設定レジスタ、２……シフトパス
入力信号切換回路、３……ブロツク間接続端子、
１１〜１ｎ，２１〜２ｍ……シフトレジスタ、３
１〜３４，３６〜３９……NAND回路、３５……
AND回路。
を示すブロツク図である。 １……モード設定レジスタ、２……シフトパス
入力信号切換回路、３……ブロツク間接続端子、
１１〜１ｎ，２１〜２ｍ……シフトレジスタ、３
１〜３４，３６〜３９……NAND回路、３５……
AND回路。
Claims (1)
- １ 多数のシフトレジスタを接続してなり、相互
に論理的に接続された複数のシフトパス単位と、
前段のシフトパス単位出力か、シフトイン信号の
いずれかを次段のシフトパス単位に入力させるシ
フトパス入力信号切換回路と、前記シフトパス入
力信号切換回路の切換モードがシフトイン信号の
所定値により設定されるモード設定レジスタと、
前記モード設定レジスタをシフトパス単位から切
離し、シフトパス動作中に前記モード設定レジス
タの内容を保持する制御回路とからなる診断回路
を有するデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155800A JPS5856046A (ja) | 1981-09-29 | 1981-09-29 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155800A JPS5856046A (ja) | 1981-09-29 | 1981-09-29 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856046A JPS5856046A (ja) | 1983-04-02 |
| JPS6145266B2 true JPS6145266B2 (ja) | 1986-10-07 |
Family
ID=15613714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155800A Granted JPS5856046A (ja) | 1981-09-29 | 1981-09-29 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856046A (ja) |
-
1981
- 1981-09-29 JP JP56155800A patent/JPS5856046A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856046A (ja) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6757777B1 (en) | Bus master switching unit | |
| US5357491A (en) | Clock selection control device | |
| JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
| US3814920A (en) | Employing variable clock rate | |
| JPS6321929B2 (ja) | ||
| JPS6145266B2 (ja) | ||
| JPS6146860B2 (ja) | ||
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JPS5844523A (ja) | インタ−フエイスアダプタ装置 | |
| SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
| JP2508752B2 (ja) | 障害通知方式 | |
| JP2531615B2 (ja) | 集積回路 | |
| JPS6378695A (ja) | 回線接続装置 | |
| JPS6136674B2 (ja) | ||
| JPH0250502B2 (ja) | ||
| JPS6381282A (ja) | 論理回路 | |
| JPS63283345A (ja) | クロスコネクト装置の診断方式 | |
| JPH03260844A (ja) | 診断制御方式 | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPS61217836A (ja) | 集積回路 | |
| JPH0121658B2 (ja) | ||
| JPS633543A (ja) | 直列転送装置 | |
| JPH0695767A (ja) | 電源制御組織 |