JPS6136674B2 - - Google Patents
Info
- Publication number
- JPS6136674B2 JPS6136674B2 JP56071204A JP7120481A JPS6136674B2 JP S6136674 B2 JPS6136674 B2 JP S6136674B2 JP 56071204 A JP56071204 A JP 56071204A JP 7120481 A JP7120481 A JP 7120481A JP S6136674 B2 JPS6136674 B2 JP S6136674B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- channels
- data transfer
- microprogram
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003745 diagnosis Methods 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、複数台のチヤネルと複数台のチヤネ
ルを制御するチヤネル制御装置とを含むデータ転
送装置に関する。特に、その初期診断機能の改良
に関するものである。
ルを制御するチヤネル制御装置とを含むデータ転
送装置に関する。特に、その初期診断機能の改良
に関するものである。
従来、装置の信頼性向上をはかるために、初期
設定時に自動的に初期診断を行う保守方法が行わ
れている。
設定時に自動的に初期診断を行う保守方法が行わ
れている。
ここで、初期診断とは、初期診断プログラムに
より初期診断用ハードウエアおよび初期診断用マ
イクロプログラムを用い、予め故障個所を発見
し、起動後の装置の故障を防止し、信頼度の高い
処理を得るものである。
より初期診断用ハードウエアおよび初期診断用マ
イクロプログラムを用い、予め故障個所を発見
し、起動後の装置の故障を防止し、信頼度の高い
処理を得るものである。
従来、このような初期診断を行う複数台のチヤ
ネルとチヤネル制御装置とから構成されるデータ
転送装置では、チヤネル個々の診断結果を特定の
メモリ装置のチヤネル対応のエリアに格納するの
みである。したがつて、例えばあるチヤネルに初
期診断の結果、故障が発見されてもこのチヤネル
とチヤネル制御装置との間の論理的な接続は保持
されたままである。このため、従来のデータ転送
装置ではチヤネル制御装置の障害や前記故障チヤ
ネル支配下の入出力装置の誤動作などの原因とな
ることがある。また、このチヤネルに対して入出
力命令が送出されるとチヤネル障害処理を再び実
行する必要があるため、このデータ転送装置を含
む装置のアベイラビリテイを著しく低下させる欠
点を有する。
ネルとチヤネル制御装置とから構成されるデータ
転送装置では、チヤネル個々の診断結果を特定の
メモリ装置のチヤネル対応のエリアに格納するの
みである。したがつて、例えばあるチヤネルに初
期診断の結果、故障が発見されてもこのチヤネル
とチヤネル制御装置との間の論理的な接続は保持
されたままである。このため、従来のデータ転送
装置ではチヤネル制御装置の障害や前記故障チヤ
ネル支配下の入出力装置の誤動作などの原因とな
ることがある。また、このチヤネルに対して入出
力命令が送出されるとチヤネル障害処理を再び実
行する必要があるため、このデータ転送装置を含
む装置のアベイラビリテイを著しく低下させる欠
点を有する。
ここで、アベイラビリテイとは、
アベイラビリテイ＝平均故障間隔／平均故障間隔＋平均
修理時間 と定義される。
修理時間 と定義される。
本発明はこの点を改良するもので、データ転送
装置を含む装置のアベイラビリテイを向上させる
ことができ、かつこのためのハードウエア量の増
加を最小に抑えることができるデータ転送装置を
提供することを目的とする。
装置を含む装置のアベイラビリテイを向上させる
ことができ、かつこのためのハードウエア量の増
加を最小に抑えることができるデータ転送装置を
提供することを目的とする。
本発明は、複数台のチヤネルとチヤネル制御装
置とからなるデータ転送装置において、前記チヤ
ネル制御装置内に、書込可能なマイクロプログラ
ムメモリと、前記複数台のチヤネルと、チヤネル
制御装置との間の論理的な接続を決定するコネク
シヨンレジスタとを備え、外部より初期設定信号
を受けた時に、前記マイクロプログラムメモリに
診断用マイクロプログラムを格納し、前記複数台
のチヤネルの転送動作の初期診断を行いこの診断
結果に基いて前記コネクシヨンレジスタを設定
し、故障を起しているチヤネルとチヤネル制御装
置の間の論理的な接続を自動的に断つように構成
したことを特徴とする。
置とからなるデータ転送装置において、前記チヤ
ネル制御装置内に、書込可能なマイクロプログラ
ムメモリと、前記複数台のチヤネルと、チヤネル
制御装置との間の論理的な接続を決定するコネク
シヨンレジスタとを備え、外部より初期設定信号
を受けた時に、前記マイクロプログラムメモリに
診断用マイクロプログラムを格納し、前記複数台
のチヤネルの転送動作の初期診断を行いこの診断
結果に基いて前記コネクシヨンレジスタを設定
し、故障を起しているチヤネルとチヤネル制御装
置の間の論理的な接続を自動的に断つように構成
したことを特徴とする。
本発明の一実施例を図面に基づいて説明する。
図は、本発明一実施例の要部ブロツク構成図であ
る。第１図は、大きく分けて、データ転送装置１
と、中央処理装置２と、メモリ装置３と、メモリ
制御装置４と、診断処理装置５と、４台の入出力
装置６１〜６４とで構成されている。また、デー
タ転送装置１は、チヤネル制御装置１１と４台の
チヤネル１２１〜１２４を持ち、前記チヤネル制
御装置１１はマイクロプログラムメモリ１３を含
むマイクロプログラム制御回路１４と、転送制御
回路１５と、チヤネルインターフエイス選択分配
回路１６と、チヤネルインターフエイスクランプ
回路１７と、ビツト対応にインターフエイス接続
状態を保持するコネクシヨンレジスタ１８とで構
成されている。すなわち、中央処理装置２、メモ
リ装置３、診断処理装置５および転送制御回路１
５はメモリ制御装置４にそれぞれ接続されてい
る。また、装置全体の初期設定、初期診断および
マイクロプログラム格納などの制御を行う診断処
理装置５にはマイクロプログラム制御回路１４と
マイクロプログラムメモリ１３とが接続されてい
る。
図は、本発明一実施例の要部ブロツク構成図であ
る。第１図は、大きく分けて、データ転送装置１
と、中央処理装置２と、メモリ装置３と、メモリ
制御装置４と、診断処理装置５と、４台の入出力
装置６１〜６４とで構成されている。また、デー
タ転送装置１は、チヤネル制御装置１１と４台の
チヤネル１２１〜１２４を持ち、前記チヤネル制
御装置１１はマイクロプログラムメモリ１３を含
むマイクロプログラム制御回路１４と、転送制御
回路１５と、チヤネルインターフエイス選択分配
回路１６と、チヤネルインターフエイスクランプ
回路１７と、ビツト対応にインターフエイス接続
状態を保持するコネクシヨンレジスタ１８とで構
成されている。すなわち、中央処理装置２、メモ
リ装置３、診断処理装置５および転送制御回路１
５はメモリ制御装置４にそれぞれ接続されてい
る。また、装置全体の初期設定、初期診断および
マイクロプログラム格納などの制御を行う診断処
理装置５にはマイクロプログラム制御回路１４と
マイクロプログラムメモリ１３とが接続されてい
る。
このマイクロプログラム制御回路１４には転送
制御回路１５が接続されている。この転送制御回
路１５およびマイクロプログラム制御回路１４は
チヤネルインターフエイス選択分配回路１６に接
続されている。このチヤネルインターフエイス選
択分配回路１６にはチヤネルインターフエイスク
ランプ回路１７が接続され、このチヤネルインタ
ーフエイスクランプ回路１７にはチヤネル１２１
〜１２４がそれぞれ接続されている。このチヤネ
ル１２１〜１２４には入出力装置６１〜６４がそ
れぞれ接続されている。
制御回路１５が接続されている。この転送制御回
路１５およびマイクロプログラム制御回路１４は
チヤネルインターフエイス選択分配回路１６に接
続されている。このチヤネルインターフエイス選
択分配回路１６にはチヤネルインターフエイスク
ランプ回路１７が接続され、このチヤネルインタ
ーフエイスクランプ回路１７にはチヤネル１２１
〜１２４がそれぞれ接続されている。このチヤネ
ル１２１〜１２４には入出力装置６１〜６４がそ
れぞれ接続されている。
また、前記マイクロプログラム制御回路１４に
はコネクシヨンレジスタ１８が接続されている。
このコネクシヨンレジスタ１８の出力は前記チヤ
ネルインターフエイスクランプ回路１７に導かれ
ている。
はコネクシヨンレジスタ１８が接続されている。
このコネクシヨンレジスタ１８の出力は前記チヤ
ネルインターフエイスクランプ回路１７に導かれ
ている。
このような回路構成で、本発明の特徴ある動作
を説明する。いま、データ転送装置１に診断処理
装置５より信号線２０を介して第１の初期設定信
号が入力されると、チヤネル制御装置１１および
チヤネル１２１〜１２４内の全論理回路が初期設
定される。これと同時に、診断処理装置５から信
号線２１を介して診断用マイクロプログラムがマ
イクロプログラムメモリ１３に格納される。
を説明する。いま、データ転送装置１に診断処理
装置５より信号線２０を介して第１の初期設定信
号が入力されると、チヤネル制御装置１１および
チヤネル１２１〜１２４内の全論理回路が初期設
定される。これと同時に、診断処理装置５から信
号線２１を介して診断用マイクロプログラムがマ
イクロプログラムメモリ１３に格納される。
このマイクロプログラムは、まずコネクシヨン
レジスタ１８の値を全チヤネル接続状態に設定
し、物理的に実装されている全チヤネルへアクセ
ス可能にする。次に、チヤネルインタフエイス選
択分配回路１６によつて１チヤネルを選択し、マ
イクロプログラム制御回路１４および転送制御回
路１５を動作させてこのチヤネルの転送動作診断
を行う。このマイクロプログラムの診断はデータ
の転送経路に注目し、正常なデータが正常なタイ
ミングで送られて来たか否かによつて、前記選択
されたチヤネルの故障または正常の判断を行う。
故障を発見した時点で、前記コネクシヨンレジス
タ１８のこの故障したチヤネルに対するビツトを
切断状態に設定し直し次チヤネルを選択して診断
を行う。
レジスタ１８の値を全チヤネル接続状態に設定
し、物理的に実装されている全チヤネルへアクセ
ス可能にする。次に、チヤネルインタフエイス選
択分配回路１６によつて１チヤネルを選択し、マ
イクロプログラム制御回路１４および転送制御回
路１５を動作させてこのチヤネルの転送動作診断
を行う。このマイクロプログラムの診断はデータ
の転送経路に注目し、正常なデータが正常なタイ
ミングで送られて来たか否かによつて、前記選択
されたチヤネルの故障または正常の判断を行う。
故障を発見した時点で、前記コネクシヨンレジス
タ１８のこの故障したチヤネルに対するビツトを
切断状態に設定し直し次チヤネルを選択して診断
を行う。
一方、このマイクロプログラムの１チヤネル分
の全処理を終了して故障を発見しない場合には、
コネクシヨンレジスタ１８の値を保持して次のチ
ヤネルの診断となる。このようにして、物理的に
実装されているチヤネルを次々に診断して行き、
全チヤネルの初期診断が終了し、例えばチヤネル
１２２にのみ故障が発見された場合には、コネク
シヨンレジスタ１８の値によつてチヤネル１２２
のインターフエイス信号線２２は前記チヤネルイ
ンターフエイスクランプ回路１７で切断される。
の全処理を終了して故障を発見しない場合には、
コネクシヨンレジスタ１８の値を保持して次のチ
ヤネルの診断となる。このようにして、物理的に
実装されているチヤネルを次々に診断して行き、
全チヤネルの初期診断が終了し、例えばチヤネル
１２２にのみ故障が発見された場合には、コネク
シヨンレジスタ１８の値によつてチヤネル１２２
のインターフエイス信号線２２は前記チヤネルイ
ンターフエイスクランプ回路１７で切断される。
初期診断が終了すると、マイクロプログラム制
御回路１４は信号線２３によつて診断処理装置５
へ初期診断終了を報告し、第２の初期設定信号の
待状態となる。これと同時に、転送制御回路１５
を動作させて、信号線２４よりメモリ制御装置４
を介して、メモリ装置３のチヤネル対応のエリア
にチヤネル１２１〜１２４のそれぞれの診断結果
を格納する。
御回路１４は信号線２３によつて診断処理装置５
へ初期診断終了を報告し、第２の初期設定信号の
待状態となる。これと同時に、転送制御回路１５
を動作させて、信号線２４よりメモリ制御装置４
を介して、メモリ装置３のチヤネル対応のエリア
にチヤネル１２１〜１２４のそれぞれの診断結果
を格納する。
診断処理装置５から信号線２０によつて第２の
初期設定信号が入力されると、コネクシヨンレジ
スタ１８を除くチヤネル制御装置１１およびチヤ
ネル１２１〜１２４内の全論理回路が初期設定さ
れる。これと同時に、診断処理装置５から、信号
線２１を介して通常転送用マイクロプログラムが
マイクロプログラムメモリ１３に格納され、デー
タ転送装置１として動作可能となる。
初期設定信号が入力されると、コネクシヨンレジ
スタ１８を除くチヤネル制御装置１１およびチヤ
ネル１２１〜１２４内の全論理回路が初期設定さ
れる。これと同時に、診断処理装置５から、信号
線２１を介して通常転送用マイクロプログラムが
マイクロプログラムメモリ１３に格納され、デー
タ転送装置１として動作可能となる。
したがつて、このデータ転送装置１は初期診断
用の特別なハードウエアを持たず、初期診断時に
は全て転送用ハードウエアを共用する。しかも、
コネクシヨンレジスタ１８を持つことによつて、
故障チヤネルとの接続を論理的に切断して、チヤ
ネル故障によるチヤネル制御装置障害を防止する
ことができる。また、ハードウエアの増加は１本
のチヤネルに対してフリツプフロツプ１ビツトの
増加にとどめることができる。
用の特別なハードウエアを持たず、初期診断時に
は全て転送用ハードウエアを共用する。しかも、
コネクシヨンレジスタ１８を持つことによつて、
故障チヤネルとの接続を論理的に切断して、チヤ
ネル故障によるチヤネル制御装置障害を防止する
ことができる。また、ハードウエアの増加は１本
のチヤネルに対してフリツプフロツプ１ビツトの
増加にとどめることができる。
各々の装置で初期診断が終了し装置の立上りが
成功すると、プログラムの実行が始まる。プログ
ラムの実行中にデータの入出力が必要になると、
入出力命令が中央処理装置２からデータ転送装置
１へ送出され、このデータ転送装置１はデータの
転送先あるいは転送元の入出力装置６１〜６４の
うちのどれかを決定し転送動作にはいる。このと
きに、初期診断の結果、データ転送装置１におい
てチヤネル１２２に故障が発見されているにもか
かわらず、このチヤネル１２２の支配下の入出力
装置６２に対して、中央処理装置２から入出力命
令が転送された場合でも、コネクシヨンレジスタ
１８はチヤネル１２２との接続切断状態を保持し
て、チヤネルインターフエイスクランプ回路１７
でインターフエイス信号線２２を切断しているの
で、チヤネル１２２の障害処理を再び実行するこ
とはなく、入出力装置６２に対しても悪影響をお
よぼすことがない。
成功すると、プログラムの実行が始まる。プログ
ラムの実行中にデータの入出力が必要になると、
入出力命令が中央処理装置２からデータ転送装置
１へ送出され、このデータ転送装置１はデータの
転送先あるいは転送元の入出力装置６１〜６４の
うちのどれかを決定し転送動作にはいる。このと
きに、初期診断の結果、データ転送装置１におい
てチヤネル１２２に故障が発見されているにもか
かわらず、このチヤネル１２２の支配下の入出力
装置６２に対して、中央処理装置２から入出力命
令が転送された場合でも、コネクシヨンレジスタ
１８はチヤネル１２２との接続切断状態を保持し
て、チヤネルインターフエイスクランプ回路１７
でインターフエイス信号線２２を切断しているの
で、チヤネル１２２の障害処理を再び実行するこ
とはなく、入出力装置６２に対しても悪影響をお
よぼすことがない。
以上説明したように本発明によれば、初期診断
の結果に基づいてコネクシヨンレジスタの値を設
定し、故障チヤネルとチヤネル制御装置間の接続
を自動的に断つことととした。したがつて、デー
タ転送装置を含むシステムのアベイラビリテイを
向上させることができる。しかも、初期診断用に
はコネクシヨンレジスタだけを増設すればよくデ
ータ転送装置のハードウエアの増加を最小に抑え
ることができる効果を有する。
の結果に基づいてコネクシヨンレジスタの値を設
定し、故障チヤネルとチヤネル制御装置間の接続
を自動的に断つことととした。したがつて、デー
タ転送装置を含むシステムのアベイラビリテイを
向上させることができる。しかも、初期診断用に
はコネクシヨンレジスタだけを増設すればよくデ
ータ転送装置のハードウエアの増加を最小に抑え
ることができる効果を有する。
図は本発明一実施例の要部ブロツク構成図。
１…データ転送装置、２…中央処理装置、３…
メモリ装置、４…メモリ制御装置、５…診断処理
装置、６１〜６４…入出力装置、１１…チヤネル
制御装置、１２１〜１２４…チヤネル、１３…マ
イクロプログラムメモリ、１４…マイクロプログ
ラム制御回路、１５…転送制御回路、１６…チヤ
ネルインターフエイス選択分配回路、１７…チヤ
ネルインターフエイスクランプ回路、１８…コネ
クシヨンレジスタ、２０，２１，２３，２４…信
号線、２２…インターフエイス信号線。
メモリ装置、４…メモリ制御装置、５…診断処理
装置、６１〜６４…入出力装置、１１…チヤネル
制御装置、１２１〜１２４…チヤネル、１３…マ
イクロプログラムメモリ、１４…マイクロプログ
ラム制御回路、１５…転送制御回路、１６…チヤ
ネルインターフエイス選択分配回路、１７…チヤ
ネルインターフエイスクランプ回路、１８…コネ
クシヨンレジスタ、２０，２１，２３，２４…信
号線、２２…インターフエイス信号線。
Claims (1)
- １ 複数台のチヤネルと、このチヤネルを制御す
るチヤネル制御装置とを備え、上位装置と前記チ
ヤネルに接続された入出力装置との間のデータ転
送を行うデータ転送装置において、前記チヤネル
制御装置に、マイクロプログラムメモリと、前記
各チヤネルとこのチヤネル制御装置との間の論理
的な接続を行うコネクシヨンレジスタと、このデ
ータ転送装置の初期設定時に前記マイクロプログ
ラムメモリに診断用マイクロプログラムを格納
し、前記複数台のチヤネルの転送動作の初期診断
を行い、この診断結果に基づいて前記コネクシヨ
ンレジスタの各チヤネルに対応するビツト値を設
定する制御手段とを備えたことを特徴とするデー
タ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56071204A JPS57185526A (en) | 1981-05-11 | 1981-05-11 | Data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56071204A JPS57185526A (en) | 1981-05-11 | 1981-05-11 | Data transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57185526A JPS57185526A (en) | 1982-11-15 |
| JPS6136674B2 true JPS6136674B2 (ja) | 1986-08-19 |
Family
ID=13453907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56071204A Granted JPS57185526A (en) | 1981-05-11 | 1981-05-11 | Data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57185526A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2630019B2 (ja) * | 1990-05-30 | 1997-07-16 | 日本電気株式会社 | 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 |
-
1981
- 1981-05-11 JP JP56071204A patent/JPS57185526A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57185526A (en) | 1982-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| EP0169244A1 (en) | Method of and apparatus for diagnosing channel control unit | |
| JPH0328949A (ja) | 装置アダプタ及びその診断システム | |
| EP0333593A2 (en) | A data processing system capable of fault diagnosis | |
| KR100513820B1 (ko) | 통합된 루프백 테스트 능력을 갖춘 버스간 브리지 회로 및 그이용 방법 | |
| US4145734A (en) | Method and apparatus for implementing the test of computer functional units | |
| JPS6136674B2 (ja) | ||
| KR900006530B1 (ko) | 채널제어장치의 진단방법 및 그 장치 | |
| JPS5938607B2 (ja) | 診断拡張装置 | |
| US5548716A (en) | Recording medium dualizing system | |
| JPH05265886A (ja) | 情報処理システム | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPS63149943A (ja) | 通信制御装置 | |
| SU1365090A2 (ru) | Устройство дл сопр жени микроЭВМ с общей магистралью | |
| JPH0363098B2 (ja) | ||
| SU932498A1 (ru) | Устройство дл программной диагностики каналов ввода-вывода и интерфейса | |
| JPS6145266B2 (ja) | ||
| JPH01184550A (ja) | 中間制御装置のテスト回路 | |
| JPS6134655A (ja) | 情報処理システム | |
| JPH0574110B2 (ja) | ||
| JPS5821295B2 (ja) | 電子計算機 | |
| JPH02168335A (ja) | データ処理システム | |
| JPH04273552A (ja) | 電子ディスク処理装置 | |
| JPS6321933B2 (ja) |