JPS61217836A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS61217836A JPS61217836A JP60059047A JP5904785A JPS61217836A JP S61217836 A JPS61217836 A JP S61217836A JP 60059047 A JP60059047 A JP 60059047A JP 5904785 A JP5904785 A JP 5904785A JP S61217836 A JPS61217836 A JP S61217836A
- Authority
- JP
- Japan
- Prior art keywords
- selection
- circuit
- circuits
- flip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路に関し、特に、複数個の機能ブロッ
クを多重化して動作させる集積回路に関する。
クを多重化して動作させる集積回路に関する。
近年、エレクトロニクス分野における技術の進展はめざ
ましく、その大きな要因に集積回路の高密度化がある。
ましく、その大きな要因に集積回路の高密度化がある。
集積回路における高密度化の傾向は、年々増大し、特に
、コンピュータの分野では、細分化され次多数の機能回
路から構成される機能ブロックを集積してさらに大規模
が集積回路を構成して装置の小型化と性能向上を図るこ
とが行われている。
、コンピュータの分野では、細分化され次多数の機能回
路から構成される機能ブロックを集積してさらに大規模
が集積回路を構成して装置の小型化と性能向上を図るこ
とが行われている。
こうした集積回路の大規模化によシ集積回路に収容する
回路素子数が増大するのに伴い、チップ上の密度の上昇
あるいはチップ面積の拡大が強いられてきている。
回路素子数が増大するのに伴い、チップ上の密度の上昇
あるいはチップ面積の拡大が強いられてきている。
上記し友ように、集積回路においてチップ上の密度の上
昇あるいはチップ面積の拡大がなされるにつれ、製造プ
ロセスにおいて種々の欠陥が混入する可能性が高くなり
、良品の生産される割合、すなわち歩留シが低下シ、そ
の結果コストが高くなるという欠点があった。
昇あるいはチップ面積の拡大がなされるにつれ、製造プ
ロセスにおいて種々の欠陥が混入する可能性が高くなり
、良品の生産される割合、すなわち歩留シが低下シ、そ
の結果コストが高くなるという欠点があった。
さらに、従来の集積回路では、多機能ブロックが多重化
されていないので、チップ上で故障が発生した場合に容
易に修復することができず、故障修復時間が長くなると
いう欠点があった。
されていないので、チップ上で故障が発生した場合に容
易に修復することができず、故障修復時間が長くなると
いう欠点があった。
特にｔ大規模集積回路では、装置全体に対する影響が大
きくなるので、信頼性が低下するという問題もあった。
きくなるので、信頼性が低下するという問題もあった。
そこで、チップ上で故障が発生しても、故障修復時間を
できるだけ短くするように、故障したチップの交換をし
なくても容易に修復可能な回路構成が望まれている。
できるだけ短くするように、故障したチップの交換をし
なくても容易に修復可能な回路構成が望まれている。
本発明の集積回路は、同一の機能動作を行う複数の機能
ブロックと、上記複数の機能ブロックと同数の選択回路
と、上記選択回路を制御する複数の選択制御手段とを含
む。上記機能ブロックと上記選択回路は順次に従属接続
される。
ブロックと、上記複数の機能ブロックと同数の選択回路
と、上記選択回路を制御する複数の選択制御手段とを含
む。上記機能ブロックと上記選択回路は順次に従属接続
される。
上記選択制御手段は相互にシフトパスで接続された一連
のシフトレジスタで構成される。
のシフトレジスタで構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の集積回路の一実施例を示すブロック
図である。図において、１０ 、１１，３０゜３１は選
択回路、２０，２１，４０．４１は機能ブロック、１０
０ 、１０１は前ステージからの信号線、１０２、１０
３ 、３００ 、３０１は選択回路から機能ブロックへ
の出力線、２００ 、２０１ 、４００ 、４０１は機
能ブロックからの出力線、Ｒ１１，Ｒ２は選択回路制御
フリップフロップ、ＳＦＩ、ＳＦ２．８Ｆｓはフリップ
フロップの出力線、ＳＬＩ、ＳＬ２は選択線を示す。
図である。図において、１０ 、１１，３０゜３１は選
択回路、２０，２１，４０．４１は機能ブロック、１０
０ 、１０１は前ステージからの信号線、１０２、１０
３ 、３００ 、３０１は選択回路から機能ブロックへ
の出力線、２００ 、２０１ 、４００ 、４０１は機
能ブロックからの出力線、Ｒ１１，Ｒ２は選択回路制御
フリップフロップ、ＳＦＩ、ＳＦ２．８Ｆｓはフリップ
フロップの出力線、ＳＬＩ、ＳＬ２は選択線を示す。
機能ブロック２０ 、２１ 、４０ 、４１のうち、２
０と２１、 ４Ｇと４１は同一機能を有するように構成
されている。選択回路１０は前ステージからの信号線１
００ 、１０１を切換える第１の選択回路であって、そ
の出力線１０２は機能ブロック２０へ接続される。選択
回路１１は、選択回路１０と同様に前ステージからの信
号線１００，１０１を切換える第２の選択回路で、その
出力線１０３は機能ブロック２１に接続されている。機
能ブロック２０．２１からの出力線２００および２０１
はそれぞれ選択回路３０と３１に共通に接続されてＡる
０選択回路３゜は、機能ブロック２ｏおよび２１の出力
線２００と２０１とを切換える第３の選択回路であシ、
その出力線３００は機能ブロック４０に接続されている
。
０と２１、 ４Ｇと４１は同一機能を有するように構成
されている。選択回路１０は前ステージからの信号線１
００ 、１０１を切換える第１の選択回路であって、そ
の出力線１０２は機能ブロック２０へ接続される。選択
回路１１は、選択回路１０と同様に前ステージからの信
号線１００，１０１を切換える第２の選択回路で、その
出力線１０３は機能ブロック２１に接続されている。機
能ブロック２０．２１からの出力線２００および２０１
はそれぞれ選択回路３０と３１に共通に接続されてＡる
０選択回路３゜は、機能ブロック２ｏおよび２１の出力
線２００と２０１とを切換える第３の選択回路であシ、
その出力線３００は機能ブロック４０に接続されている
。
選択回路３１は、選択回路３０と同様、機能ブロック２
０および２１の出力線２００と２０１とを切換える第４
の選択回路であシ、その出力線３０１は機能ブロック４
１に接続されている。機能ブロック４０および４１の出
力線４００および４０１は、上記と同様な構成の次ステ
ージの回路への入力信号を与える。
０および２１の出力線２００と２０１とを切換える第４
の選択回路であシ、その出力線３０１は機能ブロック４
１に接続されている。機能ブロック４０および４１の出
力線４００および４０１は、上記と同様な構成の次ステ
ージの回路への入力信号を与える。
上記第１の選択回路】Ｏは、フリップフロップＲ１の内
容によシ選択線ＳＬｔを通して制御され、信号線１００
か１０１のいずれかが選択される。
容によシ選択線ＳＬｔを通して制御され、信号線１００
か１０１のいずれかが選択される。
上記第２の選択回路１１も、選択回路１０と同様に、フ
リップフロップＲ１の内容によシ選択線ＳＬｔを介して
制御され、信号線１００か１０１のいずれかが選択され
る。
リップフロップＲ１の内容によシ選択線ＳＬｔを介して
制御され、信号線１００か１０１のいずれかが選択され
る。
ま念、第３の選択回路３０はフリップフロップＲ２の内
容によシ、選が線ＳＬ２を通して機能ブロック２０およ
び２１の出力線２００か２０１のいずれかが選択される
。第４の選択回路３１も選択回路３０と同様に、フリッ
プフロップＲ２の内容によシ機能ブロック２０および２
１の出力線２００か２０１のいずれかが選択される。
容によシ、選が線ＳＬ２を通して機能ブロック２０およ
び２１の出力線２００か２０１のいずれかが選択される
。第４の選択回路３１も選択回路３０と同様に、フリッ
プフロップＲ２の内容によシ機能ブロック２０および２
１の出力線２００か２０１のいずれかが選択される。
信号線ＳＦ１は、シフトバスとしてフリップフロップＲ
１に接続され、その出力線ＳＦｚはフリップ７０ツブＲ
２に接続され、さらにフリップフロップＲ２の出力線Ｓ
Ｆ３は次ステージのフリップフロップに接続される。す
なわち、上記フリップフロップＲ１，Ｒ２，・・・・・
・は１つのシフトレジスタを構成している。したがって
、外部からシフトハルスを介して一連のシフトレジスタ
に順次データを挿入することによシ、上記選択回路ｉｏ
と１１および上記選択回路３０と３１の切換えを任意に
設定できる。
１に接続され、その出力線ＳＦｚはフリップ７０ツブＲ
２に接続され、さらにフリップフロップＲ２の出力線Ｓ
Ｆ３は次ステージのフリップフロップに接続される。す
なわち、上記フリップフロップＲ１，Ｒ２，・・・・・
・は１つのシフトレジスタを構成している。したがって
、外部からシフトハルスを介して一連のシフトレジスタ
に順次データを挿入することによシ、上記選択回路ｉｏ
と１１および上記選択回路３０と３１の切換えを任意に
設定できる。
例えば、選択回路１０および１１は、フリップフロップ
Ｒ１が“０”すなわち選択線ＳＬＩがＯ＃のとき信号線
１００を選択し、フリップフロップＲ１が１１”すなわ
ち選択線ＳＬ１が“ｌ ＃のとき信号線１０１を選択す
るとする。
Ｒ１が“０”すなわち選択線ＳＬＩがＯ＃のとき信号線
１００を選択し、フリップフロップＲ１が１１”すなわ
ち選択線ＳＬ１が“ｌ ＃のとき信号線１０１を選択す
るとする。
同様に、選択回路３０および３１は、フリップフロップ
Ｒ２が“Ｏ”すなわち選択線ＳＬ２が“０＃のとき機能
ブロック２０の出力線２００を選択し、”１″のとき機
能ブロック２１の出力線２０１を選択するものとする。
Ｒ２が“Ｏ”すなわち選択線ＳＬ２が“０＃のとき機能
ブロック２０の出力線２００を選択し、”１″のとき機
能ブロック２１の出力線２０１を選択するものとする。
このような集積回路において、正常時にはフリップフロ
ップＲｘｂよびＲ２に予めシフトパスを介して値”００
＃をシフトインしておく。つまシ、その状態では、選択
回路１０と機能ブロック２０との対と、選？回路３０と
機能ブロック４０との対が使用されるものとする。
ップＲｘｂよびＲ２に予めシフトパスを介して値”００
＃をシフトインしておく。つまシ、その状態では、選択
回路１０と機能ブロック２０との対と、選？回路３０と
機能ブロック４０との対が使用されるものとする。
この場合に、選択回路１０または機能ブロック２０に何
かの欠陥が生じて回路の正常性が失なわれ次場合、選択
回路３０および３１に対する選択制御用フリップフロッ
プＲ２の内容を１１”に再設定することによシ、正常な
回路の対である選択回路１１および機能ブロック２１の
対に対するパスが有効化され、集積回路として正常に機
能するようになる。つまシ、シフトレジスタに対する入
力データを“００”から”０１’に変更するだけで何ら
回路の変更をすることなく正常な機能を復帰させること
ができる。
かの欠陥が生じて回路の正常性が失なわれ次場合、選択
回路３０および３１に対する選択制御用フリップフロッ
プＲ２の内容を１１”に再設定することによシ、正常な
回路の対である選択回路１１および機能ブロック２１の
対に対するパスが有効化され、集積回路として正常に機
能するようになる。つまシ、シフトレジスタに対する入
力データを“００”から”０１’に変更するだけで何ら
回路の変更をすることなく正常な機能を復帰させること
ができる。
次に、第２図は、上記第１図に示し次回路を従属接続し
てさらに大きな回路を構成した集積回路の一実施例を示
す。図において、１１Ｏと１２０．１３０と１４０．１
５０と１６０，１７０と１８０は機能ブロックであシ、
それぞれ同一機能を有するもの、５ＥＬＩ乃至ＳｇＬ８
Ｆｉ選択回路、Ｆ’ｌ乃至Ｆ４はそれぞれ８ＥＬ１と２
乃至８ＥＬ７と８の各２つずつの選択回路の制御用フリ
ップフロップであって全体がシフトパスで接続されて１
つのシフトレジスタを構成しているものを示す。
てさらに大きな回路を構成した集積回路の一実施例を示
す。図において、１１Ｏと１２０．１３０と１４０．１
５０と１６０，１７０と１８０は機能ブロックであシ、
それぞれ同一機能を有するもの、５ＥＬＩ乃至ＳｇＬ８
Ｆｉ選択回路、Ｆ’ｌ乃至Ｆ４はそれぞれ８ＥＬ１と２
乃至８ＥＬ７と８の各２つずつの選択回路の制御用フリ
ップフロップであって全体がシフトパスで接続されて１
つのシフトレジスタを構成しているものを示す。
上記回路において、例えば、選択回路８ＦｌｆＬ３と機
能ブロック１３０の対、および選択回路５ＥＬ５！：機
ａブロック１５００対の両方に欠陥が生じ次場合、フリ
ップフロップＦ３およびＦ４へのシフトデータを変更す
るだけで選択回路５ＢＬ４と機能ブロック１４０および
選択回路８ＥＬ６と機能ブロック１６０のパスが有効化
されて全く正常な集積回路として動作させることができ
る。
能ブロック１３０の対、および選択回路５ＥＬ５！：機
ａブロック１５００対の両方に欠陥が生じ次場合、フリ
ップフロップＦ３およびＦ４へのシフトデータを変更す
るだけで選択回路５ＢＬ４と機能ブロック１４０および
選択回路８ＥＬ６と機能ブロック１６０のパスが有効化
されて全く正常な集積回路として動作させることができ
る。
以上のように、同一の機能を有する２つの機能ブロック
および選択回路の対の両方に欠陥が生じた場合を除けば
、欠陥の発生に対し容易に修復が可能となる。
および選択回路の対の両方に欠陥が生じた場合を除けば
、欠陥の発生に対し容易に修復が可能となる。
ま几、上記の機能ブロックをできるだけ小さなブロック
に分割すればするほど、二重構成にし北機能ブロックお
よび選択回路の対の両方に欠陥が生じる確率が小さくな
るので、集積回路の信頼性は向上する。
に分割すればするほど、二重構成にし北機能ブロックお
よび選択回路の対の両方に欠陥が生じる確率が小さくな
るので、集積回路の信頼性は向上する。
さらに、選択制御用にシフトレジスタを使用することで
、入力ピンの不足するような集積回路でも有効である。
、入力ピンの不足するような集積回路でも有効である。
なお、上記の実施例では、同一機能を有する機能ブロッ
クにデータを供給する２つの選択回路を制御するフリッ
プフロップは共通であるが、各々の選択回路毎に制御用
フリップフロップを備えるようにすることもできる。
クにデータを供給する２つの選択回路を制御するフリッ
プフロップは共通であるが、各々の選択回路毎に制御用
フリップフロップを備えるようにすることもできる。
以上説明しｔよりに、本発明は、機能ブロックと選択回
路との対が多重化されているので、機能ブロックと選が
回路との対に欠陥が生じても、選？回路への選択制御信
号を変えるのみで容易に修復が可能であシ、集積回路の
歩留）、信頼性、保守性が著るしく向上する。まｔ１選
近側御手段を一連のシフトレジスタで構成することによ
り、入力ビンの低減がはかられ、信頼性が一層向上する
。
路との対が多重化されているので、機能ブロックと選が
回路との対に欠陥が生じても、選？回路への選択制御信
号を変えるのみで容易に修復が可能であシ、集積回路の
歩留）、信頼性、保守性が著るしく向上する。まｔ１選
近側御手段を一連のシフトレジスタで構成することによ
り、入力ビンの低減がはかられ、信頼性が一層向上する
。
第１図は本発明による集積回路の一実施例の７’ｏツク
図、第２図は第１図のブロックを従属接続して大規模集
積回路とし九実施例のブロック図である。 ２０．２１，４０，４１．１１０，１２０，１３０，１
４０，１５０，１６０゜１７０．１８０・・・機能ブロ
ック １０．１１，３０，３１． ＳｇＬｔ〜８・・・選択回
路Ｒｔ、Ｒ２，Ｆｌ、Ｆ２．Ｆ３．Ｆ４・・・選駅制御
手段才１図 才２図 フこの テージ′へ
図、第２図は第１図のブロックを従属接続して大規模集
積回路とし九実施例のブロック図である。 ２０．２１，４０，４１．１１０，１２０，１３０，１
４０，１５０，１６０゜１７０．１８０・・・機能ブロ
ック １０．１１，３０，３１． ＳｇＬｔ〜８・・・選択回
路Ｒｔ、Ｒ２，Ｆｌ、Ｆ２．Ｆ３．Ｆ４・・・選駅制御
手段才１図 才２図 フこの テージ′へ
Claims (1)
- 同一の機能動作を行う複数の機能ブロックと、上記複数
の機能ブロックと同数の選択回路と、上記選択回路を制
御する複数の選択制御手段とを含み、上記機能ブロック
と上記選択回路は順次に従属接続され、上記選択制御手
段は一連のシフトレジスタで構成されることを特徴とす
る集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059047A JPS61217836A (ja) | 1985-03-22 | 1985-03-22 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059047A JPS61217836A (ja) | 1985-03-22 | 1985-03-22 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61217836A true JPS61217836A (ja) | 1986-09-27 |
Family
ID=13102009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60059047A Pending JPS61217836A (ja) | 1985-03-22 | 1985-03-22 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61217836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01101652A (ja) * | 1987-09-22 | 1989-04-19 | Siemens Ag | Ｖｌｓｉシステムの構成を確立するための方法および装置 |
-
1985
- 1985-03-22 JP JP60059047A patent/JPS61217836A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01101652A (ja) * | 1987-09-22 | 1989-04-19 | Siemens Ag | Ｖｌｓｉシステムの構成を確立するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0008380B1 (en) | Electronic circuit assembly for testing module interconnections | |
| WO1987000292A1 (en) | On chip test system for configurable gate arrays | |
| US4802163A (en) | Test-facilitating circuit and testing method | |
| JP2000275303A (ja) | バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置 | |
| EP0398816B1 (en) | Testing method, testing circuit and semiconductor integrated circuit having testing circuit | |
| US5392297A (en) | Method for automatic isolation of functional blocks within integrated circuits | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| US4434474A (en) | Single pin time-sharing for serially inputting and outputting data from state machine register apparatus | |
| JPH071493B2 (ja) | テスト補助回路 | |
| US5378934A (en) | Circuit having a master-and-slave and a by-pass | |
| US6640324B1 (en) | Boundary scan chain routing | |
| US4205301A (en) | Error detecting system for integrated circuit | |
| JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
| JPS61217836A (ja) | 集積回路 | |
| US5726998A (en) | Partial scan path test of a semiconductor logic circuit | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
| JPS593561A (ja) | デ−タ処理システム | |
| JPS61135137A (ja) | 集積回路 | |
| JP2751382B2 (ja) | シフトパス制御システム | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| JPS63308583A (ja) | 境界走査試験装置 | |
| WO1990013043A1 (en) | Method for automatic isolation of functional blocks within integrated circuits | |
| JPH07294604A (ja) | Ｌｓｉテスト回路 | |
| JPS61225834A (ja) | 集積回路 |