JPS6367337B2 - - Google Patents

Info

Publication number
JPS6367337B2
JPS6367337B2 JP58065181A JP6518183A JPS6367337B2 JP S6367337 B2 JPS6367337 B2 JP S6367337B2 JP 58065181 A JP58065181 A JP 58065181A JP 6518183 A JP6518183 A JP 6518183A JP S6367337 B2 JPS6367337 B2 JP S6367337B2
Authority
JP
Japan
Prior art keywords
lead
solder
semiconductor chip
lead frame
solder clad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58065181A
Other languages
English (en)
Other versions
JPS59191360A (ja
Inventor
Iwami Abiko
Toyohiko Nakamura
Norio Okutsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Priority to JP58065181A priority Critical patent/JPS59191360A/ja
Publication of JPS59191360A publication Critical patent/JPS59191360A/ja
Publication of JPS6367337B2 publication Critical patent/JPS6367337B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/481Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 半導体装置用リードフレームに関するものであ
る。
連結部から複数本のリードを導出させたリード
フレームを用いて半導体装置を組立てるには一般
的には半導体チツプの少くとも片面を所定のリー
ドに固着するか、又は半導体チツプを当該リード
と他のリードとの間に介挿固着した後、樹脂モー
ルドし、連結部を切り取るという方法によつてい
る。しかして、その固着方法としては、たとえば
第1図aに示すように半導体チツプ3の片面又は
両面にあらかじめソルダー層4を固着しておき、
当該ソルダー層4を介してリード1,2に溶着す
る方法がある。この方法はソルダーの溶融時に生
ずる表面張力によりソルダー4の表面が凸状とな
り、リード1,2は銅製であつて何等かのウエイ
トを付加しない限りスプリンク効果の範囲が狭い
ため、接触が不安定となり、不良品の発生原因と
なる。第1図bに示す例は、半導体チツプ3をソ
ルダーシート5,6を介してリード1,2に溶着
するものであるが、この方法は部品数が多いた
め、それだけ組立工数が多く、生産効率が悪い。
第1図cに示すように半導体チツプ3の両面にソ
ルダークリーム7を塗布し、当該ソルダークリー
ム7を介してリード1,2に溶着する方法はソル
ダークリーム7の塗布量のコントロールがなかな
かむずかしく、塗布量が少ないと固着が不安定と
なり、塗布量が多いと半導体チツプ3の側面でソ
ルダーシヨートが発生する。
本発明は半導体装置の従来の組立方法に存する
上述のような問題点を解決するためになされたも
のである。
本発明を第2図a〜第4図bに示す実施例に従
つて説明する。
第2図aにおいて銅条などの導電性金属条8の
上方の長手方向に亘つて、金属条8中に入り込む
ようにソルダークラツド9が形成される。本発明
者の実験例においては金属条8として厚さ0.5mm
の銅条を用い、当該銅条に厚さ0.1〜0.2mmのSn―
Pb系のソルダークラツド9を形成した。このよ
うにして得られたリードフレーム素材を加工して
リードフレームを製作する。10は連結部、11
は半導体チツプが載置されるリード部、12,1
3は他のリード部である。第3図aには当該リー
ドフレームが抜き出して描かれている。第3図a
から明らかなごとく、このリードフレームの、半
導体チツプが載置されるリード部11には上方横
方向に亘つて、たとえば巾1.5mmのソルダークラ
ツド部9が形成されており、又リード部12′,
13′の上方部にもソルダークラツド9′が位置す
るように加工される。リード部12′,13′の先
端部をプレス加工等により裏返し部Rで内側へ裏
返すことによつてリード部12′,13′のソルダ
ークラツド部9′,9′がリード部11のソルダー
クラツド部9と接触するように諸元が設定され
る。さらに、リード12′,13′のソルダークラ
ツド部9′,9′の中央部が突出するように加工し
ておけば、リード部12′,13′のスプリング効
果によつて、後述するように、リード部11のソ
ルダークラツド部9とリード部12′,13′のソ
ルダークラツド部9′,9′との間に挿入される半
導体チツプを良好な接触状態で仮固定することが
できる。
第3図aはトランジスタ、サイリスタ等用の、
又第3図bはダイオード用のリードフレームとし
て使用される。第3図aに示すリードフレームを
用いて半導体装置を組立てるには第4図a,bに
示すごとくリード部12′,13′の上方部を裏返
し部R,Rで内側方向へ裏返すことによつて、当
該リード部12′,13′のソルダークラツド部
9′,9′をリード部11のソルダークラツド部9
に接触させる。この状態で上記ソルダークラツド
部間に半導体チツプ14を挿入することによつ
て、リード部12′,13′のソルダークラツド部
9,9′に形成された突起91′の働きにより、半
導体チツプ14はリード部11と12′,13′の
スプリング効果によつて安定に仮固定される。し
かる後、加熱することによつて半導体チツプ14
はソルダークラツド9,9′,9′のソルダーによ
つて固着される。第3図bに示すリードフレーム
を使用する場合も上述したと同様の理により半導
体装置を組立てることができる。
本発明によれば、リードフレーム素材の金属条
の長手方向に連続してソルダークラツド部9を形
成し、当該ソルダークラツド部9が半導体チツプ
14の載置されるリード部11に位置するように
リードフレームが加工されるので、半導体チツプ
14に予めソルダーを着けておく必要がないの
で、従来方式におけるごとく、溶着時にソルダー
の表面が凸状となることによる接触不安定は生ず
ることがなく、又ソルダーシートを半導体チツプ
とリード部との間に介在させる必要もなく、半導
体チツプをソルダークラツド間に安定に仮固定し
た後、ソルダークラツドのソルダーにより良好な
接触状態で半導体チツプをリード部間に介挿固着
できるので、半導体装置の組立に存する上述した
ごとき従来方式の問題点をほとんど解消できる。
【図面の簡単な説明】
第1図a〜cは半導体チツプとリード部との従
来の固結方法を示す、それぞれ平面図、第2図a
〜第4図bは本発明の実施例を示し、第2図aは
リードフレーム素材からリードフレームを製造す
る過程を示す正面図、第2図bは第2図aのA―
A線断面図、第3図aおよびbは本発明にかゝる
リードフレームを示す、それぞれ正面図、第4図
aは第3図aに示すリードフレームを使用して半
導体装置を組立てる例を示す正面図、第4図bは
第4図aの側面図である。 8…導電性金属条、9…ソルダークラツド部、
9′…ソルダークラツド部、11…半導体チツプ
が載置されるリード部、12,13,12′,1
3′…他のリード部、14…半導体チツプ。

Claims (1)

    【特許請求の範囲】
  1. 1 長手方向に連続的に、所定巾のソルダークラ
    ツド部を形成した導電性金属条から得られる、半
    導体チツプが載置される一方のリード部と当該一
    方のリード部に対向する他のリード部とからな
    り、上記他のリード部は中途で裏返されて、当該
    他のリード部のソルダークラツド部が上記一方の
    リードのソルダークラツド部に対向するように構
    成され、上記ソルダークラツド部間に半導体チツ
    プを仮固定するようにしたことからなる半導体装
    置用リードフレーム。
JP58065181A 1983-04-15 1983-04-15 半導体装置用リードフレーム Granted JPS59191360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58065181A JPS59191360A (ja) 1983-04-15 1983-04-15 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58065181A JPS59191360A (ja) 1983-04-15 1983-04-15 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPS59191360A JPS59191360A (ja) 1984-10-30
JPS6367337B2 true JPS6367337B2 (ja) 1988-12-26

Family

ID=13279481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58065181A Granted JPS59191360A (ja) 1983-04-15 1983-04-15 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPS59191360A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206247A (ja) * 1985-03-11 1986-09-12 Toshiba Corp 半導体装置用リ−ドフレ−ム
DE10258035A1 (de) * 2002-12-12 2004-06-24 Robert Bosch Gmbh Einphasiges Stromrichtermodul
CN103023001A (zh) * 2011-09-28 2013-04-03 江苏锦丰电子有限公司 浪涌保护器用条带

Also Published As

Publication number Publication date
JPS59191360A (ja) 1984-10-30

Similar Documents

Publication Publication Date Title
US5015206A (en) Solder terminal
JPS6367337B2 (ja)
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JPS63102326A (ja) クラツド材
JPH0219971Y2 (ja)
JP2648385B2 (ja) 半導体装置の製造方法
DE19531970A1 (de) Verfahren zur Herstellung einer Verbindung zwischen zumindest zwei elektrischen Leitern, von denen einer auf einem Trägersubstrat angeordnet ist
JPH0465545B2 (ja)
JP2586352B2 (ja) 半導体装置用リード切断装置
JP3352471B2 (ja) フィルムキャリア
JPH024999B2 (ja)
JPH0419804Y2 (ja)
JPH0321096B2 (ja)
JPS5916358A (ja) 混成集積回路の製造方法
JPH0358538B2 (ja)
JP3447393B2 (ja) 半導体装置の構造及びその製造方法
JPH08139249A (ja) 半導体装置の製造方法及びその製造方法に使用するリードフレーム
JPH04336437A (ja) 半導体装置
JPS59168695A (ja) リ−ド線付電子部品の製造方法
JPS6142160A (ja) リ−ド・フレ−ム
JPH0724172B2 (ja) 接 点
JPH0335784B2 (ja)
JPH0696912A (ja) チップ型可変抵抗器の製造方法
JPH025523B2 (ja)
JPS6158997B2 (ja)