JPH0358538B2 - - Google Patents
Info
- Publication number
- JPH0358538B2 JPH0358538B2 JP60020322A JP2032285A JPH0358538B2 JP H0358538 B2 JPH0358538 B2 JP H0358538B2 JP 60020322 A JP60020322 A JP 60020322A JP 2032285 A JP2032285 A JP 2032285A JP H0358538 B2 JPH0358538 B2 JP H0358538B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- wiring
- film carrier
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001154 acute effect Effects 0.000 claims 1
- 238000005520 cutting process Methods 0.000 description 12
- 238000005304 joining Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子を搭載したフイルムキヤリ
ヤ方式のリードの接続方法に関するものである。
ヤ方式のリードの接続方法に関するものである。
従来の技術
近年、薄型、小型に半導体素子を実装するため
にフイルムキヤリヤ方式の導入が進められつつあ
る。このフイルムキヤリヤ方式は、厚さ100〜
152μｍのポリイミド、ポリエステル、ガラス入
りエポキシ等のフイルムテープに、半導体素子を
配設するための開孔部を形成し、更に前記フイル
ムテープ上を含め開孔部にも突出した形状で配線
リードを形成、前記開孔部に突出した配線リード
と半導体素子の電極とを所定の方法で接合せしめ
半導体素子を搭載するものである。次に前記半導
体素子の電極に接合され延在した配線リードを回
路基板の配線体に接続しなければならない。この
技術について第３図を用いて説明する。フイルム
キヤリヤテープ３の開孔部に突出した配線リード
に半導体素子４が接続されている。前記フイルム
キヤリヤテープ３を所定の寸法に切断するため切
断治具１０，１０ａ上に配置される。切断治具は
刃を有する凸型とこれを受け入れる凹型よりなつ
ており第２図ａにおいては、破線１１で切断せん
とするものである。前記切断治具１０，１０ａを
かみ合せ、前記フイルムキヤリヤテープ３より、
所定の寸法に切断する（第２図ｂ）。次に、回路
配線１２を有る回路基板１３上に、前記切断した
半導体素子４の配線リード３ａを置く。この時、
回路基板１３上の回路配線１２と前記半導体素子
の配線リード３ａとは互いに位置合せされるもの
である。加熱ヒータ１４を有するツール１５によ
り、前記配線リード３ａを押下げ１６し加圧、加
熱する（第２図ｃ）。前記配線リード３ａがSn、
Au、半田等のメツキ処理が施こされ、回路配線
１２が半田、Au、Sn等を有するならば、各々の
組合せによつて、例えば、半田−半田、Au−
Sn、Sn−半田等の融着や合金化で第２図ｄの如
く回路基板１３上に半導体素子４を載置するもの
である。すなわち従来の方法は、フイルムキヤリ
ヤ方式で半導体素子を回路基板に搭載するために
フイルムキヤリヤテープから切断する工程、切断
した半導体素子を搬送し、回路基板上の回路配線
と位置合せする工程、配線リードを前記回路配線
に接合する工程とからなつている。
にフイルムキヤリヤ方式の導入が進められつつあ
る。このフイルムキヤリヤ方式は、厚さ100〜
152μｍのポリイミド、ポリエステル、ガラス入
りエポキシ等のフイルムテープに、半導体素子を
配設するための開孔部を形成し、更に前記フイル
ムテープ上を含め開孔部にも突出した形状で配線
リードを形成、前記開孔部に突出した配線リード
と半導体素子の電極とを所定の方法で接合せしめ
半導体素子を搭載するものである。次に前記半導
体素子の電極に接合され延在した配線リードを回
路基板の配線体に接続しなければならない。この
技術について第３図を用いて説明する。フイルム
キヤリヤテープ３の開孔部に突出した配線リード
に半導体素子４が接続されている。前記フイルム
キヤリヤテープ３を所定の寸法に切断するため切
断治具１０，１０ａ上に配置される。切断治具は
刃を有する凸型とこれを受け入れる凹型よりなつ
ており第２図ａにおいては、破線１１で切断せん
とするものである。前記切断治具１０，１０ａを
かみ合せ、前記フイルムキヤリヤテープ３より、
所定の寸法に切断する（第２図ｂ）。次に、回路
配線１２を有る回路基板１３上に、前記切断した
半導体素子４の配線リード３ａを置く。この時、
回路基板１３上の回路配線１２と前記半導体素子
の配線リード３ａとは互いに位置合せされるもの
である。加熱ヒータ１４を有するツール１５によ
り、前記配線リード３ａを押下げ１６し加圧、加
熱する（第２図ｃ）。前記配線リード３ａがSn、
Au、半田等のメツキ処理が施こされ、回路配線
１２が半田、Au、Sn等を有するならば、各々の
組合せによつて、例えば、半田−半田、Au−
Sn、Sn−半田等の融着や合金化で第２図ｄの如
く回路基板１３上に半導体素子４を載置するもの
である。すなわち従来の方法は、フイルムキヤリ
ヤ方式で半導体素子を回路基板に搭載するために
フイルムキヤリヤテープから切断する工程、切断
した半導体素子を搬送し、回路基板上の回路配線
と位置合せする工程、配線リードを前記回路配線
に接合する工程とからなつている。
発明が解決しようとする問題点
このような従来の方法では、配線リードを切断
した後搬送し、位置合せするために、配線リード
の折曲りが発生し、回路配線との接合が不完全と
なり、電気的不良を発生していた。また、フイル
ムリードを切断するための切断治具や、加圧、加
熱するためのツール等を必要とし、製造コストを
高くするものであつた。
した後搬送し、位置合せするために、配線リード
の折曲りが発生し、回路配線との接合が不完全と
なり、電気的不良を発生していた。また、フイル
ムリードを切断するための切断治具や、加圧、加
熱するためのツール等を必要とし、製造コストを
高くするものであつた。
問題点を解決するための手段
本発明は上記問題点を解決するため、配線リー
ドを回路基板の回路配線に接合するとともに、フ
イルムキヤリヤテープからの配線リードの切断を
同時に行なわしめるために加圧、加熱するツール
の先端に突起を形成するものである。
ドを回路基板の回路配線に接合するとともに、フ
イルムキヤリヤテープからの配線リードの切断を
同時に行なわしめるために加圧、加熱するツール
の先端に突起を形成するものである。
作 用
本発明の構成であれば、ツールが加圧、加熱し
たと同時に、ツールの突起が配線リードに喰い込
み、配線リードを切断する一方、配線リードと回
路配線の所定の接合を完成させるものである。
たと同時に、ツールの突起が配線リードに喰い込
み、配線リードを切断する一方、配線リードと回
路配線の所定の接合を完成させるものである。
実施例
第１図は本発明によるリード接続方法の一実施
例を示すものである。半導体素子４が搭載された
フイルムキヤリヤテープ３を回路基板１３上に置
き、接合すべき配線リードと回路配線とを位置合
せする。すなわち、フイルムキヤリヤテープの状
態で回路基板の回路配線との位置合せを行なうも
のである。一方加熱ヒータ２０を有し、先端に突
起２を有するツール１は、所定の接合位置に設置
されている（第１図ａ）。
例を示すものである。半導体素子４が搭載された
フイルムキヤリヤテープ３を回路基板１３上に置
き、接合すべき配線リードと回路配線とを位置合
せする。すなわち、フイルムキヤリヤテープの状
態で回路基板の回路配線との位置合せを行なうも
のである。一方加熱ヒータ２０を有し、先端に突
起２を有するツール１は、所定の接合位置に設置
されている（第１図ａ）。
次いで位置合せが終ればツール１を下降し、加
圧、加熱せしめる（第１図ｂ）。この動作により、
ツール１の突起２は、フイルムキヤリヤテープ３
の配線リードに喰込み、殆んど切断された状態
か、もしくは、前記配線リードの大部分までが切
断されているものである。またツール１により加
圧されている配線リード３ａは回路基板１３の回
路配線１２とツールの加熱により融着、合金化
し、接合が行なわれる。しかるのち、前記ツール
１を加圧したまま、フイルムキヤリヤテープを上
方に引き上げれば、半導体素子４を搭載した領域
と前記フイルムキヤリヤテープとは切断、分離さ
れ（第１図ｃ）、第１図ｄの状態を得るものであ
る。
圧、加熱せしめる（第１図ｂ）。この動作により、
ツール１の突起２は、フイルムキヤリヤテープ３
の配線リードに喰込み、殆んど切断された状態
か、もしくは、前記配線リードの大部分までが切
断されているものである。またツール１により加
圧されている配線リード３ａは回路基板１３の回
路配線１２とツールの加熱により融着、合金化
し、接合が行なわれる。しかるのち、前記ツール
１を加圧したまま、フイルムキヤリヤテープを上
方に引き上げれば、半導体素子４を搭載した領域
と前記フイルムキヤリヤテープとは切断、分離さ
れ（第１図ｃ）、第１図ｄの状態を得るものであ
る。
半導体素子４を搭載した領域の切断、分離は、
前述した如く、ツール１で加圧した状態で実施し
ても良いし、ツール１の加圧を取去つた後、実施
しても良いものである。
前述した如く、ツール１で加圧した状態で実施し
ても良いし、ツール１の加圧を取去つた後、実施
しても良いものである。
前記ツール１の突起２は、配線リード３ａの厚
さが例えば35μｍあれば、35μｍか、もしくは35μ
ｍ以下が望ましい。前記突起２は配線リード３ａ
以上の厚さであると、回路基板１３の回路配線リ
ード線１２を切断する可能性があるから、配線リ
ード３ａの厚さと同等もしくは、以下の厚さが良
い。
さが例えば35μｍあれば、35μｍか、もしくは35μ
ｍ以下が望ましい。前記突起２は配線リード３ａ
以上の厚さであると、回路基板１３の回路配線リ
ード線１２を切断する可能性があるから、配線リ
ード３ａの厚さと同等もしくは、以下の厚さが良
い。
また、ツールは第２図の如く、突起２を有する
部分２１と加熱ヒータの部分２２とが分離できる
構造でも良い。第３図の構成であれば、突起２が
摩耗した場合に容易に交換できるし、あるいは、
加熱ヒータの部分２２と突起２を有する部分２１
とが別々に摺動する機構を有し、先に加熱ヒータ
の部分２２で配線リードを押え回路基板に接合し
た後、突起２を有する部分２１を下降せしめ、前
記配線リードを切断しても良い。
部分２１と加熱ヒータの部分２２とが分離できる
構造でも良い。第３図の構成であれば、突起２が
摩耗した場合に容易に交換できるし、あるいは、
加熱ヒータの部分２２と突起２を有する部分２１
とが別々に摺動する機構を有し、先に加熱ヒータ
の部分２２で配線リードを押え回路基板に接合し
た後、突起２を有する部分２１を下降せしめ、前
記配線リードを切断しても良い。
発明の効果
以上説明した本発明のリード接続方法によれば
次のような効果を得ることができる。
次のような効果を得ることができる。
(1) 本発明方法では、配線リードの接合と切断を
同一工程で、同時に実施できる。したがつて、
従来の如く、切断治具が不要となり、設備コス
トが安くなる一方、工程処理時間も短縮される
から生産コストも安価になるものである。
同一工程で、同時に実施できる。したがつて、
従来の如く、切断治具が不要となり、設備コス
トが安くなる一方、工程処理時間も短縮される
から生産コストも安価になるものである。
(2) 従来は配線リードを切断した後、これを搬送
し、回路基板上に位置合せし、搭載していた。
本発明では、配線リードの切断と接合を同一工
程で同時に処理できるので、配線リードの曲り
や変形が全つたく発生しないために接合歩留り
が著しく向上するものである。
し、回路基板上に位置合せし、搭載していた。
本発明では、配線リードの切断と接合を同一工
程で同時に処理できるので、配線リードの曲り
や変形が全つたく発生しないために接合歩留り
が著しく向上するものである。
第１図は本発明のリード接続方法の一実施例を
説明するための断面図、第２図は本実施例方法に
用いるツールの他の実施例を示す断面図、第３図
は、従来のリード接続方法を説明するための断面
図である。 １……ツール、２……突起、３……フイルムキ
ヤリヤテープ、３ａ……配線リード、４……半導
体素子、１２……回路配線、１３……回路基板。
説明するための断面図、第２図は本実施例方法に
用いるツールの他の実施例を示す断面図、第３図
は、従来のリード接続方法を説明するための断面
図である。 １……ツール、２……突起、３……フイルムキ
ヤリヤテープ、３ａ……配線リード、４……半導
体素子、１２……回路配線、１３……回路基板。
Claims (1)
- 【特許請求の範囲】 １ フイルムキヤリヤ方式における半導体素子の
電極から延在したリードを配線基板の端子に接続
する方法であつて、半導体素子が搭載されたフイ
ルムキヤリヤテープのリードと配線基板の端子と
を位置合せする工程と、前記リードを所定の寸法
に切断する領域において、前記リードを接続する
ために加圧する領域よりも突出しており鋭角で、
少なくとも前記リードの厚みとほぼ同じ高さの突
起を有する治具で接続する前記リードと配線基板
の端子とを加圧、加熱すると同時に、前記突起で
リードに切断面を形成する工程と、次いでフイル
ムキヤリヤテープを配線基板上から引離す工程と
からなることを特徴とするリード接続方法。 ２ 接続するリード領域を治具で加圧した状態
で、前記フイルムキヤリヤテープを配線基板上か
ら引離すことを特徴とする特許請求の範囲第１項
記載のリード接続方法。 ３ 接続するリード領域を治具で加圧、加熱し、
前記リード領域から治具を取去つた後、フイルム
キヤリヤテープを配線基板上から引離すことを特
徴とする特許請求の範囲第１項記載のリード接続
方法。 ４ 突起を有する治具が、前記接続するリードを
加圧、加熱する領域とリードに切断面を形成する
突起とが分離できる構造を有する特許請求の範囲
第１項記載のリード接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60020322A JPS61180443A (ja) | 1985-02-05 | 1985-02-05 | リ−ド接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60020322A JPS61180443A (ja) | 1985-02-05 | 1985-02-05 | リ−ド接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61180443A JPS61180443A (ja) | 1986-08-13 |
| JPH0358538B2 true JPH0358538B2 (ja) | 1991-09-05 |
Family
ID=12023891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60020322A Granted JPS61180443A (ja) | 1985-02-05 | 1985-02-05 | リ−ド接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61180443A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222316A (ja) * | 2011-04-14 | 2012-11-12 | Apollo Giken:Kk | 熱圧着用ヒーターチップ、及び、熱圧着方法 |
-
1985
- 1985-02-05 JP JP60020322A patent/JPS61180443A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61180443A (ja) | 1986-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4842662A (en) | Process for bonding integrated circuit components | |
| EP0265927B1 (en) | Wire stacked bonding method | |
| US3859718A (en) | Method and apparatus for the assembly of semiconductor devices | |
| JP2954110B2 (ja) | Ｃｓｐ型半導体装置及びその製造方法 | |
| JPH0746713B2 (ja) | 半導体搭載用基板 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2003110091A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0358538B2 (ja) | ||
| US6024274A (en) | Method for tape automated bonding to composite bumps | |
| JP3456576B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPS63185035A (ja) | 半導体装置 | |
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JP2658545B2 (ja) | 高強度ｔａｂ用テープキャリア | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JPS6115580B2 (ja) | ||
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JP2002190552A (ja) | 半導体装置の製造方法 | |
| JPS6234143B2 (ja) | ||
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JPH0141030B2 (ja) | ||
| JPH04154137A (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH0158863B2 (ja) | ||
| JPH10178147A (ja) | 半導体装置およびその製造方法 | |
| JPH05315531A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |