JPS6349848A - 複数プロセツサ構成装置 - Google Patents

複数プロセツサ構成装置

Info

Publication number
JPS6349848A
JPS6349848A JP61193318A JP19331886A JPS6349848A JP S6349848 A JPS6349848 A JP S6349848A JP 61193318 A JP61193318 A JP 61193318A JP 19331886 A JP19331886 A JP 19331886A JP S6349848 A JPS6349848 A JP S6349848A
Authority
JP
Japan
Prior art keywords
processor
main process
main
diagnostic
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193318A
Other languages
English (en)
Inventor
Toshihiro Matsumoto
松本 俊博
Hideo Terai
寺井 英夫
Mitsutoshi Nakao
光利 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61193318A priority Critical patent/JPS6349848A/ja
Publication of JPS6349848A publication Critical patent/JPS6349848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は装置単体で診断を行える複数プロセッサ構成装
置に関するものである。
従来の技術 近年マイクロプロセッサの機能の飛躍的向上および価格
の急激な低下に伴い、システム設計の分野においてシス
テムの複数のプロセッサで構成し、機能を各々のプロセ
ッサに分割させて処理の高速化を図る構成が採られるよ
うになった。このようなシステムでは新機能追加のため
の開発または既存の機能の実行状態の診断を行う際、複
数のプロセッサが同時に稼動するため単一プロセッサ構
成のシステムと比較すると内部状態はより複雑であり、
システム状態診断用機能および特定のプロセッサのプロ
セスの実行を制御する機能の重要性はより大きいものと
なる。
以下従来の複数プロセッサ構成装置の開発、診断時の処
理について説明する。第3図は従来例の複数プロセッサ
構成装置のブロック図である。27は装置全体を制御す
るメインプロセッサ、32はメインプロセッサ27から
制御されるサブプロセッサ群、28.33は各々メイン
プロセッサ27とサブプロセッサ32が装置として実現
すべき機能をプロセッサ毎に分割したものであるプロセ
スを実行する主プロセス実行手段、29は装置の状態を
変更もしくは読みだすコマンドをメインプロセッサ27
が実行するためのコマンド入力手段、30は入力された
コマンドをメインプロセッサ27が解釈、実行するため
のコマンド実行手段、31はコマンドの実行結果をメイ
ンプロセッサ27が表示するためのコマンド実行結果表
示手段、34はメインプロセッサ27とサブプロセッサ
32との間、サブプロセッサ32相互間で行われるプロ
セッサ間メツセージ交換手段である。この構成において
装置の状態を診断するためにはメインプロセッサ27に
診断用コマンドを入力し、これをコマンド入力手段29
で受は取り、コマンド実行手段30で解釈しこのコマン
ドをメツセージの形式に変換してプロセッサ間メツセー
ジ交換手段34を通じてサブプロセッサ32に送り、サ
ブプロセッサ32と主プロセス実行手段33にプロセス
の一部として実行させる。実行した結果をサブプロセッ
サ32の主プロセス実行手段33はプロセッサ間メツセ
ージ交換手段を通じてメインプロセッサ27上のコマン
ド実行結果表示手段31に送る。利用者はコマンド実行
結果表示手段31によって表示された結果をみてシステ
ムの状況を把握する。
発明が解決しようとする問題点 しかしながら単体で装置の診断が可能な従来の複数プロ
セッサ構成装置にはサブプロセッサ診断時に次のような
問題がある。まずメインプロセッサ27からの診断用コ
マンドをサブプロセッサ32が実行する場合はサブプロ
セッサ32上の主プロセス実行手段33によるものであ
るから、主プロセス実行手段33自体に障害がある場合
には診断用コマンドを正しく実行できない。またサブプ
ロセッサ32の状態が診断コマンドを実行している主プ
ロセス実行手段33により影響をうけ真に診断したい状
態が診断不可能な場合が存在する。また診断したい対象
がメインプロセ・ノサ27とサブプロセッサ32との間
の相互の通信に関する場合メインプロセッサ27上で診
断用のコマンド実行手段30と診断対象プロセスが同時
に実行しえないという問題もある。
本発明は上記問題点を考慮して単体で開発、診断を行え
る複数プロセッサ構成装置において前記の問題にあった
プロセッサ間の通信などのメインプロセッサの主プロセ
スの診断を可能にし各々のサブプロセッサの主プロセス
実行手段に障害がある場合にも当主プロセスの実行状態
についての診断を可能にするものである。
問題点を解決するための手段 上記問題点を解決するために、装置全体を制御するメイ
ンプロセッサと、前記メインプロセッサの制御下で装置
を構成しているサブプロセッサ群と、前記サブプロセッ
サが前記プロセスを実行する主プロセス実行手段と、前
記サブプロセッサの状態を調べる診断プロセス実行手段
と、装置の状態を監視、診断する診断プロセッサと、前
記診断プロセッサがコマンドを受付けるためのコマンド
入力手段と、前記コマンド入力手段により入力されたコ
マンドを診断プロセッサが解釈、実行するためのコマン
ド実行手段と、コマンド実行後得られた結果を表示する
コマンド実行結果表示手段と、前記診断プロセッサが特
定のサブプロセッサを選択し当該サブプロセッサが主プ
ロセスを実行するのか診断プロセスを実行するのかを切
り換えるプロセス切替手段と、主プロセスから診断プロ
セスへ切り替えたときに主プロセスの実行状態を退避す
る主プロセス状態退避手段と、診断プロセスから主プロ
セスへ切り替えたときに前記主プロセス状態退避手段を
用いて退避した主プロセスの実行状態を復帰する主プロ
セス状態復帰手段と、装置本来の機能を実現するために
前記メインプロセッサと前記サブプロセッサとの間、前
記サブプロセッサ相互間、もしくは診断プロセッサとサ
ブプロセッサとの間でメツセージの交換を行うプロセッ
サ間メツセージ交換手段を備えた構成とした。
作用 本発明は上記の構成によって、メインプロセッサと独立
して装置を診断する診断プロセッサを設けることでメイ
ンプロセッサの主プロセス実行手段に依存するプロセス
の診断を可能とし、かつサブプロセッサ上に既存の装置
の機能を実現する主プロセス実行手段に加えて、診断プ
ロセス実行手段と、診断プロセッサからサブプロセッサ
上の主プロセス実行と診断プロセス実行の切替を可能に
するプロセス切替手段と、主プロセスから診断プロセス
へ切り替えたときに主プロセスの状態を退避させる主プ
ロセス状態退避手段と再び主プロセスへ切り替える時に
以前の状態に復帰させる主プロセス状態復帰手段を設け
ることで、サブプロセッサの主プロセス実行手段に障害
がある場合にも当主プロセス実行手段に関する診断を可
能とする。
実施例 以下本発明の一実施例の複数プロセッサ構成装置につい
て図面を参照しながら説明する。
第1図において実施例の複数プロセッサ構成装置のブロ
ック図を示す。装置全体を制御するメインプロセッサ1
と、前記メインプロセッサ1の制御下で装置を構成して
いるサブプロセッサ3群と、前記サブプロセッサ3が前
記プロセスを実行する主プロセス実行手段4と、前記サ
ブプロセッサ3の状態を調べる診断プロセス実行手段6
と、装置の状態を監視、診断する診断プロセッサ8と、
前記診断プロセッサ8がコマンドを受付けるためのコマ
ンド入力手段9と、前記コマンド入力手段9により入力
されたコマンドを診断プロセッサ8が解釈、実行するた
めのコマンド実行手段10と、コマンド実行後得られた
結果を表示するコマンド実行結果表示手段11と、前記
診断プロセッサ8が特定のサブプロセッサ3を選択し当
該サブプロセッサ3が主プロセスを実行するのか診断プ
ロセスを実行するのかを切り換えるプロセス切替手段1
3と、主プロセスから診断プロセスへ切り替えたときに
主プロセス実行状態を退避する主プロセス状態退避手段
5と、診断プロセスから主プロセスへ切り替えたときに
前記主プロセス状態退避手段5を用いて退避した主プロ
セスの実行状態を復帰する主プロセス状態復帰手段7と
、装置本来の機能を実現するために前記メインプロセッ
サ1と前記サブプロセッサ3との間、前記サブプロセッ
サ相互3間、もしくは診断プロセッサ8とサブプロセッ
サ3との間でメツセージの交換を行うプロセッサ間メツ
セージ交換手段12から成っている。
第2図において実施例の複数プロセッサ構成装置のハー
ドウェア構成を示す。メインプロセッサ14はCPU 
(中央処理装置)15およびメインプロセッサ用メモリ
16より構成される。このメインプロセッサ用メモリ1
6には第1図主プロセス実行手段2がプログラムの形式
で格納されている。サブプロセッサ群17はCPU18
およびサブプロセッサ用メモリ19より構成される。こ
のサブプロセッサ用メモリ19には第1図主プロセス実
行手段4、主プロセス状態退避手段5、診断プロセス実
行手段6、主プロセス状態復帰手段7がプログラム形式
で格納されている。診断プロセッサ20はCP U21
および診断プロセッサ用メモリ22より構成される。
この診断プロセッサ用メモリ22には第1図コマンド入
力手段9、コマンド実行手段10、コマンド実行結果表
示手段11がプログラムの形式で格納されている。さら
に診断プロセッサには各サブプロセッサのCPU1Bに
対して割込を可能にする割込信号線23が設けられてい
る。各プロセッサ間の通信はメツセージの交換で行われ
共有メモリ24にメソセージを書込み、読みだすことで
実現している。
またコマンド入力機器としてキーボード25、コマンド
実行結果の出力機器としてCPU26が接続されている
実際の装置機能の診断は以下の手順で行なわれる。まず
キーボード25より入力されたコマンドをc P U2
1が診断プロセッサ内の第1図コマンド入力手段9を実
行して取りこみコマンド実行手段10を実行する。コマ
ンドの内容がプロセッサ間のメツセージ交換に関するも
のならば、CP U21が共有メモリ24上でメインプ
ロセッサ14とサブプロセッサ17、およびサブプロセ
ッサ17相互間のメソセージを単に読みだすことで容易
に実現できる。コマンドの内容がサブプロセッサ17の
主プロセス実行手段4を対象にする場合にはCPU21
は割込信号線23を通じて目的のサブプロセッサ17の
CPU18に割込をかける。割込をかけられたCPU1
8はサブプロセッサ用メモリ19に格納された第1図主
プロセス状態退避手段5を割込処理として実行し、退避
完了後第1図診断プロセス実行手段6を実行する。診断
プロセス実行中のサブプロセッサ17のCPU18は診
断プロセッサ20のCP U21と共有メモリ24上で
メツセージの交換を行う。このとき割込をかけた時点で
退避したサブプロセッサ17の主プロセスの状態を診断
プロセッサ20にメツセージとして送信することで診断
ブロセフサ20は任意の時点での主プロセスの状態を知
り表示することが可能となる。本実施例では診断プロセ
スの終了をメツセージの形式で実現している。即ち主プ
ロセスを復帰させたい場合には診断プロセス終了のコマ
ンドを入力する。診断プロセッサ20のCPU21はこ
れを解釈し診断プロセス終了のメツセージを共有メモリ
24を通じてサブプロセッサ17に送出する。
ザブプロセッサ17上の第1図診断プロセス実行手段6
を実行中のCPU18は診断プスセスを終了しサブプロ
セッサ用メモリ19に格納された第1図主プロセス状態
復帰手段7、主プロセス実行手段4を実行し初期の状態
に戻る。
以上の一連の手順で個別にサブプロセッサ17の状態が
診断可能となる。
また本実施例ではサブプロセッサ17上では第1図主プ
ロセス実行手段4をプログラムの形式で実現しているの
でプログラムの一命令毎にcpuisに割込をかける手
段を付加することでより詳細な診断が可能となる。さら
にメツサージ交換を共有メモリ24上で実現しているの
で同時に複数のサブプロセッサ17に割込をかけて診断
を行うことも可能となっている。
発明の効果 以上のように本発明は複数プロセッサ装置にお Jいて
、メインプロセッサと独立して装置を診断する診断プロ
セッサを設けることでメインプロセッサの主プロセス実
行手段を依存するプロセスの診断を可能とし、かつサブ
プロセッサ上に既存の装置の機能を実現する主プロセス
実行手段に加えて、診断プロセス実行手段と、診断プロ
セッサからサブプロセッサ上の主プロセス実行と診断プ
スセス実行の切替を可能にするプロセス切替手段と、主
プロセスから診断プロセスへ切り替えたときに主プロセ
スの状態を退避させる主プロセス状態退避手段と再び主
プロセスへ切り替える時に以前の状態に復帰させる主プ
ロセス状態復帰手段を設けることで、サブプロセッサの
主プロセス実行手段に障害がある場合にも当主プロセス
実行手段に関する診断を可能とする。さらに任意の時点
でのサブプロセッサ上での主プロセス実行状態を表示す
るためより詳細でかつ実時間の診断が可能となり複数プ
ロセッサ構成装置の開発の効率化が図れる。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は本発明
の実施例のハードウェア構成図、第3図は従来例のブロ
ック図である。 1・・・・・・メインプロセッサ、2・・・・・・主プ
ロセス実行手段(メインプロセッサ)、3・・団・サブ
プロセッサ、4・・・・・・主プロセス実行手段(サブ
プロセッサ)、5・・・・・・主プロセス状態退避手段
、6・・・・・・診断プロセス実行手段、7・・・・・
・主プロセス状態復帰手段、8・・・・・・診断プロセ
ッサ、9・旧・・コマンド入力手段、10・・・・・・
コマンド実行手段、11・・・・・・コマンド実行結果
表示手段、12・・・・・・プロセッサ間メツセージ交
換手段、13・・・・・・プロセス切替手段、14・旧
・・メインプロセッサ、15・・・・・・CPU (メ
インプロセッサ)、16・・・・・・メインプロセッサ
用メモリ、17・・・・・・サブプロセッサ、18・・
・・・・cpu <サブプロセッサ)、19・・・・・
・サブプロセッサ用メモリ、20・・・・・・診断プロ
セッサ、21・・・・・・CPU (診断プロセッサ)
、22・・・・・・診断プロセッサ用メモリ、23・・
・・・・割込信号線、24・・・・・・共有メモリ、2
5・・・・・・キーボード、26・・・・・・CRT。 代理人の氏名 弁理士 中尾敏男 はか1名WI1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 装置全体の機能を複数のプロセスに分割して、複数のプ
    ロセッサ上で実現する複数プロセッサ構成装置において
    、装置全体を制御するメインプロセッサと、前記メイン
    プロセッサの制御下で装置を構成しているサブプロセッ
    サ群と、前記サブプロセッサが前記プロセスを実行する
    主プロセス実行手段と、前記サブプロセッサの状態を調
    べる診断プロセス実行手段と、装置の状態を監視、診断
    する診断プロセッサと、前記診断プロセッサがコマンド
    を受付けるためのコマンド入力手段と、前記コマンド入
    力手段により入力されたコマンドを診断プロセッサが解
    釈、実行するためのコマンド実行手段と、コマンド実行
    後得られた結果を表示するコマンド実行結果表示手段と
    、前記診断プロセッサが特定のサブプロセッサを選択し
    当該サブプロセッサが主プロセスを実行するのか診断プ
    ロセスを実行するのかを切り換えるプロセス切替手段と
    、主プロセスから診断プロセスへ切り替えたときに主プ
    ロセスの実行状態を退避する主プロセス状態退避手段と
    、診断プロセスから主プロセスへ切り替えたときに前記
    主プロセス状態退避手段を用いて退避した主プロセスの
    実行状態を復帰する主プロセス状態復帰手段と、装置本
    来の機能を実現するために前記メインプロセッサと前記
    サブプロセッサとの間、前記サブプロセッサ相互間、も
    しくは診断プロセッサとサブプロセッサとの間でメッセ
    ージの交換を行うプロセッサ間メッセージ交換手段とを
    具備することを特徴とする複数プロセッサ構成装置。
JP61193318A 1986-08-19 1986-08-19 複数プロセツサ構成装置 Pending JPS6349848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193318A JPS6349848A (ja) 1986-08-19 1986-08-19 複数プロセツサ構成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193318A JPS6349848A (ja) 1986-08-19 1986-08-19 複数プロセツサ構成装置

Publications (1)

Publication Number Publication Date
JPS6349848A true JPS6349848A (ja) 1988-03-02

Family

ID=16305908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193318A Pending JPS6349848A (ja) 1986-08-19 1986-08-19 複数プロセツサ構成装置

Country Status (1)

Country Link
JP (1) JPS6349848A (ja)

Similar Documents

Publication Publication Date Title
JPS6258341A (ja) 入出力割込処理方式
EP0577614B1 (en) Real-time i/o operation in a vector processing computer system
JPS6349848A (ja) 複数プロセツサ構成装置
JP3074770B2 (ja) 情報処理装置
JPS63103335A (ja) 複数プロセツサ構成装置
JPS6097440A (ja) 仮想多重プロセツサ装置
US4176781A (en) Apparatus for monitoring and checking processor operation sequences
JPH09282196A (ja) 複合論理プロセッサシステムのプログラム走行制御方式
JPH0314136A (ja) マイクロプロセッサシステムの相互診断方式
JP3394834B2 (ja) マルチプロセッサシステムを構成する装置のデバッグ方式
JPH0433130A (ja) マルチチップ構成方法
JPS6349847A (ja) 複数プロセツサ構成装置
JPH02165367A (ja) マイクロプログラム制御式データ処理装置
JPS63292240A (ja) 複数プロセッサ構成装置診断方式
JPH01191235A (ja) 複数プロセッサ構成装置診断方法
JPS61148535A (ja) 関数型/論理型言語処理装置
JPS63292241A (ja) 複数プロセッサ構成装置診断方式
JPH0773278B2 (ja) マルチプロセッサシステム
JPH06161974A (ja) マルチcpuボードの診断方法
JPH02184935A (ja) デバッガの入出力支援方法
JP2965133B2 (ja) プロセッサシステム
JPH01302462A (ja) マルチプロセッサのモニタ方式
JPH0652482B2 (ja) シーケンスコントローラ
JPS626338A (ja) バツクエンドプロセツサのエラ−通知方式
JPS61103249A (ja) テストモニタプログラムの操作方式