JPH02165367A - マイクロプログラム制御式データ処理装置 - Google Patents
マイクロプログラム制御式データ処理装置Info
- Publication number
- JPH02165367A JPH02165367A JP32249188A JP32249188A JPH02165367A JP H02165367 A JPH02165367 A JP H02165367A JP 32249188 A JP32249188 A JP 32249188A JP 32249188 A JP32249188 A JP 32249188A JP H02165367 A JPH02165367 A JP H02165367A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- microprogram
- nmi
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims 2
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置、特にマルチプロセッサの同
時停止機能に関する。
時停止機能に関する。
従来のマルチプロセッサシステムにおいては、メツセー
ジ領域にコマンドを伴なったプロセッサ間通信方式によ
り他プロセツサの停止を行なっている。
ジ領域にコマンドを伴なったプロセッサ間通信方式によ
り他プロセツサの停止を行なっている。
上述した従来のプロセッサ間通信によるプロセッサの停
止機能は、一対一の通信となるため、全プロセッサの機
能を停止させるには（プロセッサ数−１）回のプロセッ
サ間通信を必要とする。
止機能は、一対一の通信となるため、全プロセッサの機
能を停止させるには（プロセッサ数−１）回のプロセッ
サ間通信を必要とする。
また、他の理由によりプロセッサ間通信を行なっている
間は、通信が受は付けられないにのことは、あるプロセ
ッサで致命的な障害を検出してシステム全体の動作を停
止させる場合、各プロセッサが同時に停止しないことを
意味する。このため、後にメインダンプを採取してシス
テム全体に渡る障害解析を行なう場合、同期がとれて停
止していないため、解析不可能であることがある。
間は、通信が受は付けられないにのことは、あるプロセ
ッサで致命的な障害を検出してシステム全体の動作を停
止させる場合、各プロセッサが同時に停止しないことを
意味する。このため、後にメインダンプを採取してシス
テム全体に渡る障害解析を行なう場合、同期がとれて停
止していないため、解析不可能であることがある。
本発明によれば、「複数のプロセッサからなるデータ処
理装置において、命令によって自プロセッサ以外の全プ
ロセッサに最優先度のマスク不可な割込信号を発生させ
る割込信号発生回路と、前記割込信号により各自プロセ
ッサに割込みを発生させる割込発生回路と、前記割込発
生回路により起動されるマイクロプログラムを収容する
メモリとを有し、前記マイクロプログラムによりメイン
メモリ上の状態通知領域に各自のプロセッサの状態を通
知した後プロセッサの動作を停止させることを特徴とす
るマイクロプログラム制御式データ処理装置Ｊが得られ
る。
理装置において、命令によって自プロセッサ以外の全プ
ロセッサに最優先度のマスク不可な割込信号を発生させ
る割込信号発生回路と、前記割込信号により各自プロセ
ッサに割込みを発生させる割込発生回路と、前記割込発
生回路により起動されるマイクロプログラムを収容する
メモリとを有し、前記マイクロプログラムによりメイン
メモリ上の状態通知領域に各自のプロセッサの状態を通
知した後プロセッサの動作を停止させることを特徴とす
るマイクロプログラム制御式データ処理装置Ｊが得られ
る。
次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
明をより詳細に説明する。
第１図を参照すると、本発明の一実施例において、プロ
セッサ１１のメモリ４１に収容されているマイクロプロ
グラムにてシステム全体を停止させるマイクロ命令を実
行する。これにより、割込信号発生回路３Ｉから割込信
号が発生してプロセッサ１２．・・・・・・１．に伝わ
る。プロセッサ１２・・・・・・１．の割込発生回路２
２．・・・・・・２．、は各プロセッサにおいてマスク
不可な最優先度の割込（Ｎｏｎ Ｍｅｓｈａｂｌｅ Ｉ
ｎｔｅｒｒｕｐｔｉｏｎ ： ＮＭ Ｉ ）を発生しメ
モリ４２．・・・・・・４．、、上のＮＭＩのマイクロ
命令を実行する。ＮＭＩのマイクロ命令はメモリ５上の
各プロセッサに割振られたプロセッサ状態通知領域に各
プロセッサの情報を通知する。その後、メモリダンプ採
取の指示があるのを待つメモリダンプ採取指示がくると
メモリ４２．・・・・・・４７の内容をメモリら上に移
送し、その後外部記憶袋Ｗ６へ出力する。
セッサ１１のメモリ４１に収容されているマイクロプロ
グラムにてシステム全体を停止させるマイクロ命令を実
行する。これにより、割込信号発生回路３Ｉから割込信
号が発生してプロセッサ１２．・・・・・・１．に伝わ
る。プロセッサ１２・・・・・・１．の割込発生回路２
２．・・・・・・２．、は各プロセッサにおいてマスク
不可な最優先度の割込（Ｎｏｎ Ｍｅｓｈａｂｌｅ Ｉ
ｎｔｅｒｒｕｐｔｉｏｎ ： ＮＭ Ｉ ）を発生しメ
モリ４２．・・・・・・４．、、上のＮＭＩのマイクロ
命令を実行する。ＮＭＩのマイクロ命令はメモリ５上の
各プロセッサに割振られたプロセッサ状態通知領域に各
プロセッサの情報を通知する。その後、メモリダンプ採
取の指示があるのを待つメモリダンプ採取指示がくると
メモリ４２．・・・・・・４７の内容をメモリら上に移
送し、その後外部記憶袋Ｗ６へ出力する。
以上説明したように、本発明によれば、最優先度のマス
ク不可な割込を利用して停止させることにより、同時に
またいかなる処理中でも全プロセッサを停止させること
ができ、システム全体に渡る障害解析を容易にできる効
果がある。
ク不可な割込を利用して停止させることにより、同時に
またいかなる処理中でも全プロセッサを停止させること
ができ、システム全体に渡る障害解析を容易にできる効
果がある。
第１図は本発明の一実施例の構成図である。
１１ ＋ １２ ＋・・・・・・１．：プロセッサ、２
１ ＋ ２２ ＋・・・・・・２．：割込発生回路、３
１．３２ 、・・・・・・３．、：割込信号発生回路、
４１．４２．・・・・・−４，：メモリ、５：メインメ
モリ、 ６：外部記憶装置。
１ ＋ ２２ ＋・・・・・・２．：割込発生回路、３
１．３２ 、・・・・・・３．、：割込信号発生回路、
４１．４２．・・・・・−４，：メモリ、５：メインメ
モリ、 ６：外部記憶装置。
Claims (1)
- 複数のプロセッサからなるデータ処理装置において、
命令によって自プロセッサ以外の全プロセッサに最優先
度のマスク不可な割込信号を発生させる割込信号発生回
路と、前記割込信号により各自プロセッサに割込みを発
生させる割込発生回路と、前記割込発生回路により起動
されるマイクロプログラムを収容するメモリとを有し、
前記マイクロプログラムによりメインメモリ上の状態通
知領域に各自のプロセッサの状態を通知した後プロセッ
サの動作を停止させることを特徴とするマイクロプログ
ラム制御式データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32249188A JPH02165367A (ja) | 1988-12-20 | 1988-12-20 | マイクロプログラム制御式データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32249188A JPH02165367A (ja) | 1988-12-20 | 1988-12-20 | マイクロプログラム制御式データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165367A true JPH02165367A (ja) | 1990-06-26 |
Family
ID=18144236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32249188A Pending JPH02165367A (ja) | 1988-12-20 | 1988-12-20 | マイクロプログラム制御式データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165367A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180688A (ja) * | 1990-12-21 | 1994-06-28 | Intel Corp | マルチプロセッサ割込み制御装置システム |
| EP0631185A1 (en) | 1993-06-11 | 1994-12-28 | Fuji Photo Film Co., Ltd. | Method for continuously processing silver halide color photosensitive material |
| US5619705A (en) * | 1993-12-16 | 1997-04-08 | Intel Corporation | System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system |
-
1988
- 1988-12-20 JP JP32249188A patent/JPH02165367A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180688A (ja) * | 1990-12-21 | 1994-06-28 | Intel Corp | マルチプロセッサ割込み制御装置システム |
| EP0631185A1 (en) | 1993-06-11 | 1994-12-28 | Fuji Photo Film Co., Ltd. | Method for continuously processing silver halide color photosensitive material |
| US5619705A (en) * | 1993-12-16 | 1997-04-08 | Intel Corporation | System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1232688A (en) | Reconfigurable dual processor system | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JP3093293B2 (ja) | 情報処理装置の割り込み方式 | |
| JPH02165367A (ja) | マイクロプログラム制御式データ処理装置 | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPS6136850A (ja) | 入出力割込通知方式 | |
| JPH0318958A (ja) | マルチプロセッサシステム | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH05233576A (ja) | 二重システム | |
| JPS622334B2 (ja) | ||
| JP2505044B2 (ja) | 割込制御方式 | |
| JPS6072040A (ja) | プログラムの実行時間監視方式 | |
| JPH0652482B2 (ja) | シーケンスコントローラ | |
| JPS6367642A (ja) | 仮想計算機システムの制御方式 | |
| JPH03256132A (ja) | 二重タスクシステム装置 | |
| JPS6367641A (ja) | 仮想計算機システムの制御方式 | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPS6349848A (ja) | 複数プロセツサ構成装置 | |
| Anderson | Tutorial Series 9 Operating Systems | |
| JPH03144745A (ja) | 状態情報記憶方式 | |
| JPS6326732A (ja) | 割込み処理方式 |