JPS6349847A - 複数プロセツサ構成装置 - Google Patents
複数プロセツサ構成装置Info
- Publication number
- JPS6349847A JPS6349847A JP61193207A JP19320786A JPS6349847A JP S6349847 A JPS6349847 A JP S6349847A JP 61193207 A JP61193207 A JP 61193207A JP 19320786 A JP19320786 A JP 19320786A JP S6349847 A JPS6349847 A JP S6349847A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- sub
- diagnostic
- main processor
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 22
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は装置単体で診断を行える複数プロセッサ構成装
置に関するものである。
置に関するものである。
従来の技術
近年マイクロプロセッサの機能の飛躍的向上および価格
の急激な低下に伴い、システム設計の分野においてシス
テムを複数のプロセッサで構成し、機能を各々のプロセ
ッサに分割させて処理の高速化を図る構成が採られるよ
うになった。このようなシステムでは新機能追加のため
の開発または既存の機能の実行状態の診断を行う際、複
数のプロセッサが同時に稼働するため単一プロセッサ構
成のシステムと比較すると内部状態はより複雑であり、
システム状態診断用機能および特定のプロセフサのプロ
セスの実行を制御する機能の重要性はより大きいものと
なる。
の急激な低下に伴い、システム設計の分野においてシス
テムを複数のプロセッサで構成し、機能を各々のプロセ
ッサに分割させて処理の高速化を図る構成が採られるよ
うになった。このようなシステムでは新機能追加のため
の開発または既存の機能の実行状態の診断を行う際、複
数のプロセッサが同時に稼働するため単一プロセッサ構
成のシステムと比較すると内部状態はより複雑であり、
システム状態診断用機能および特定のプロセフサのプロ
セスの実行を制御する機能の重要性はより大きいものと
なる。
以下従来の複数プロセッサ構成装置の開発、診断時の処
理について説明する。第3図は従来例の複数プロセッサ
構成装置のブロック図である。19は装置全体を制御す
るメインプロセッサ、20はメインプロセッサ19から
制御されるサブプロセッサ群、21はメインプロセッサ
19が各々のサブプロセッサ20を個別に制御するサブ
プロセッサ制御手段、22はメインプロセッサ19とサ
ブプロセッサ20との間、サブプロセッサ20相互間で
メソセージの交換を行うプロセッサ間メツセージ交換手
段、23は制御、診断用のコマンドをメインプロセッサ
19に入力するためのコマンド入力手段、24はコマン
ド入力手段23によって入力されたコマンドを解釈しコ
マンドに応じてサブプロセッサを制御し通信を行うコマ
ンド実行手段、25はコマンド実行後得られた結果を表
示するコマンド実行結果表示手段である。この構成にお
いて装置の状態を診断するために以下の手順を行う。ま
ず診断用コマンドをコマンド入力手段23より入力する
。メインブロセ・フサ19上で実現されたコマンド実行
手段24は当コマンドを解釈し、必要に応じてサブプロ
セッサ制御手段21により対象のサブプロセッサ20の
起動、停止を行ないプロセンサ間メツセージ交換手段2
2により対象のサブプロセッサの状態をメソセージとし
て受は取る。そのメツセージをコマンド実行結果表示手
段25によりサブプロセッサ20の情報として表示する
。
理について説明する。第3図は従来例の複数プロセッサ
構成装置のブロック図である。19は装置全体を制御す
るメインプロセッサ、20はメインプロセッサ19から
制御されるサブプロセッサ群、21はメインプロセッサ
19が各々のサブプロセッサ20を個別に制御するサブ
プロセッサ制御手段、22はメインプロセッサ19とサ
ブプロセッサ20との間、サブプロセッサ20相互間で
メソセージの交換を行うプロセッサ間メツセージ交換手
段、23は制御、診断用のコマンドをメインプロセッサ
19に入力するためのコマンド入力手段、24はコマン
ド入力手段23によって入力されたコマンドを解釈しコ
マンドに応じてサブプロセッサを制御し通信を行うコマ
ンド実行手段、25はコマンド実行後得られた結果を表
示するコマンド実行結果表示手段である。この構成にお
いて装置の状態を診断するために以下の手順を行う。ま
ず診断用コマンドをコマンド入力手段23より入力する
。メインブロセ・フサ19上で実現されたコマンド実行
手段24は当コマンドを解釈し、必要に応じてサブプロ
セッサ制御手段21により対象のサブプロセッサ20の
起動、停止を行ないプロセンサ間メツセージ交換手段2
2により対象のサブプロセッサの状態をメソセージとし
て受は取る。そのメツセージをコマンド実行結果表示手
段25によりサブプロセッサ20の情報として表示する
。
発明が解決しようとする問題点
しかしながら単体で装置の診断が可能な従来の複数プロ
セッサ構成装置にはサブプロセッサ診断時に次のような
問題がある。まずコマンド実行手段23がメインプロセ
ッサ19上で実現されているためにコマンド実行手段2
3が実行中の場合と実行中でない場合でメインプロセッ
サ19の状態が明らかに異なるため本来診断したい現象
を再現できないことがある。さらにメインプロセッサ本
来の機能とコマンド実行手段23を同時に実行しえない
場合にはサブプロセッサの動的な状態を得ることが不可
能となり問題である。また新な機能を特定のサブプロセ
ッサに付加することを想定する。このときの既存のシス
テム機能を実時間で実行しながら追加したサブプロセッ
サの機能を診断することは従来の構成では困難である。
セッサ構成装置にはサブプロセッサ診断時に次のような
問題がある。まずコマンド実行手段23がメインプロセ
ッサ19上で実現されているためにコマンド実行手段2
3が実行中の場合と実行中でない場合でメインプロセッ
サ19の状態が明らかに異なるため本来診断したい現象
を再現できないことがある。さらにメインプロセッサ本
来の機能とコマンド実行手段23を同時に実行しえない
場合にはサブプロセッサの動的な状態を得ることが不可
能となり問題である。また新な機能を特定のサブプロセ
ッサに付加することを想定する。このときの既存のシス
テム機能を実時間で実行しながら追加したサブプロセッ
サの機能を診断することは従来の構成では困難である。
本発明は上記問題点を考慮して単体で開発、診断を行え
る複数プロセッサ構成装置において前記の問題にあった
メインプロセッサとサブプロセッサ間で本来診断したい
現象を再現できない問題点を解消しかつ既存のシステム
を実時間で実行しながら追加したサブプロセッサの機能
のみを診断することを可能とした複数プロセッサ構成装
置を提供するものである。
る複数プロセッサ構成装置において前記の問題にあった
メインプロセッサとサブプロセッサ間で本来診断したい
現象を再現できない問題点を解消しかつ既存のシステム
を実時間で実行しながら追加したサブプロセッサの機能
のみを診断することを可能とした複数プロセッサ構成装
置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、装置全体を制御するメイ
ンプロセッサと、前記メインプロセッサの制御下で装置
を構成しているサブプロセッサ群と、装置の状態を監視
、診断する診断プロセッサと、前記メインプロセッサお
よび前記診断プロセッサが各々のサブプロセッサの起動
、停止を個別に制御するサブプロセッサ制御手段と、装
置本来の機能を実現するために前記メインプロセッサと
前記サブプロセッサとの間、前記サブプロセッサ相互間
、もしくは診断プロセッサとサブプロセッサとの間でメ
ツセージの交換を行うプロセッサ間メツセージ交換手段
と前記診断プロセッサがコマンドを受付けるためのコマ
ンド入力手段と、前記コマンド入力手段により入力され
たコマンドを診断プロセッサが解釈しメインプロセッサ
と独立してコマンドに応じてサブプロセッサを制御し通
信を行うコマンド実行手段と、コマンド実行後得られた
結果を表示するコマンド実行結果表示手段を備えた構成
とした。
ンプロセッサと、前記メインプロセッサの制御下で装置
を構成しているサブプロセッサ群と、装置の状態を監視
、診断する診断プロセッサと、前記メインプロセッサお
よび前記診断プロセッサが各々のサブプロセッサの起動
、停止を個別に制御するサブプロセッサ制御手段と、装
置本来の機能を実現するために前記メインプロセッサと
前記サブプロセッサとの間、前記サブプロセッサ相互間
、もしくは診断プロセッサとサブプロセッサとの間でメ
ツセージの交換を行うプロセッサ間メツセージ交換手段
と前記診断プロセッサがコマンドを受付けるためのコマ
ンド入力手段と、前記コマンド入力手段により入力され
たコマンドを診断プロセッサが解釈しメインプロセッサ
と独立してコマンドに応じてサブプロセッサを制御し通
信を行うコマンド実行手段と、コマンド実行後得られた
結果を表示するコマンド実行結果表示手段を備えた構成
とした。
作用
本発明は上記の構成によって、メインプロセッサと独立
して装置を診断する診断プロセッサを設けることでメイ
ンプロセッサは本来の機能のみを実現すればよく、した
がってメインプロセッサとサブプロセッサ群の実行状態
に影りを与えることなしに実行中のサブプロセッサの状
態を診断することを可能とし、さらに既存の機能を実行
しているメインプロセッサとサブプロセッサ群とは独立
して、新な機能を特定のサブプロセッサ上で開発するこ
とを可能とする。
して装置を診断する診断プロセッサを設けることでメイ
ンプロセッサは本来の機能のみを実現すればよく、した
がってメインプロセッサとサブプロセッサ群の実行状態
に影りを与えることなしに実行中のサブプロセッサの状
態を診断することを可能とし、さらに既存の機能を実行
しているメインプロセッサとサブプロセッサ群とは独立
して、新な機能を特定のサブプロセッサ上で開発するこ
とを可能とする。
実施例
以下本発明の一実施例の複数プロセッサ構成装置につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
第1図において実施例の複数プロセッサ構成装置のブロ
ック図を示す。装置全体を制御するメインプロセッサ1
と、前記メインプロセッサ1の制御下で装置を構成して
いるサブプロセッサ群3と、装置の状態を監視、診断す
る診断プロセッサ2と、前記メインプロセッサ1および
前記診断プロセッサ2が各々のサブプロセッサ3の起動
、停止を個別に制御するサブプロセッサ制御手段4と、
装置本来の機能を実現するために前記メインプロセッサ
1と前記サブプロセッサ3との間、前記サブプロセッサ
3相互間、もしくは診断プロセッサ2とサブプロセッサ
3との間でメツセージの交換を行うプロセッサ間メソセ
ージ交換手段5と前記診断プロセッサ2がコマンドを受
付けるためのコマンド入力手段6と、前記コマンド入力
手段6により入力されたコマンドを診断プロセッサ2が
解釈しメインプロセッサ1と独立してコマンドに応じて
サブプロセッサ3を制御し通信を行うコマンド実行手段
7と、コマンド実行後得られた結果を表示するコマンド
実行結果表示手段8から成っている。
ック図を示す。装置全体を制御するメインプロセッサ1
と、前記メインプロセッサ1の制御下で装置を構成して
いるサブプロセッサ群3と、装置の状態を監視、診断す
る診断プロセッサ2と、前記メインプロセッサ1および
前記診断プロセッサ2が各々のサブプロセッサ3の起動
、停止を個別に制御するサブプロセッサ制御手段4と、
装置本来の機能を実現するために前記メインプロセッサ
1と前記サブプロセッサ3との間、前記サブプロセッサ
3相互間、もしくは診断プロセッサ2とサブプロセッサ
3との間でメツセージの交換を行うプロセッサ間メソセ
ージ交換手段5と前記診断プロセッサ2がコマンドを受
付けるためのコマンド入力手段6と、前記コマンド入力
手段6により入力されたコマンドを診断プロセッサ2が
解釈しメインプロセッサ1と独立してコマンドに応じて
サブプロセッサ3を制御し通信を行うコマンド実行手段
7と、コマンド実行後得られた結果を表示するコマンド
実行結果表示手段8から成っている。
第2図において実施例の複数プロセッサ構成装置のハー
ドウェア構成を示す。メインプロセッサはCPU (中
央処理装置)9およびメインプロセッサ用メモリ10よ
り構成される。サブプロセッサ群はCP Ullおよび
サブプロセッサ用メモリ12より構成される。診断プロ
セッサはCPU13および診断プロセッサ用メモリ14
より構成される。メインプロセッサおよび診断プロセッ
サからサブプロセッサを起動、停止させるサブプロセッ
サ制御手段はCPU9およびCPU13がサブプロセッ
サ起動、停止信号線15によってCPUIIを制欲する
ことで実現され、またプロセッサ間メソセージ交換は共
有メモリ16をメインプロセッサのCPU9と診断プロ
セッサのCPU13とサブプロセッサのCFullアク
セスし共有メモリ16上でメツセージをやりとりするこ
とで実現している。キーボード17より入力されたコマ
ンドは診断プロセッサ6のCPU13が診断プロセッサ
用メモリ14に格納されているコマンド入力手段によっ
て読みこまれ同じくコマンド実行手段7によって解釈さ
れ、入力されたコマンドの種類に応じてサブプロセッサ
起動、停止信号線15によってサブプロセッサを制御し
かつプロセッサ間通信を共有メモリ1上で監視する。
ドウェア構成を示す。メインプロセッサはCPU (中
央処理装置)9およびメインプロセッサ用メモリ10よ
り構成される。サブプロセッサ群はCP Ullおよび
サブプロセッサ用メモリ12より構成される。診断プロ
セッサはCPU13および診断プロセッサ用メモリ14
より構成される。メインプロセッサおよび診断プロセッ
サからサブプロセッサを起動、停止させるサブプロセッ
サ制御手段はCPU9およびCPU13がサブプロセッ
サ起動、停止信号線15によってCPUIIを制欲する
ことで実現され、またプロセッサ間メソセージ交換は共
有メモリ16をメインプロセッサのCPU9と診断プロ
セッサのCPU13とサブプロセッサのCFullアク
セスし共有メモリ16上でメツセージをやりとりするこ
とで実現している。キーボード17より入力されたコマ
ンドは診断プロセッサ6のCPU13が診断プロセッサ
用メモリ14に格納されているコマンド入力手段によっ
て読みこまれ同じくコマンド実行手段7によって解釈さ
れ、入力されたコマンドの種類に応じてサブプロセッサ
起動、停止信号線15によってサブプロセッサを制御し
かつプロセッサ間通信を共有メモリ1上で監視する。
共有メモリを監視していて得られた情報は診断プロセッ
サ用メモリ14に格納されているコマンド実行結果表示
手段8によりCRTI8に表示される。
サ用メモリ14に格納されているコマンド実行結果表示
手段8によりCRTI8に表示される。
次にこの実施例における作用を説明する。まず現在メイ
ンプロセッサのCPU9とサブプロセッサのCP Ul
lが既存のシステムの機能を実行しておりサブプロセッ
サのCP tJllの状態を調べる場合には共有メモリ
16上で行なわれているメインプロセッサのCPU9と
サブプロセッサのCPUIIとの間のメソセージ通信を
診断プロセッサのCPU13が読みだすことで実時間の
監視が可能である。
ンプロセッサのCPU9とサブプロセッサのCP Ul
lが既存のシステムの機能を実行しておりサブプロセッ
サのCP tJllの状態を調べる場合には共有メモリ
16上で行なわれているメインプロセッサのCPU9と
サブプロセッサのCPUIIとの間のメソセージ通信を
診断プロセッサのCPU13が読みだすことで実時間の
監視が可能である。
またサブプロセッサのCP Ullの実行をある単位ご
とに確認する場合には診断プロセッサのCPU13から
のサブプロセッサ起動、停止信号線15により停止、起
動を繰返し、停止のたびに共有メモリ16上のメツセー
ジを読みだすことで実現できる。
とに確認する場合には診断プロセッサのCPU13から
のサブプロセッサ起動、停止信号線15により停止、起
動を繰返し、停止のたびに共有メモリ16上のメツセー
ジを読みだすことで実現できる。
次にメインプロセッサのCPU9とサブプロセッサのC
P Llllとが実行中の時に新にサブプロセッサのc
puti上に機能を開発する場合には以下のようにシミ
ュレートできる。CPUIIにとって診断プロセッサの
CPU13をメインプロセッサのCPU9の代行とする
ことで診断プロセッサのcPUI3がサブプロセンサ起
動、停止信号線15および共有メモリ16をメインプロ
セッサのCPU9と同様に操作する。このようにして新
な機能を追加する場合のサブプロセッサのCP Ull
の動作の監視が可能となる。また本実施例においては、
プロセンサ間メツセージ交換手段を全プロセッサが書込
、続出が可能な共有メモリ1上で実現しているので、全
プロセッサ間の通信を監視できるため単一のプロセッサ
のみでなくシステム自体の動作が把握可能である。
P Llllとが実行中の時に新にサブプロセッサのc
puti上に機能を開発する場合には以下のようにシミ
ュレートできる。CPUIIにとって診断プロセッサの
CPU13をメインプロセッサのCPU9の代行とする
ことで診断プロセッサのcPUI3がサブプロセンサ起
動、停止信号線15および共有メモリ16をメインプロ
セッサのCPU9と同様に操作する。このようにして新
な機能を追加する場合のサブプロセッサのCP Ull
の動作の監視が可能となる。また本実施例においては、
プロセンサ間メツセージ交換手段を全プロセッサが書込
、続出が可能な共有メモリ1上で実現しているので、全
プロセッサ間の通信を監視できるため単一のプロセッサ
のみでなくシステム自体の動作が把握可能である。
発明の効果
以上のように本発明は複数プロセッサ装置において、メ
インプロセッサと独立して装置を診断する診断プロセッ
サを設けることで、装置全体の動作に影響を与えず個別
のサブプロセッサの状態を診断可能とし本構成をとるシ
ステムの診断をより効率的にするものである。さらにシ
ステムで既に実現されている機能に新に機能を付加する
ため実機上で開発する場合でも、システム自体は既存の
機能を実行しながら、それと並行して新機能を実現する
サブプロセッサと診断プロセッサ間で開発を進めること
ができるため装置設置場所での装置稼働中での開発を可
能とするものである。
インプロセッサと独立して装置を診断する診断プロセッ
サを設けることで、装置全体の動作に影響を与えず個別
のサブプロセッサの状態を診断可能とし本構成をとるシ
ステムの診断をより効率的にするものである。さらにシ
ステムで既に実現されている機能に新に機能を付加する
ため実機上で開発する場合でも、システム自体は既存の
機能を実行しながら、それと並行して新機能を実現する
サブプロセッサと診断プロセッサ間で開発を進めること
ができるため装置設置場所での装置稼働中での開発を可
能とするものである。
第1図は本発明の実施例のブロック図、第2図は本発明
の実施例のハードウェア構成図、第3図は従来例のブロ
ック図である。 1・・・・・・メインプロセッサ、2・・・・・・診断
プロセッサ、3・・・・・・サブプロセッサ、4・・・
・・・サブプロセッサ制御手段、5・・・・・・プロセ
ッサ間メツセージ交換手段、6・・・・・・コマンド入
力手段、7・・・・・・コマンド実行手段、8・・・・
・・コマンド実行結果表示手段、9・・・・・・cpu
<メインプロセッサ)、10・・・・・・メインプロ
センサ用メモリ、11・・・・・・CPU (サブプロ
セッサ)、12・・・・・・サブプロセッサ用メモリ、
13・・・・・・CPU (診断プロセッサ)、14・
・・・・・診断プロセッサ用メモリ、15・・・・・・
サブプロセッサ起動、停止信号線、16・・・・・・共
有メモリ、17・・・・・・キーボード、1日・・・・
・・CRT、19・・・・・・メインプロセッサ、20
・・・・・・サブプロセッサ、21・・・・・・サブプ
ロセッサ制御手段、22・・・・・・プロセッサ間メツ
セージ交換手段、23・・・・・・コマンド入力手段、
24・・・・・・コマンド実行手段、25・・・・・・
コマンド実行結果表示手段。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 第2図
の実施例のハードウェア構成図、第3図は従来例のブロ
ック図である。 1・・・・・・メインプロセッサ、2・・・・・・診断
プロセッサ、3・・・・・・サブプロセッサ、4・・・
・・・サブプロセッサ制御手段、5・・・・・・プロセ
ッサ間メツセージ交換手段、6・・・・・・コマンド入
力手段、7・・・・・・コマンド実行手段、8・・・・
・・コマンド実行結果表示手段、9・・・・・・cpu
<メインプロセッサ)、10・・・・・・メインプロ
センサ用メモリ、11・・・・・・CPU (サブプロ
セッサ)、12・・・・・・サブプロセッサ用メモリ、
13・・・・・・CPU (診断プロセッサ)、14・
・・・・・診断プロセッサ用メモリ、15・・・・・・
サブプロセッサ起動、停止信号線、16・・・・・・共
有メモリ、17・・・・・・キーボード、1日・・・・
・・CRT、19・・・・・・メインプロセッサ、20
・・・・・・サブプロセッサ、21・・・・・・サブプ
ロセッサ制御手段、22・・・・・・プロセッサ間メツ
セージ交換手段、23・・・・・・コマンド入力手段、
24・・・・・・コマンド実行手段、25・・・・・・
コマンド実行結果表示手段。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 第2図
Claims (1)
- 装置全体の機能を複数のプロセスに分割して、複数のプ
ロセッサ上で実現する複数プロセッサ構成装置において
、装置全体を制御するメインプロセッサと、前記メイン
プロセッサの制御下で装置を構成しているサブプロセッ
サ群と、装置の状態を監視、診断する診断プロセッサと
、前記メインプロセッサおよび前記診断プロセッサが各
々のサブプロセッサの起動、停止を個別に制御するサブ
プロセッサ制御手段と、装置本来の機能を実現するため
に前記メインプロセッサと前記サブプロセッサとの間、
前記サブプロセッサ相互間、もしくは診断プロセッサと
サブプロセッサとの間でメッセージの交換を行うプロセ
ッサ間メッセージ交換手段と前記診断プロセッサがコマ
ンドを受付けるためのコマンド入力手段と、前記コマン
ド入力手段により入力されたコマンドを診断プロセッサ
が解釈しメインプロセッサと独立してコマンドに応じて
サブプロセッサを制御し通信を行うコマンド実行手段と
、コマンド実行後得られた結果を表示するコマンド実行
結果表示手段とを具備することを特徴とする複数プロセ
ッサ構成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193207A JPS6349847A (ja) | 1986-08-19 | 1986-08-19 | 複数プロセツサ構成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193207A JPS6349847A (ja) | 1986-08-19 | 1986-08-19 | 複数プロセツサ構成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6349847A true JPS6349847A (ja) | 1988-03-02 |
Family
ID=16304081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61193207A Pending JPS6349847A (ja) | 1986-08-19 | 1986-08-19 | 複数プロセツサ構成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6349847A (ja) |
-
1986
- 1986-08-19 JP JP61193207A patent/JPS6349847A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6349847A (ja) | 複数プロセツサ構成装置 | |
JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
JPS6349848A (ja) | 複数プロセツサ構成装置 | |
JPS63292240A (ja) | 複数プロセッサ構成装置診断方式 | |
JPS63292241A (ja) | 複数プロセッサ構成装置診断方式 | |
JPS63103335A (ja) | 複数プロセツサ構成装置 | |
JPH01191235A (ja) | 複数プロセッサ構成装置診断方法 | |
JP3394834B2 (ja) | マルチプロセッサシステムを構成する装置のデバッグ方式 | |
JP2002288003A (ja) | シミュレーション方法およびシミュレーションプログラム | |
JPH0511824B2 (ja) | ||
JPH01189737A (ja) | 分散システム診断方法 | |
JPH01187644A (ja) | 情報処理装置の保守方式 | |
JPS6020771B2 (ja) | マイクロ診断方式 | |
JPS61273653A (ja) | 電子計算機 | |
JP2001100812A (ja) | 分散処理方式 | |
JP2000339199A (ja) | Tmセーブ解析方法 | |
JPH0830481A (ja) | 競合動作試験方式 | |
JPH02236738A (ja) | 故障診断処理方式 | |
JPH05189004A (ja) | プラント制御装置 | |
JPH04351149A (ja) | 電子交換機システムにおけるデータ通信制御方式 | |
JPH05257729A (ja) | オフライン・メンテナンス装置 | |
JPH01300364A (ja) | マルチプロセッサ方式 | |
JPS626333A (ja) | デ−タ処理システム | |
JPH10269104A (ja) | 並列システムテスト方法 | |
JPH044437A (ja) | マルチプロセッサシステム保守装置 |