JPS634335A

JPS634335A - デ−タ形式変換回路

Info

Publication number: JPS634335A
Application number: JP61149277A
Authority: JP
Inventors: Hiromichi Aoki; 宏道青木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-24
Filing date: 1986-06-24
Publication date: 1988-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ形式変換回路に関し、特に２の補数形式
のデータと絶対値形式のデータとの間でデータ形式を変
換するデータ形式変換回路に関する。

〔従来の技術〕

従来、この種のデータ形式の変換処理は、ファームウェ
アが符号ビットの値を判断して、この値が負のときに演
算器（ＡＬＵ）を用いて（０−〔変換データ〕）なる演
算を行うことにより実行されていた。

〔発明が解決しようとする問題点〕

上述した従来のデータ形式の変換処理では、ファームウ
ェアが符号ビットの値を判断してデータ形式の変換の必
要性の有無を判断していたので、演算器を用いて変換後
のデータを得るまでに１または２マシンサイクル以上の
時間が必要であるという欠点がある。

また、加減算時にキャリーの伝播を伴う演算器をそのま
ま用いていたので、演算に要する遅延時間が大きく、ク
ロックサイクルを縮小することができないという欠点が
ある。

本発明の目的は、上述の点に鑑み、ファームウェアを使
用することなしに、またキャリーの伝播を伴う演算器を
使用することなしに、２の補数形式のデータと絶対値形
式のデータとの間でデータ形式の変換を行うことができ
るデータ形式変換回路を堤供することにある。

〔問題点を解決するための手段〕

本発明のデータ形式変換回路は、２の補数形式のデータ
と絶対値形式のデータとの間でデータ形式の変換を行う
データ形式変換回路において、入力データの各ビット信
号の極性を反転する信号極性反転器と、この信号極性反
転器からの出力データに値“１゛を加算する加算回路と
を有する。

〔作用〕

本発明のデータ形式変換回路では、信号極性反転器が入
力データの各ビット信号の極性を反転し、加算回路が信
号極性反転器からの出力データに値“ｌ”を加算して、
入力データの２の補数形式のデータが得られる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す構成図である。

本実施例のデータ形式変換回路は、入力データの各ビア
）信号対応に設けられた複数の入力信号線１　（）　Ｏ
〜１　ｍ　ｎと、これら信号線１０１００−ｌ上の信号
の極性を反転する複数の信号極性反転器２００〜２ｍｎ
と、信号極性反転器２ｏｏ〜２ｍｎの出力データに値“
１”を加算したデータを出力する加算回路１と、加算回
路１の出力データを伝える複数の信号線３００〜３　ｍ
　ｎと、人力信号Ｔｏ’Ａ　Ｉ　ＯＯ〜１　ｍ　ｎと信
号Ｌ１３００〜３　ｍ　ｎとのいずれのデータを出力す
るかを選択する選択回路２と、選択回路２の出力データ
を伝える複数の出力信号線４００〜４ｍｎとから構成さ
れている。

加算回路１は、 ■　ｎ（２以上の整数）ビット目よりも下位のビットの
入力値がすべて論理“１”でｎビット目の入力値が論理
゛１”のときにｎビット目の出力（直が論理“　０　”
　、 ■　ｎビット目よりも下位のビットの入力値がすべて論
理“１”でｎビット目の人力値が論理“０′のときにｎ
ビット目の出力値が論理“１”、■　ｎビット目よりも
下位のビットの入力値に論理“０”があればｎビット目
の出力値が入力値に等しい、の３つの条件を満足する回路構成をとることにより実現
されている。

第２図は、上記条件■〜■を満足する５ビア）の加算回
路の一例を示している。この加算回路は、信号極性反転
ゲート１０と、４つの排他的論理和ゲート２０〜２３と
、２人力論理積ゲート３０と、３人力論理積ゲート４０
と、４人力論理積ゲート５０とから構成されている。入
力データの最下位ビット信号は信号極性反転器−）１０
、排他的論理和ゲート２０．２人力論理積ゲート３０．
３人力論理積ゲート４０および４人力論理積ゲート５０
の入力にそれぞれ供給され、第２ビツト信号は排他的論
理和ゲート２０．２人力論理積ゲート３０．３人力論理
積ゲート４０および４人力論理積ゲート５０の入力にそ
れぞれ供給され、第３ビツト信号は排他的論理和ゲート
２１．３人力論理積ゲート４０および４人力論理積ゲー
ト５０の入力にそれぞれ供給され、第４ビツト信号は排
他的論理和ゲート２２および４人力論理積ゲート５０の
入力にそれぞれ供給され、第５ビツト信号は排他的論理
和ゲート２３の入力に供給されている。

また、２人力論理積ゲート３０．３人力論理積ゲー４４
０および４人力論理積ゲート５０の出力は、排他的論理
和ゲート２１．２２および２３の入力にそれぞれ接続さ
れている。そして、信号極性反転ゲート１０および排他
的論理和ゲート２０〜２３の出力が、加算回路の出力と
なっている。

このように構成された加算回路が条件Φ〜■を満足する
ことは容易に検証可能であるので、ここではその詳しい
説明を省略する。

次に、このように構成された本実施例のデータ形式変換
回路の動作について説明する。

入力信号Ｌ１１００〜１ｍｎ上の入力データは、信号極
性反転器２００〜２ｍｎによって極性を反転されて加算
回路１に入力される。加算回路１では、信号極性反転器
２００〜２ｍｎからの入力データに値“１゛を加算し、
信号線３００〜３ｍｎに出力する。この結果、入力信号
線１００〜１ｍｎ上の入力データの値をＡとすれば、信
号線３００〜３ｍｎ上にはＢ＝Ａ＋１なる値の出力デー
タが出力される。すなわち、入力データＡに対する２の
補数形式の出力データＢが出力される。

なお、２の補数形式のデータの２の補数は、元の入力デ
ータであるので、本実施例のデータ形式変換回路により
２の補数形式のデータと絶対値形式のデータとの相互の
データ形式の変換が行えることになる。

選択回路２は、信号線３００〜３ｍｎと入力信号線１０
０〜ｉｎｎとのいずれかの信号を選択するが、選択条件
は符号ビットを示す信号線１ｍｎの値によって決定され
る。すなわち、信号線１ｍｎの値が正またはＯを表す論
理“０”であったならば、選択回路２は入力信号線１０
０〜１ｍｎ上の入力データを選択し、出力信号線４００
〜４ｍｎ上には入力信号線１００〜ｉｍｎ上の入力デー
タがそのまま出力される。信号線１ｍｎの値が負を表す
論理“１゛であったならば、選択回路２は信号線３００
〜３ｍｎ上のデータを選択し、出力信号線４００〜ｄｍ
ｎ上には入力データの２の補数形式のデータが出力され
る。

〔発明の効果〕

以上説明したように本発明は、データ形式の変換処理を
変換の必要性の判断を含めてハードウェアで行うことに
より、データ形式変換過程を他の過程の中に組み入れる
ことが可能となり、データ形式変換過程時間そのものを
省略できる効果がある。

さらに、加算回路に特別な構成の回路を使用することに
より、従来のキャリー伝播の生じる演算回路を使用する
場合に比べて加算に要する信号の伝播遅延時間を短縮で
き、クロックサイクルを縮小することができる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ形式変換回路を
示すブロック図、第２図は第１図中に示した加算回路の一例を示す回路図
である。図において、ｌ・・・・・加算回路、２・・・・・選択回路、１０・・・・信号極性反転ゲート、２１〜２３・排他的論理和ゲート、３０・・・・２人力論理積ゲート、４０・・・・３人力論理積ゲート、５０・・・・４人力論理積ゲート、１００〜１ｍｎ・・・入力信号線、２００〜２ｍｎ・・・信号極性反転器、３００〜３ｍｎ
・・・信号線、４００〜４ｍｎ・・・出力信号線である。

Claims

【特許請求の範囲】

（１）２の補数形式のデータと絶対値形式のデータとの
間でデータ形式の変換を行うデータ形式変換回路におい
て、入力データの各ビット信号の極性を反転する信号極性反
転器と、この信号極性反転器からの出力データに値“１を加算す
る加算回路と、を有することを特徴とするデータ形式変換回路。
（２）前記加算回路が、［１］ｎ（２以上の整数）ビット目よりも下位のビット
の入力値がすべて論理“１”でｎビット目の入力値が論
理“１”のときにｎビット目の出力値が論理“０”、［２］ｎビット目よりも下位のビットの入力値がすべて
論理“１”でｎビット目の入力値が論理［３］ｎビット目よりも下位のビットの入力値に論理“
０”があればｎビット目の出力値が入力値に等しい、の各条件を満たすことを特徴とする特許請求の範囲第１
項記載のデータ形式変換回路。