JPS6339146B2 - - Google Patents
Info
- Publication number
- JPS6339146B2 JPS6339146B2 JP55124938A JP12493880A JPS6339146B2 JP S6339146 B2 JPS6339146 B2 JP S6339146B2 JP 55124938 A JP55124938 A JP 55124938A JP 12493880 A JP12493880 A JP 12493880A JP S6339146 B2 JPS6339146 B2 JP S6339146B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- emitter
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機等に使用する画質
調整回路に関し、特に構成が簡単でIC化に好適
な回路を提供することを目的とする。
調整回路に関し、特に構成が簡単でIC化に好適
な回路を提供することを目的とする。
テレビジヨン受像機の画質調整には映像の輪郭
即ち高域成分を増強するシヤープネスコントロー
ルと高域成分を減衰させるソフトネスコントロー
ルの両方があり、弱電界状態から強電界状態に亘
つて常に良好な映像を実現するにはその両方を備
えている必要がある。
即ち高域成分を増強するシヤープネスコントロー
ルと高域成分を減衰させるソフトネスコントロー
ルの両方があり、弱電界状態から強電界状態に亘
つて常に良好な映像を実現するにはその両方を備
えている必要がある。
このような要求を満した画質調整回路は既に公
知であり、また、この回路をIC化したものも既
に実現されている。しかし、従来の回路では、シ
ヤープネスコントロール用の増幅回路とソフトネ
スコントロール用の増幅回路をそれぞれ設け、そ
の各増幅回路の利得を個別に制御するようにして
いるので、複雑な回路構成の採用を余儀なくされ
ている。また、IC化された従来回路に於いても、
上記各増幅回路の高域増強用或いは高域減衰用の
フイルタは全て外付け部品で構成されるため、
IC外の部品点数及び外付け用のピン数が多くな
ると云う欠点があつた。
知であり、また、この回路をIC化したものも既
に実現されている。しかし、従来の回路では、シ
ヤープネスコントロール用の増幅回路とソフトネ
スコントロール用の増幅回路をそれぞれ設け、そ
の各増幅回路の利得を個別に制御するようにして
いるので、複雑な回路構成の採用を余儀なくされ
ている。また、IC化された従来回路に於いても、
上記各増幅回路の高域増強用或いは高域減衰用の
フイルタは全て外付け部品で構成されるため、
IC外の部品点数及び外付け用のピン数が多くな
ると云う欠点があつた。
そこで、本発明はこのような欠点を解消した画
質調整回路を提案するものであり、以下、その一
実施例を図面を参照して説明する。
質調整回路を提案するものであり、以下、その一
実施例を図面を参照して説明する。
第１図は本発明による画質調整回路の一実施例
を示しており、破線で囲まれた部分IC化される
ようになつている。この回路に於いて、１はピ
ンを通つて映像信号がベースに導入されるエミツ
タホロワトランジスタＴ２７７及びインバーテイ
ツド・ダーリントン接続されてベース接地型とし
て動作するトランジスタＴ２７８，Ｔ２７９等を
備える主信号回路である。
を示しており、破線で囲まれた部分IC化される
ようになつている。この回路に於いて、１はピ
ンを通つて映像信号がベースに導入されるエミツ
タホロワトランジスタＴ２７７及びインバーテイ
ツド・ダーリントン接続されてベース接地型とし
て動作するトランジスタＴ２７８，Ｔ２７９等を
備える主信号回路である。
一方、２は上記映像信号を、ピン間に接続
された外付けのコンデンサC2，C3及び抵抗R2と
IC内の抵抗Ｒ３３９によつて２回微分して得る
信号を可変利得増幅する高域増幅回路であり、上
記微分信号の増幅用の差動対トランジスタＴ２８
３，Ｔ２８４及びこの差動対の利得をピンに印
加される直流電圧に応じて制御するトランジスタ
Ｔ２８５〜Ｔ２８７と定電流用のトランジスタＴ
２８８等から構成されている。そして、この回路
２では特に次の点を特徴としている。即ち、前記
差動対Ｔ２８３，Ｔ２８４のエミツタに接続され
たＴ２８５に対してＴ２８６，Ｔ２８７を差動対
接続し、その一方Ｔ２８６のコレクタを上記差動
対の出力を取り出す側のＴ２８３のコレクタに接
続すると共に、他方Ｔ２８７を電源（＋Vcc）に
接続し、このＴ２６５〜Ｔ２６７によつて定電流
用トランジスタＴ２８８の分流路を形成するよう
にした点がそれである。従つて、斯る構成に依れ
ば、Ｔ２８６，Ｔ２８７の各ベースには、第２図
に示す従来例のQ3，Q4よりも低いバイアス電圧
が印加されるので、そのＴ２８６，Ｔ２８７の各
ベース・コレクタ間電圧が大きくなる。このた
め、その各ベース・コレクタ間容量が上記従来例
に比べて無視でき、従つて、この容量による増幅
回路の周波数特性の劣化を解消できる訳である。
された外付けのコンデンサC2，C3及び抵抗R2と
IC内の抵抗Ｒ３３９によつて２回微分して得る
信号を可変利得増幅する高域増幅回路であり、上
記微分信号の増幅用の差動対トランジスタＴ２８
３，Ｔ２８４及びこの差動対の利得をピンに印
加される直流電圧に応じて制御するトランジスタ
Ｔ２８５〜Ｔ２８７と定電流用のトランジスタＴ
２８８等から構成されている。そして、この回路
２では特に次の点を特徴としている。即ち、前記
差動対Ｔ２８３，Ｔ２８４のエミツタに接続され
たＴ２８５に対してＴ２８６，Ｔ２８７を差動対
接続し、その一方Ｔ２８６のコレクタを上記差動
対の出力を取り出す側のＴ２８３のコレクタに接
続すると共に、他方Ｔ２８７を電源（＋Vcc）に
接続し、このＴ２６５〜Ｔ２６７によつて定電流
用トランジスタＴ２８８の分流路を形成するよう
にした点がそれである。従つて、斯る構成に依れ
ば、Ｔ２８６，Ｔ２８７の各ベースには、第２図
に示す従来例のQ3，Q4よりも低いバイアス電圧
が印加されるので、そのＴ２８６，Ｔ２８７の各
ベース・コレクタ間電圧が大きくなる。このた
め、その各ベース・コレクタ間容量が上記従来例
に比べて無視でき、従つて、この容量による増幅
回路の周波数特性の劣化を解消できる訳である。
また、３は上記差動対の一方のトランジスタＴ
２８３の出力電流を前記エミツタホロワＴ２７７
の出力電流に加算せしめるべくトランジスタＴ２
８０〜Ｔ２８２等からなる電流ミラー回路であ
り、この回路は次の点を特徴としている。即ち、
ミラー回路の出力トランジスタＴ２８０，Ｔ２８
２のコレクタを前記主信号回路１のインバーテイ
ツド・ダーリントン・トランジスタの一方Ｔ２７
８のエミツタに接続した構成がそれである。つま
り、インバーテイツド・ダーリントン・トランジ
スタＴ２７８，Ｔ２７９は、抵抗Ｒ２３９側にエ
ミツタを接続し、コレクタを抵抗Ｒ３３０側に接
続した１個のPNPトランジスタと見なせるから、
ここでは電流ミラー回路の出力をベース接地型の
トランジスタ増幅器の入力としていることにな
る。このようにすると、ベース接地型トランジス
タ即ちＴ２７８，Ｔ２７９のベースバイアス抵抗
Ｒ３３１，Ｒ３３２等はＴ２８０，Ｔ２８２の出
力容量と電気的に無関係となる。このため、第３
図に示す従来回路のようにQ10，Q11の出力容量
Co1，Co2（図中に破線で示す）とQ12のベースバ
イアス抵抗Rb1，Rb2によつてフイルタが形成さ
れることがなく、従つて、周波数特性が劣化しな
い訳である。しかも、ベース接地型の場合の電流
利得は略零であるから、Ｔ２７８，Ｔ２７９の接
合容量によるミラー積分効果の影響もないため、
周波数特性が一層改善されるのである。
２８３の出力電流を前記エミツタホロワＴ２７７
の出力電流に加算せしめるべくトランジスタＴ２
８０〜Ｔ２８２等からなる電流ミラー回路であ
り、この回路は次の点を特徴としている。即ち、
ミラー回路の出力トランジスタＴ２８０，Ｔ２８
２のコレクタを前記主信号回路１のインバーテイ
ツド・ダーリントン・トランジスタの一方Ｔ２７
８のエミツタに接続した構成がそれである。つま
り、インバーテイツド・ダーリントン・トランジ
スタＴ２７８，Ｔ２７９は、抵抗Ｒ２３９側にエ
ミツタを接続し、コレクタを抵抗Ｒ３３０側に接
続した１個のPNPトランジスタと見なせるから、
ここでは電流ミラー回路の出力をベース接地型の
トランジスタ増幅器の入力としていることにな
る。このようにすると、ベース接地型トランジス
タ即ちＴ２７８，Ｔ２７９のベースバイアス抵抗
Ｒ３３１，Ｒ３３２等はＴ２８０，Ｔ２８２の出
力容量と電気的に無関係となる。このため、第３
図に示す従来回路のようにQ10，Q11の出力容量
Co1，Co2（図中に破線で示す）とQ12のベースバ
イアス抵抗Rb1，Rb2によつてフイルタが形成さ
れることがなく、従つて、周波数特性が劣化しな
い訳である。しかも、ベース接地型の場合の電流
利得は略零であるから、Ｔ２７８，Ｔ２７９の接
合容量によるミラー積分効果の影響もないため、
周波数特性が一層改善されるのである。
一方、４はピンの前記直流電圧がベースに印
加されエミツタが抵抗Ｒ３４０を介して前記トラ
ンジスタＴ２８５のベースに接続されたトランジ
スタＴ２８９及びダイオードＤ３６からなるシヤ
ープ・ソフト切換兼制御回路であり、この回路は
前記エミツタホロワＴ２７７のベースに一端が接
続されたIC内のコンデンサC10と協働してバイパ
スフイルタを形成するトランジスタＴ２９０のイ
ンピーダンスを可変制御するようになつている。
そして、この回路４では次の点を特徴としてい
る。即ち、Ｔ２８９のベース・エミツタ間電圧を
VBE，D36のアノード・カソード間電圧をVDとす
ると、このＴ２８９及びＤ３６がオンの時にＲ３
４０を流れる電流即ちＴ２８９のエミツタ電流IE
はIE＝１／R340（VD−VBE）で与えられる。つまり、 Ｔ２８９のエミツタ電流は、ピンに印加される
直流電圧ではなく、この電圧に応じて変化する上
記電位差（VD−VBE）によつて制御されることに
なるから、上記エミツタ電流IEを微妙に変化させ
ることができる。このため、C10と協働してハイ
パスフイルタを形成するＴ２９０のエミツタ電
流、即ち、そのコレクタ・エミツタ間インピーダ
ンスを可変抵抗VR2によつてスムーズに変化させ
ることができる訳である。
加されエミツタが抵抗Ｒ３４０を介して前記トラ
ンジスタＴ２８５のベースに接続されたトランジ
スタＴ２８９及びダイオードＤ３６からなるシヤ
ープ・ソフト切換兼制御回路であり、この回路は
前記エミツタホロワＴ２７７のベースに一端が接
続されたIC内のコンデンサC10と協働してバイパ
スフイルタを形成するトランジスタＴ２９０のイ
ンピーダンスを可変制御するようになつている。
そして、この回路４では次の点を特徴としてい
る。即ち、Ｔ２８９のベース・エミツタ間電圧を
VBE，D36のアノード・カソード間電圧をVDとす
ると、このＴ２８９及びＤ３６がオンの時にＲ３
４０を流れる電流即ちＴ２８９のエミツタ電流IE
はIE＝１／R340（VD−VBE）で与えられる。つまり、 Ｔ２８９のエミツタ電流は、ピンに印加される
直流電圧ではなく、この電圧に応じて変化する上
記電位差（VD−VBE）によつて制御されることに
なるから、上記エミツタ電流IEを微妙に変化させ
ることができる。このため、C10と協働してハイ
パスフイルタを形成するＴ２９０のエミツタ電
流、即ち、そのコレクタ・エミツタ間インピーダ
ンスを可変抵抗VR2によつてスムーズに変化させ
ることができる訳である。
更に、５はインバーテイツド・ダーリントン接
続されたトランジスタＴ２９２，Ｔ２９３及びダ
イオードＤ３７〜Ｄ３９等からなるインピーダン
ス変換回路であり、前記主信号回路１のＴ２７９
のエミツタに現われた画質調整後の映像信号がト
ランジスタＴ２９１によつて水平、垂直ブラキン
グパルスが挿入されたのち、このインピーダンス
変換回路５を通つてピンに導出されるようにな
つているが、斯る点には特記すべき点はない。
続されたトランジスタＴ２９２，Ｔ２９３及びダ
イオードＤ３７〜Ｄ３９等からなるインピーダン
ス変換回路であり、前記主信号回路１のＴ２７９
のエミツタに現われた画質調整後の映像信号がト
ランジスタＴ２９１によつて水平、垂直ブラキン
グパルスが挿入されたのち、このインピーダンス
変換回路５を通つてピンに導出されるようにな
つているが、斯る点には特記すべき点はない。
なお、外付けの可変抵抗VR1，VR2の一方VR1
は輝度制御電圧作成用、他方VR2は画質制御電圧
作成用であり、コイルL1とコンデンサC1はカラ
ーサブキヤリア成分除去用のトラツプである。ま
た、IC内に示すVB1〜VB5はトランジスタのベー
スバイアス電圧を表わしている。
は輝度制御電圧作成用、他方VR2は画質制御電圧
作成用であり、コイルL1とコンデンサC1はカラ
ーサブキヤリア成分除去用のトラツプである。ま
た、IC内に示すVB1〜VB5はトランジスタのベー
スバイアス電圧を表わしている。
第１図の回路は以上の如く構成されており、次
にその動作の詳細を説明する。
にその動作の詳細を説明する。
先ず、可変抵抗VR2によつて高域増幅回路２の
Ｔ２８６，Ｔ２８７にＴ２８５と同じ大きさのベ
ースバイアスが印加されている状態を与え、今、
２回微分信号がピンに印加されていないと仮定
する。すると、この状態では、Ｔ２８８のエミツ
タ電流Ioに対してＴ２８５〜Ｔ２８７にはそれぞ
れ1/3Ioのエミツタ電流が流れ、そのうちＴ２８
５のエミツタ電流はＴ２８３とＴ２８４に分流さ
れるから、電流ミラー回路３のＴ２８１にはＴ２
８３，Ｔ２８６の各エミツタ電流の和即ち１／６Io ＋１／３Io＝１／２Ioのエミツタ電流が流れる。従つ て、Ｔ２８０にはそれと同じ1/2Ioのコレクタ電
流が流れる。そして、この電流は映像信号の大き
さに比例した主信号回路１内のＴ２７７のエミツ
タ電流と加算されてＴ２７８，Ｔ２７９に流れる
ことになる。
Ｔ２８６，Ｔ２８７にＴ２８５と同じ大きさのベ
ースバイアスが印加されている状態を与え、今、
２回微分信号がピンに印加されていないと仮定
する。すると、この状態では、Ｔ２８８のエミツ
タ電流Ioに対してＴ２８５〜Ｔ２８７にはそれぞ
れ1/3Ioのエミツタ電流が流れ、そのうちＴ２８
５のエミツタ電流はＴ２８３とＴ２８４に分流さ
れるから、電流ミラー回路３のＴ２８１にはＴ２
８３，Ｔ２８６の各エミツタ電流の和即ち１／６Io ＋１／３Io＝１／２Ioのエミツタ電流が流れる。従つ て、Ｔ２８０にはそれと同じ1/2Ioのコレクタ電
流が流れる。そして、この電流は映像信号の大き
さに比例した主信号回路１内のＴ２７７のエミツ
タ電流と加算されてＴ２７８，Ｔ２７９に流れる
ことになる。
この状態で第４図イの映像信号を２回微分して
得る信号（同図ロ）の例えば負側のパルスがピ
ンを通つて高域増幅回路２のＨ２８４のベースに
印加されると、このＴ２８４のエミツタ電流がそ
れによつてΔIoだけ減少する。このため、Ｔ２８
３のエミツタ電流即ちＴ２８０のコレクタ電流が
ΔIoだけ増加し、従つて、Ｔ２７９のエミツタに
現われる映像信号に正のパルスが付加されること
になる。同様に、２回微分信号の正側のパルスは
負パルスとして上記映像信号は負パルスとして上
記映像信号に付加されるので、結局、Ａ点の映像
信号は第２図ハのように立上り及び立下りが強調
される結果となる。その際、上記パルスの大きさ
は、可変抵抗VR2によつてＴ２８６，Ｔ２８７の
ベースバイアス電圧を変化させ、これによＴ２８
６〜Ｔ２８７の各エミツタ電流の分流比を変える
ことによつて調整できるので、所望のシヤープネ
ス・コントロールを行えることになる。即ち、
VR2の摺動子をアース側に近づけた時にＴ２８
６，Ｔ２８７のベースバイアス電圧が低下してＴ
２８５のエミツタ電流が増大し、その結果、上記
微分パルスの波高値が大きくなるのである。
得る信号（同図ロ）の例えば負側のパルスがピ
ンを通つて高域増幅回路２のＨ２８４のベースに
印加されると、このＴ２８４のエミツタ電流がそ
れによつてΔIoだけ減少する。このため、Ｔ２８
３のエミツタ電流即ちＴ２８０のコレクタ電流が
ΔIoだけ増加し、従つて、Ｔ２７９のエミツタに
現われる映像信号に正のパルスが付加されること
になる。同様に、２回微分信号の正側のパルスは
負パルスとして上記映像信号は負パルスとして上
記映像信号に付加されるので、結局、Ａ点の映像
信号は第２図ハのように立上り及び立下りが強調
される結果となる。その際、上記パルスの大きさ
は、可変抵抗VR2によつてＴ２８６，Ｔ２８７の
ベースバイアス電圧を変化させ、これによＴ２８
６〜Ｔ２８７の各エミツタ電流の分流比を変える
ことによつて調整できるので、所望のシヤープネ
ス・コントロールを行えることになる。即ち、
VR2の摺動子をアース側に近づけた時にＴ２８
６，Ｔ２８７のベースバイアス電圧が低下してＴ
２８５のエミツタ電流が増大し、その結果、上記
微分パルスの波高値が大きくなるのである。
次に、可変抵抗VR2を電源（＋Vcc）側に近ず
けて行くと、前記微分パルスの波高値が次第に小
さくなつて行く。そして、Ｔ２８６，Ｔ２８７の
ベースバイアスがＴ２８５のそれよりも高くなる
と、Ｔ２８６，Ｔ２８７がオン（飽和）状態にな
り、Ｔ２８５がオフ状態になる。このため、高域
増幅回路２が不動作状態になつてシヤープネス・
コントロールが停止される。更に、この状態から
ピンの電圧が上昇すると、切換兼制御回路４の
Ｔ２８９及びＤ３６が能動状態になる。従つて、
この状態では、その時のＴ２８９とＤ３６の前述
した電位差（VD−VBE）に応じたエミツタ電流が
Ｔ２８９に流れてＴ２９０がオン（能動）状態に
なる。このため、Ｔ２９０とC10からなるハイパ
スフイルタが主信号回路１のＴ２７７のベース
（Ｃ点）と電源（＋Vcc）即ちアースとの間に接
続されることになり、上記Ｔ２７７に入力される
映像信号の高域成分が減衰されるので、Ｂ点の映
像信号は第２図ニのように立上り、立下り部のピ
ークが緩やかになる。その際、上記高域成分の減
衰量はＴ２９０のコレクタ・エミツタ間インピー
ダンスに応じて変化するから、可変抵抗VR2によ
つて上記電位差（VD−VBE）を変化させれば、所
望のソフトネス・コントロールを行うことができ
る訳である。即ち、VR2の摺動子を電源（＋
Vcc）側に近ずけると、Ｔ２８９のエミツタ電流
が増加してＴ２９０のインピーダンスが小さくな
るので、高域の減衰量が大きくなるのである。
けて行くと、前記微分パルスの波高値が次第に小
さくなつて行く。そして、Ｔ２８６，Ｔ２８７の
ベースバイアスがＴ２８５のそれよりも高くなる
と、Ｔ２８６，Ｔ２８７がオン（飽和）状態にな
り、Ｔ２８５がオフ状態になる。このため、高域
増幅回路２が不動作状態になつてシヤープネス・
コントロールが停止される。更に、この状態から
ピンの電圧が上昇すると、切換兼制御回路４の
Ｔ２８９及びＤ３６が能動状態になる。従つて、
この状態では、その時のＴ２８９とＤ３６の前述
した電位差（VD−VBE）に応じたエミツタ電流が
Ｔ２８９に流れてＴ２９０がオン（能動）状態に
なる。このため、Ｔ２９０とC10からなるハイパ
スフイルタが主信号回路１のＴ２７７のベース
（Ｃ点）と電源（＋Vcc）即ちアースとの間に接
続されることになり、上記Ｔ２７７に入力される
映像信号の高域成分が減衰されるので、Ｂ点の映
像信号は第２図ニのように立上り、立下り部のピ
ークが緩やかになる。その際、上記高域成分の減
衰量はＴ２９０のコレクタ・エミツタ間インピー
ダンスに応じて変化するから、可変抵抗VR2によ
つて上記電位差（VD−VBE）を変化させれば、所
望のソフトネス・コントロールを行うことができ
る訳である。即ち、VR2の摺動子を電源（＋
Vcc）側に近ずけると、Ｔ２８９のエミツタ電流
が増加してＴ２９０のインピーダンスが小さくな
るので、高域の減衰量が大きくなるのである。
そして、このようにして画質調整された映像信
号がインピーダンス変換回路５を通つてピンに
導出される。その際、ピンに導出される映像信
号はダイオードＤ３８，Ｄ３９によつて直流レベ
ルがクランプされるようになつている。
号がインピーダンス変換回路５を通つてピンに
導出される。その際、ピンに導出される映像信
号はダイオードＤ３８，Ｄ３９によつて直流レベ
ルがクランプされるようになつている。
なお、前記高域増幅回路２では制御用（分流
用）トランジスタの一方Ｔ２８６のみが差動対ト
ランジスタのＴ２８３のコレクタに接続されてい
るが、上記差動対から差動出力を取り出すように
構成した場合は、制御用トランジスタＴ２８６，
Ｔ２８７の各々を差動対トランジスタＴ２８３，
Ｔ２８４の各コレクタに夫々接続すればよい。
用）トランジスタの一方Ｔ２８６のみが差動対ト
ランジスタのＴ２８３のコレクタに接続されてい
るが、上記差動対から差動出力を取り出すように
構成した場合は、制御用トランジスタＴ２８６，
Ｔ２８７の各々を差動対トランジスタＴ２８３，
Ｔ２８４の各コレクタに夫々接続すればよい。
本発明は以上の如きものであるから、シヤープ
ネス、ソフトネスの両コントロール機能を備える
画質調整回路を非常に簡単な回路構成で実現で
き、特にIC化の場合には外付け部品及び外付け
用のピン数を少なくすることができると云う利点
がある。
ネス、ソフトネスの両コントロール機能を備える
画質調整回路を非常に簡単な回路構成で実現で
き、特にIC化の場合には外付け部品及び外付け
用のピン数を少なくすることができると云う利点
がある。
第１図は本発明による画質調整回路の一実施例
を示す回路図、第２図及び第３図はその各部の回
路の従来例を示す図、第４図は第１図の回路の動
作を説明するための信号波形図である。 １：主信号回路、２：高域増幅回路、４：ソフ
ト・シヤープ切換兼制御回路、Ｔ２９０：可変イ
ンピーダンス素子として動作するトランジスタ、
C10：高域成分減衰フイルタ用のコンデンサ。
を示す回路図、第２図及び第３図はその各部の回
路の従来例を示す図、第４図は第１図の回路の動
作を説明するための信号波形図である。 １：主信号回路、２：高域増幅回路、４：ソフ
ト・シヤープ切換兼制御回路、Ｔ２９０：可変イ
ンピーダンス素子として動作するトランジスタ、
C10：高域成分減衰フイルタ用のコンデンサ。
Claims (1)
- １ 映像信号の高域成分の強調度合を直流バイア
ス電圧に応じて制御する高域増幅回路と、この回
路の直流バイアスの変化に応じて半導体素子を可
変インピーダンス制御するシヤープ・ソフト切換
兼制御回路と、前記半導体素子と協働して前記映
像信号の通路に介挿される高域減衰フイルタを構
成するコンデンサとを備え、前記シヤープ・ソフ
ト切換兼制御回路が高域増幅回路の不動作時に前
記フイルタを機能させるようにしてなる画質調整
回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55124938A JPS5748815A (en) | 1980-09-08 | 1980-09-08 | Picture quality adjusting circuit |
| AU74895/81A AU539756B2 (en) | 1980-09-08 | 1981-09-02 | Video tone control |
| US06/299,118 US4422095A (en) | 1980-09-08 | 1981-09-03 | Video tone control circuit |
| EP81107068A EP0047528B1 (en) | 1980-09-08 | 1981-09-08 | Video tone control circuit |
| DE8181107068T DE3169057D1 (en) | 1980-09-08 | 1981-09-08 | Video tone control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55124938A JPS5748815A (en) | 1980-09-08 | 1980-09-08 | Picture quality adjusting circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13098481A Division JPS57103417A (en) | 1981-08-20 | 1981-08-20 | Gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5748815A JPS5748815A (en) | 1982-03-20 |
| JPS6339146B2 true JPS6339146B2 (ja) | 1988-08-03 |
Family
ID=14897891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55124938A Granted JPS5748815A (en) | 1980-09-08 | 1980-09-08 | Picture quality adjusting circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4422095A (ja) |
| EP (1) | EP0047528B1 (ja) |
| JP (1) | JPS5748815A (ja) |
| AU (1) | AU539756B2 (ja) |
| DE (1) | DE3169057D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105379A (ja) * | 1983-11-11 | 1985-06-10 | Matsushita Electric Ind Co Ltd | 画質調整装置 |
| GB2160052A (en) * | 1984-04-26 | 1985-12-11 | Philips Electronic Associated | Video signal processing arrangement |
| GB2160051A (en) * | 1984-04-26 | 1985-12-11 | Philips Electronic Associated | Video signal processing arrangement |
| DE3540752A1 (de) * | 1985-11-16 | 1987-05-21 | Blaupunkt Werke Gmbh | Schaltungsanordnung mit steuerbarem verstaerkungsfaktor |
| KR920010186B1 (ko) * | 1990-10-30 | 1992-11-19 | 주식회사 금성사 | 비디오 카세트 레코더의 화상제어시스템 |
| JPH0799861B2 (ja) * | 1991-02-28 | 1995-10-25 | 松下電器産業株式会社 | 階調補正回路 |
| JP3255677B2 (ja) * | 1992-01-14 | 2002-02-12 | 松下電器産業株式会社 | 自動階調補正回路と輝度制御方法 |
| US6441866B1 (en) * | 1999-01-14 | 2002-08-27 | Omnivision Technologies, Inc. | Edge enhancement with background noise suppression in video image processing |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577152A (en) * | 1969-06-10 | 1971-05-04 | Nippon Columbia | Arrangement for color television receiver |
| US3852523A (en) * | 1973-04-09 | 1974-12-03 | Gen Electric | Circuit for color television receivers |
| US3931637A (en) * | 1973-06-13 | 1976-01-06 | Matsushita Electric Corporation Of America | Dual channel automatic picture sharpness control |
| JPS56698Y2 (ja) * | 1976-01-09 | 1981-01-09 | ||
| US4090217A (en) * | 1976-08-23 | 1978-05-16 | Gte Laboratories Incorporated | Automatic sharpness control circuit for a television receiver |
| US4081836A (en) * | 1976-11-30 | 1978-03-28 | The Magnavox Company | Luminance signal processor for providing signal enhancement |
| US4080627A (en) * | 1977-01-19 | 1978-03-21 | Gte Sylvania Incorporated | Aperture correction circuitry for a video correction system |
-
1980
- 1980-09-08 JP JP55124938A patent/JPS5748815A/ja active Granted
-
1981
- 1981-09-02 AU AU74895/81A patent/AU539756B2/en not_active Expired
- 1981-09-03 US US06/299,118 patent/US4422095A/en not_active Expired - Lifetime
- 1981-09-08 DE DE8181107068T patent/DE3169057D1/de not_active Expired
- 1981-09-08 EP EP81107068A patent/EP0047528B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0047528A2 (en) | 1982-03-17 |
| AU539756B2 (en) | 1984-10-11 |
| US4422095A (en) | 1983-12-20 |
| DE3169057D1 (en) | 1985-03-28 |
| EP0047528B1 (en) | 1985-02-20 |
| EP0047528A3 (en) | 1982-06-09 |
| JPS5748815A (en) | 1982-03-20 |
| AU7489581A (en) | 1982-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6339146B2 (ja) | ||
| JPS6121032B2 (ja) | ||
| CA1124844A (en) | Aperture correction signal processing circuit | |
| US4713627A (en) | Active filter with bootstrapping | |
| JPS6230324Y2 (ja) | ||
| US5126591A (en) | Electronic comparator device with hysteresis | |
| JP2725388B2 (ja) | 映像信号平均レベル検出回路 | |
| JP2577212B2 (ja) | 色ノイズ低減回路 | |
| JPS6113403B2 (ja) | ||
| JPS6258189B2 (ja) | ||
| JPH01183908A (ja) | フィルタ回路 | |
| JPH0145173Y2 (ja) | ||
| JPH073734Y2 (ja) | 映像ノイズリダクシヨン回路 | |
| JPH10247846A (ja) | 入力回路 | |
| JPS641783Y2 (ja) | ||
| KR790001472B1 (ko) | 이득 제어회로 | |
| JPS589414Y2 (ja) | 画質調整回路 | |
| KR940002242Y1 (ko) | 로우 패스 필터 회로 | |
| JPH0294806A (ja) | ハイレベルスライス回路 | |
| JPH065915B2 (ja) | 信号処理回路 | |
| JPS6372230A (ja) | 光受信回路 | |
| JPH08274563A (ja) | 信号のコアリング閾値を調整する回路 | |
| JPS5946472B2 (ja) | 陰極線管駆動装置 | |
| JPS58161424A (ja) | スイツチング回路 | |
| JPS6238903B2 (ja) |