JPS6336547B2 - - Google Patents
Info
- Publication number
- JPS6336547B2 JPS6336547B2 JP57079770A JP7977082A JPS6336547B2 JP S6336547 B2 JPS6336547 B2 JP S6336547B2 JP 57079770 A JP57079770 A JP 57079770A JP 7977082 A JP7977082 A JP 7977082A JP S6336547 B2 JPS6336547 B2 JP S6336547B2
- Authority
- JP
- Japan
- Prior art keywords
- svp
- program
- test
- loading
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はホストとサービスプロセツサからなる
システムにおけるプログラムのローデイング制御
方式に係り、特にプログラムをホスト側のメモリ
から直接サービスプロセツサのメモリにローデイ
ングする制御方式に関する。
システムにおけるプログラムのローデイング制御
方式に係り、特にプログラムをホスト側のメモリ
から直接サービスプロセツサのメモリにローデイ
ングする制御方式に関する。
(2) 従来技術と問題点
従来、ホスト（本体系）とサービスプロセツサ
（SVP）からなるシステムにおける、SVPを利用
した本体系の試験方式においては、テスト条件の
設定、変更のために、本体系からの制御により、
SVP側でプログラムにより行なつていた、この
場合ホスト側メモリの中にある試験プログラムの
中にSVP上で動作するプログラム（試験補助プ
ログラム）がある場合、該試験補助プログラムを
一時SVPフアイルの中に格納した後、SVPモニ
タの制御のもとにSVPのメモリにロードして実
行するため、時間が掛り過ぎるという欠点があつ
た。
（SVP）からなるシステムにおける、SVPを利用
した本体系の試験方式においては、テスト条件の
設定、変更のために、本体系からの制御により、
SVP側でプログラムにより行なつていた、この
場合ホスト側メモリの中にある試験プログラムの
中にSVP上で動作するプログラム（試験補助プ
ログラム）がある場合、該試験補助プログラムを
一時SVPフアイルの中に格納した後、SVPモニ
タの制御のもとにSVPのメモリにロードして実
行するため、時間が掛り過ぎるという欠点があつ
た。
(3) 発明の目的
本発明は前記欠点を解消して、速やかにホスト
のメモリから直接SVPメモリへローデイングす
る方式を提供することを目的とする。
のメモリから直接SVPメモリへローデイングす
る方式を提供することを目的とする。
(4) 発明の構成
該目的はSVP（サービスプロセツサ）上で動作
するプログラムがホスト側（本体系）にあるシス
テムにおいて、該SVP側のフアイルにダミープ
ログラムを置き、該ダミープログラムをSVPで
動作する前記プログラムが実行される前に、
SVPメモリ上にローデイングする手段と、該
SVPの制御の基に前記SVP上で動作するプログ
ラムをホスト側メモリからSVP側メモリに直接
ローデイングする手段を設けたことを特徴とする
プログラムのローデイング制御方式により達成さ
れる。
するプログラムがホスト側（本体系）にあるシス
テムにおいて、該SVP側のフアイルにダミープ
ログラムを置き、該ダミープログラムをSVPで
動作する前記プログラムが実行される前に、
SVPメモリ上にローデイングする手段と、該
SVPの制御の基に前記SVP上で動作するプログ
ラムをホスト側メモリからSVP側メモリに直接
ローデイングする手段を設けたことを特徴とする
プログラムのローデイング制御方式により達成さ
れる。
(5) 発明の実施例
以下本発明を図面を用いて詳細に説明する。第
１図は本発明の一実施例を示すSVPプログラム
の実行形式の構造を示す図である。
１図は本発明の一実施例を示すSVPプログラム
の実行形式の構造を示す図である。
図において、１１は制御テーブル、１２は実行
部である。第２図は本発明の一実施例を示すダミ
ープログラムと試験補助プログラムの関係を示す
図である。
部である。第２図は本発明の一実施例を示すダミ
ープログラムと試験補助プログラムの関係を示す
図である。
図において、２１は実行部Ａ、２２は実行部Ｂ
である。第３図は本発明の一実施例を示す試験補
助プログラムのローデイング過程を示す図であ
る。
である。第３図は本発明の一実施例を示す試験補
助プログラムのローデイング過程を示す図であ
る。
図において、３１はSVPフアイル、３２はダ
ミープログラム、３３はSVPモニタ、３４は試
験制御プログラム、３５は制御テーブル部、３６
は実行部Ｃ、３７はホストメモリ、３８は試験プ
ログラム、３９は試験補助プログラムである。
ミープログラム、３３はSVPモニタ、３４は試
験制御プログラム、３５は制御テーブル部、３６
は実行部Ｃ、３７はホストメモリ、３８は試験プ
ログラム、３９は試験補助プログラムである。
SVPプログラムの実行形式は制御テーブル１
１と実行部１２から構成される。ここで制御テー
ブル１１は他のSVPプログラムとのインターフ
エイス部であり実行部１１の内容により異なり
SVPモニタ３３により設定される。またダミー
プログラム３と試験プログラム３８内のSVPプ
ログラムの制御部１１の領域の大きさを等しくす
る。
１と実行部１２から構成される。ここで制御テー
ブル１１は他のSVPプログラムとのインターフ
エイス部であり実行部１１の内容により異なり
SVPモニタ３３により設定される。またダミー
プログラム３と試験プログラム３８内のSVPプ
ログラムの制御部１１の領域の大きさを等しくす
る。
第３図において、試験補助プログラムのローデ
イングについて説明すると、 SVPのIPL時に、SVPフアイル３１上のダミ
ープログラム３２をSVPメモリにロードする。
この動作はSVPモニタ３３が行う。この際、
制御テーブル部３５は確実にロードする必要が
あるが実行部３６は、領域が確保してあればよ
い。
イングについて説明すると、 SVPのIPL時に、SVPフアイル３１上のダミ
ープログラム３２をSVPメモリにロードする。
この動作はSVPモニタ３３が行う。この際、
制御テーブル部３５は確実にロードする必要が
あるが実行部３６は、領域が確保してあればよ
い。
試験システムが、試験補助プログラム３９を
使用時に、SVPメモリ上のダミープログラム
の実行部Ａ２１の上にホスト側メモリより試験
補助プログラム３９の実行部をロードする。
使用時に、SVPメモリ上のダミープログラム
の実行部Ａ２１の上にホスト側メモリより試験
補助プログラム３９の実行部をロードする。
以上により、SVPフアイル３１よりローデイ
ングされた場合と同じように、制御テーブル部３
５はSVPのIPL時に作成され、かつ実行部は試験
補助プログラムがホスト側より直接ロードされ
る。
ングされた場合と同じように、制御テーブル部３
５はSVPのIPL時に作成され、かつ実行部は試験
補助プログラムがホスト側より直接ロードされ
る。
この場合、試験プログラム３８運用中のローデ
イングは前記の処理のみとなる。
イングは前記の処理のみとなる。
(6) 発明の効果
以上説明したように本発明によれば、ホストメ
モリからSVPメモリに直接試験補助プログラム
がローデイングされ、処理速度が向上する効果が
ある。
モリからSVPメモリに直接試験補助プログラム
がローデイングされ、処理速度が向上する効果が
ある。
第１図は本発明の一実施例を示すSVPプログ
ラムの実行形式の構造を示す図である。第２図は
本発明の一実施例を示すダミープログラムと試験
補助プログラムの関係を示す図である。第３図は
本発明の一実施例を示す試験補助プログラムのロ
ーデイング過程を示す図である。 記号の説明、３１はSVPフアイル、３２はダ
ミープログラム、３３はSVPモニタ、３４は試
験制御プログラム、３５は制御テーブル部、３６
は実行部Ｃ、３７はホストメモリ、３８は試験プ
ログラム、３９は試験補助プログラム。
ラムの実行形式の構造を示す図である。第２図は
本発明の一実施例を示すダミープログラムと試験
補助プログラムの関係を示す図である。第３図は
本発明の一実施例を示す試験補助プログラムのロ
ーデイング過程を示す図である。 記号の説明、３１はSVPフアイル、３２はダ
ミープログラム、３３はSVPモニタ、３４は試
験制御プログラム、３５は制御テーブル部、３６
は実行部Ｃ、３７はホストメモリ、３８は試験プ
ログラム、３９は試験補助プログラム。
Claims (1)
- １ SVP（サービスプロセツサ）上で動作する試
験プログラムがホスト側（本体系）にあるシステ
ムにおいて、この試験プログラムを動作させるた
めの制御テーブルとこの試験プログラムのローデ
イング領域を確保する領域確保部を含むダミープ
ログラムをSVP側のフアイルに設け、このSVP
側フアイルから前記ダミープログラムを前記試験
プログラムの実行前にSVP側メモリにローデイ
ングする手段と、前記SVPの制御の基に前記
SVP上で動作する試験プログラムをホスト側メ
モリからSVP側メモリの前記領域確保部に直接
ローデイングする手段とを設けたことを特徴とす
るプログラムのローデイング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079770A JPS58197566A (ja) | 1982-05-12 | 1982-05-12 | プログラムのロ−デイング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079770A JPS58197566A (ja) | 1982-05-12 | 1982-05-12 | プログラムのロ−デイング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197566A JPS58197566A (ja) | 1983-11-17 |
| JPS6336547B2 true JPS6336547B2 (ja) | 1988-07-20 |
Family
ID=13699436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079770A Granted JPS58197566A (ja) | 1982-05-12 | 1982-05-12 | プログラムのロ−デイング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197566A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114136A (en) * | 1978-02-27 | 1979-09-06 | Hitachi Ltd | Microprogram loading system |
-
1982
- 1982-05-12 JP JP57079770A patent/JPS58197566A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114136A (en) * | 1978-02-27 | 1979-09-06 | Hitachi Ltd | Microprogram loading system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58197566A (ja) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0349004A3 (en) | Data processor capable of treating interrupt at a high speed | |
| JPS6336547B2 (ja) | ||
| JPS5851327A (ja) | 入出力制御システム | |
| JPS6336023B2 (ja) | ||
| JPS61276027A (ja) | オペレ−テイングシステムの記憶方式 | |
| JPS57164303A (en) | Programmable controller | |
| JP2551075B2 (ja) | オーバレイ構造プログラム実行方式 | |
| JPS6048559A (ja) | 初期プログラムロ−デイング処理装置 | |
| JPS59177660A (ja) | 電子計算機における診断結果のロギング方式 | |
| JPS595370A (ja) | 処理時間管理方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2507791B2 (ja) | デ―タ処理装置 | |
| JPS54109343A (en) | Microprogram load system | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPS62243032A (ja) | 情報処理装置 | |
| JPH02266431A (ja) | 情報処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS5595150A (en) | Information processing system | |
| JPS62276634A (ja) | 仮想計算機システム | |
| JPS6084659A (ja) | デ−タ処理装置 | |
| JPS63298657A (ja) | Ｉｐｌ方式 | |
| JPS62108335A (ja) | 入出力動作制御方式 | |
| JPS6252900B2 (ja) | ||
| JPH0772874B2 (ja) | 割込み受取り装置 |