JPS61276027A - オペレ−テイングシステムの記憶方式 - Google Patents
オペレ−テイングシステムの記憶方式Info
- Publication number
- JPS61276027A JPS61276027A JP11792985A JP11792985A JPS61276027A JP S61276027 A JPS61276027 A JP S61276027A JP 11792985 A JP11792985 A JP 11792985A JP 11792985 A JP11792985 A JP 11792985A JP S61276027 A JPS61276027 A JP S61276027A
- Authority
- JP
- Japan
- Prior art keywords
- program
- wcs
- monitoring
- written
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はオペレーティングシステムのモニタプログラ
ムの記憶方式に関し、特にオペレーティングシステムの
一部のファームウェア化に関するものである。
ムの記憶方式に関し、特にオペレーティングシステムの
一部のファームウェア化に関するものである。
第２図は従来の装置を示すブロック図であって、図にお
いて＋１）は中央処理装置（以下ＣＰＵと略記する）、
（２１は主記憶装置（以下ＭＭＵ と略記する）である
。
いて＋１）は中央処理装置（以下ＣＰＵと略記する）、
（２１は主記憶装置（以下ＭＭＵ と略記する）である
。
オペレーティングシステムのモニタプログラムは補助記
憶装置に格納されていてＩＰＬ（イニシャル・プログラ
ム・ロード）Ｋ際しＭＭＵ （２）に書込まれる。また
、ＩＰＬに際し主プログラムもま次ＭＭＵ＋２１に書込
まれる。
憶装置に格納されていてＩＰＬ（イニシャル・プログラ
ム・ロード）Ｋ際しＭＭＵ （２）に書込まれる。また
、ＩＰＬに際し主プログラムもま次ＭＭＵ＋２１に書込
まれる。
第３図はオペレーティングシステムのモニタプログラム
（３）を示す図であり第３図に示すような各種のモニタ
プログラムが・ある。
（３）を示す図であり第３図に示すような各種のモニタ
プログラムが・ある。
ＣＰＵ （１１において主プログラムを実行している場
合、モニタプログラム（３）に制御が移されると、ＭＭ
Ｕ（２１から読出されたモニタ１ａグラムによって、そ
のモニタプログラムを実行するためＲＯＭ（続出し専用
メモリ）に固定的に記憶されているプログラムが起動さ
れて実行される。
合、モニタプログラム（３）に制御が移されると、ＭＭ
Ｕ（２１から読出されたモニタ１ａグラムによって、そ
のモニタプログラムを実行するためＲＯＭ（続出し専用
メモリ）に固定的に記憶されているプログラムが起動さ
れて実行される。
〔発明が解決しようとする問題点３
以上のように従来の方式では、ＭＭＵ（２１に格納され
ているモニタプログラムが実行される当っては、１命令
毎にインストラクションレジスタに読出され、これが解
読されて、その結果によりマイクロプログラムが起動さ
れ、そのマイクロプログラムの制御によって実行されて
いるため、オーバヘッドタイム（ｏｖｅｒ ｈｅａｄ
ｔｉｍｅ ） が大きくなるという所に問題があった
。
ているモニタプログラムが実行される当っては、１命令
毎にインストラクションレジスタに読出され、これが解
読されて、その結果によりマイクロプログラムが起動さ
れ、そのマイクロプログラムの制御によって実行されて
いるため、オーバヘッドタイム（ｏｖｅｒ ｈｅａｄ
ｔｉｍｅ ） が大きくなるという所に問題があった
。
この発明は上記のような問題点を解決するためになされ
たもので、モニタプログラムを実行するためのオーバヘ
ッドタイムを減少することを目的としている。
たもので、モニタプログラムを実行するためのオーバヘ
ッドタイムを減少することを目的としている。
この発明では、実行頻度の高いモニタ部分をファームウ
ェア化することによってオーバヘッドタイムを減少した
。
ェア化することによってオーバヘッドタイムを減少した
。
この発明によるファームウェア化ではモニタプログラム
を直接実行できるようなマイクロプログラムの形で書込
み可能制御記憶装置にロードして、このマイクロプログ
ラムを直接読出して実施するようにしたのでモニタの処
理速度が向上する。
を直接実行できるようなマイクロプログラムの形で書込
み可能制御記憶装置にロードして、このマイクロプログ
ラムを直接読出して実施するようにしたのでモニタの処
理速度が向上する。
マイクロプログラム等の制御情報の記憶に使用する書込
み可能な記憶装置、あるいはその領域はｗｒｉｔａｂｌ
ｅ ｃｏｎｔｒｏｌ ｓｔｏｒａｇｅ又はｗｒｉｔａｂ
ｌｅ ｃｏｎｔｒｏｌｍｅｍｏｒｙ （書込み可能記
憶装置、以下ＷＣ８と略記する）と称されている。この
ような目的にはＦＲＯＭ（ｐｒｏｇｒａｒｎｍａｂｌｅ
ｒｅａｄ −ｏｎｌｙ ｍｅｍｏｒｙ ）が ０用い
られる場合もあるがＲＡＭで構成したＷＣ８を用いた方
が書換えが可能となって融通性が向上する。
み可能な記憶装置、あるいはその領域はｗｒｉｔａｂｌ
ｅ ｃｏｎｔｒｏｌ ｓｔｏｒａｇｅ又はｗｒｉｔａｂ
ｌｅ ｃｏｎｔｒｏｌｍｅｍｏｒｙ （書込み可能記
憶装置、以下ＷＣ８と略記する）と称されている。この
ような目的にはＦＲＯＭ（ｐｒｏｇｒａｒｎｍａｂｌｅ
ｒｅａｄ −ｏｎｌｙ ｍｅｍｏｒｙ ）が ０用い
られる場合もあるがＲＡＭで構成したＷＣ８を用いた方
が書換えが可能となって融通性が向上する。
以下この発明の実施例を図面について説明する。
第１図はこの発明の一実施例を示すブロック図で、第２
図と同一符号は同−又は相当部分を示し、（４）はＷＣ
８である。ＭＭＵＩ２１もＷＣ８（４）も一般には揮発
性メモリによって構成されるので、不揮発性の補助記憶
装置からＩＰＬ時に書込みが行われる。
図と同一符号は同−又は相当部分を示し、（４）はＷＣ
８である。ＭＭＵＩ２１もＷＣ８（４）も一般には揮発
性メモリによって構成されるので、不揮発性の補助記憶
装置からＩＰＬ時に書込みが行われる。
ＷＣＳ ＋４） ｉ−１実行頻度の高いモニタの部分を
ファームウェア化する為に設けられるので、ＷＣ８＋４
）の中にはその部分のプログラムをマイクロプログラム
の形で作成し直接実行することができるプログラムの形
としたものが書込まれる。
ファームウェア化する為に設けられるので、ＷＣ８＋４
）の中にはその部分のプログラムをマイクロプログラム
の形で作成し直接実行することができるプログラムの形
としたものが書込まれる。
其他のプログラムは、すなわち、ＷＣ８（４）に書込ま
れなかったモニタの部分をも含めて、ＭＭＵ［２１に書
込まれる。ＭＭＵ ＋２１から読出されるモニタプログ
ラムは、第２図に示す場合と同様にその命令文を解釈し
て、その解釈にもとづきＲＯＭ等に格納されているマイ
クロプログラムを実行することになる。ＷＣ８［４１か
ら読出されたモニタプログラムは直接実行される。
れなかったモニタの部分をも含めて、ＭＭＵ［２１に書
込まれる。ＭＭＵ ＋２１から読出されるモニタプログ
ラムは、第２図に示す場合と同様にその命令文を解釈し
て、その解釈にもとづきＲＯＭ等に格納されているマイ
クロプログラムを実行することになる。ＷＣ８［４１か
ら読出されたモニタプログラムは直接実行される。
ナベでのモニタプログラムについてそのモニタプログラ
ムがＷＣ８１４１に格納されているか否かを示すフラグ
を記憶するテーブルを設け、ＣＰＵ（１１はそのテーブ
ルを参照してＷＣＳ ＋４）又ｔｌ；ｔ ＭＭＵ（２１
のいずれによりて処理するかの切挾えを行う。
ムがＷＣ８１４１に格納されているか否かを示すフラグ
を記憶するテーブルを設け、ＣＰＵ（１１はそのテーブ
ルを参照してＷＣＳ ＋４）又ｔｌ；ｔ ＭＭＵ（２１
のいずれによりて処理するかの切挾えを行う。
ＷＣ８１４１を標準実装すれば、ＭＭＵ（２１のモニタ
プログラム記憶領域を削減することが可能となる。この
時、ＷＣ８＋４１に記憶されているファームウェアロジ
ックをサブルーチン化し、ＭＭＵ１２１内に記憶される
専プログラムからファームウェアコールで呼び出す方式
にすることにより、コーリングシーケンスの簡略化が可
能となる。
プログラム記憶領域を削減することが可能となる。この
時、ＷＣ８＋４１に記憶されているファームウェアロジ
ックをサブルーチン化し、ＭＭＵ１２１内に記憶される
専プログラムからファームウェアコールで呼び出す方式
にすることにより、コーリングシーケンスの簡略化が可
能となる。
以上のようにこの発明によれば、従来のようにＭＭＵに
格納されている命令ｆ！：１命令毎命令−処理していた
マイクロプログラム制御方式を、実行頻度の高いモニタ
部分をファームウェア化してＷＣ８に記憶させることに
よシオーバへラドタイムの減少ならびにマルチジョブの
実行性能の向上に対して効果がある。
格納されている命令ｆ！：１命令毎命令−処理していた
マイクロプログラム制御方式を、実行頻度の高いモニタ
部分をファームウェア化してＷＣ８に記憶させることに
よシオーバへラドタイムの減少ならびにマルチジョブの
実行性能の向上に対して効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の装Ｗ、を示すブロック図、第３図は＠２図の主
記憶装置に格納されているモニタプログラムの構成を示
す図である。 （１）はＣＰＵ 、し）は高Ｃ、（４）はＷＣ８である
。 尚、各図中同一符号は同−又は相当部分を示す。
は従来の装Ｗ、を示すブロック図、第３図は＠２図の主
記憶装置に格納されているモニタプログラムの構成を示
す図である。 （１）はＣＰＵ 、し）は高Ｃ、（４）はＷＣ８である
。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 計算機のオペレーティングシステムのモニタプログラム
の一部をマイクロプロセッサで直接実行できるマイクロ
プログラムの形で記憶し、イニシャル・プログラム・ロ
ード時に書込み可能制御記憶装置に書込む手段、 上記モニタプログラムの各部分について上記書込み可能
制御記憶装置に書込まれている部分であるか否かを示す
フラグを記憶するテーブル、オペレーティングシステム
のモニタプログラムを実行するとき上記テーブルを参照
し、上記書込み可能制御記憶装置に書込まれている部分
は上記書込み可能制御記憶装置によって実行する手段を
備えたオペレーティングシステムの記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11792985A JPS61276027A (ja) | 1985-05-31 | 1985-05-31 | オペレ−テイングシステムの記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11792985A JPS61276027A (ja) | 1985-05-31 | 1985-05-31 | オペレ−テイングシステムの記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276027A true JPS61276027A (ja) | 1986-12-06 |
Family
ID=14723696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11792985A Pending JPS61276027A (ja) | 1985-05-31 | 1985-05-31 | オペレ−テイングシステムの記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276027A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526233A (ja) * | 2001-01-26 | 2004-08-26 | デルタ サーチ ラブズ インコーポレイテッド | オペレーティングシステムなしでｃｐｕおよびデバイスを管理するモジュラーマイクロコントローラ |
| JP2008186352A (ja) * | 2007-01-31 | 2008-08-14 | Nec Computertechno Ltd | コンピュータシステム、コンピュータシステムにおける命令リトライ方法及びプログラム |
-
1985
- 1985-05-31 JP JP11792985A patent/JPS61276027A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526233A (ja) * | 2001-01-26 | 2004-08-26 | デルタ サーチ ラブズ インコーポレイテッド | オペレーティングシステムなしでｃｐｕおよびデバイスを管理するモジュラーマイクロコントローラ |
| JP2008186352A (ja) * | 2007-01-31 | 2008-08-14 | Nec Computertechno Ltd | コンピュータシステム、コンピュータシステムにおける命令リトライ方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61276027A (ja) | オペレ−テイングシステムの記憶方式 | |
| JPH0218729B2 (ja) | ||
| JPS6336547B2 (ja) | ||
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS6156816B2 (ja) | ||
| JPH02270032A (ja) | ローディング方式 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JPS6228858A (ja) | 初期プログラムのロ−ド方法 | |
| JPS6315345A (ja) | プログラムの分割読込機能を有するエミユレ−タ装置 | |
| JPH01185729A (ja) | オーバレイ構造プログラム実行方式 | |
| JPS58114136A (ja) | メモリ制御方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH02130040U (ja) | ||
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH03231334A (ja) | タスク切り替え制御方式 | |
| JPH0363827A (ja) | レジスタ退避方式 | |
| JPS62108335A (ja) | 入出力動作制御方式 | |
| JPS629437A (ja) | マイクロプログラム制御装置 | |
| JPS63228224A (ja) | プログラム修正方法 | |
| JPH0281227A (ja) | プログラム実行制御方式 | |
| JPS61264444A (ja) | 中央処理装置のデ−タ処理方式 | |
| JPH02130039U (ja) | ||
| JPH02105935A (ja) | マイクロプログラム制御装置 | |
| JPS63180156A (ja) | プログラムロ−ド方式 |