JPS63228224A - プログラム修正方法 - Google Patents
プログラム修正方法Info
- Publication number
- JPS63228224A JPS63228224A JP62061863A JP6186387A JPS63228224A JP S63228224 A JPS63228224 A JP S63228224A JP 62061863 A JP62061863 A JP 62061863A JP 6186387 A JP6186387 A JP 6186387A JP S63228224 A JPS63228224 A JP S63228224A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- division unit
- flow
- batch
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004048 modification Effects 0.000 title claims abstract description 18
- 238000012986 modification Methods 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 27
- 230000011218 segmentation Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータシステムにおけるプログラム修正
方式に関し、特に運用中のシステムプログラム等の動的
な修正方式に関する。
方式に関し、特に運用中のシステムプログラム等の動的
な修正方式に関する。
従来、狭義のオペレーティングシステムであるシステム
プログラム等の修正は、コンピュータシステムのシステ
ム生成時またはシステム立上げ前に、予め作成されたパ
ッチ指示ステートメントに従ってその修正を行なってい
た。
プログラム等の修正は、コンピュータシステムのシステ
ム生成時またはシステム立上げ前に、予め作成されたパ
ッチ指示ステートメントに従ってその修正を行なってい
た。
上述した従来のプログラム修正方式では、システム生成
時またはシステム立上げ前に、システムプログラム等の
修正を行なわなければならず、システム運用中にシステ
ムプログラム等を修正することができないという欠点が
ある。
時またはシステム立上げ前に、システムプログラム等の
修正を行なわなければならず、システム運用中にシステ
ムプログラム等を修正することができないという欠点が
ある。
本発明はこのような従来の欠点を解決したもので、その
目的は、システム運用中にシステムプロダラム等の修正
が可能な方式を提供することにある。
目的は、システム運用中にシステムプロダラム等の修正
が可能な方式を提供することにある。
本発明は上記目的を達成するために、プログラムを複数
の部分に分割しこの分割単位で主記憶装置とバフキング
ストアとの間でロード、アンロードを行なう、セグメン
テーション方式、ページング方式あるいはセグメンテー
ション・ページング方式などの方式を採用する仮想記憶
システムにおけるプログラム修正方式において、 セグメントページなどの分割単位の修正情報をファイル
に登録すると共に、この入力された修正情報で修正すべ
きセグメントなどの分割単位が修正要求されている旨を
その分割単位対応の記憶手段に設定する指示手段を有し
、 前記プログラムの分割単位の不在割込みの発生時、この
分割単位をバッキングストアから主記憶装置にロードし
、このロードした分割単位対応の前記記憶手段に修正要
求すべき旨が設定されているときは、前記ファイルに登
録されたその分割単位対応の修正情報に基づいてその分
割単位の内容を修正すると共に前記記憶手段の設定情報
の更新と不在状態の解除を行なうようにしている。
の部分に分割しこの分割単位で主記憶装置とバフキング
ストアとの間でロード、アンロードを行なう、セグメン
テーション方式、ページング方式あるいはセグメンテー
ション・ページング方式などの方式を採用する仮想記憶
システムにおけるプログラム修正方式において、 セグメントページなどの分割単位の修正情報をファイル
に登録すると共に、この入力された修正情報で修正すべ
きセグメントなどの分割単位が修正要求されている旨を
その分割単位対応の記憶手段に設定する指示手段を有し
、 前記プログラムの分割単位の不在割込みの発生時、この
分割単位をバッキングストアから主記憶装置にロードし
、このロードした分割単位対応の前記記憶手段に修正要
求すべき旨が設定されているときは、前記ファイルに登
録されたその分割単位対応の修正情報に基づいてその分
割単位の内容を修正すると共に前記記憶手段の設定情報
の更新と不在状態の解除を行なうようにしている。
システム運用中に成るプログラムの成る分割単位の内容
を修正したい場合、指示手段により、その分割単位の修
正情報をファイルに登録し、その分割単位が修正要求さ
れている旨をその分割単位対応の記憶手段に設定してお
く。
を修正したい場合、指示手段により、その分割単位の修
正情報をファイルに登録し、その分割単位が修正要求さ
れている旨をその分割単位対応の記憶手段に設定してお
く。
その後、上記修正要求された分割単位が主記憶装置上に
なく不在セグメント割込みなどの不在割込みが発生する
と、その分割単位はバッキングストアから主記憶装置に
ロードされるが、その際、分割単位対応の記憶手段の内
容が調べられ、修正要求されている分割単位については
、前記ファイルに登録された修正情報に基づいて内容が
修正され、修正済である旨が対応する記憶手段に設定さ
れると共にその分割単位の主記憶装置上における存在、
不存在を示す情報が更新されることにより不在状態が解
除される。
なく不在セグメント割込みなどの不在割込みが発生する
と、その分割単位はバッキングストアから主記憶装置に
ロードされるが、その際、分割単位対応の記憶手段の内
容が調べられ、修正要求されている分割単位については
、前記ファイルに登録された修正情報に基づいて内容が
修正され、修正済である旨が対応する記憶手段に設定さ
れると共にその分割単位の主記憶装置上における存在、
不存在を示す情報が更新されることにより不在状態が解
除される。
(実施例)
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の実施例の構成を表す図である。
この実施例は、バッチ指示ステートメントの入力手段2
0と、パッチ指示手段10と、不在セグメント割込み発
生時に呼出される不在セグメント処理手段11と、不在
セグメント処理手段11から呼出されるバッチ処理手段
12と、バッチファイル40及びシステムプログラム等
のプログラム50が格納される主記憶装置I30と、バ
ッキングストアディスク装置60とから構成される。
0と、パッチ指示手段10と、不在セグメント割込み発
生時に呼出される不在セグメント処理手段11と、不在
セグメント処理手段11から呼出されるバッチ処理手段
12と、バッチファイル40及びシステムプログラム等
のプログラム50が格納される主記憶装置I30と、バ
ッキングストアディスク装置60とから構成される。
主記憶装置30上のプログラム50には、セグメント5
3と、このセグメント53のセグメント記述子51及び
セグメント53の属性を定義したセグメントヘッダ52
が図示され、バッキングストアディスク装置60にはテ
ンロードされたセグメント63(セグメント53に対応
する)が図示されている。セグメント記述子51には、
セグメント53が主記憶値”fl 30上に存在するか
否かを表示する存在表示フラグ(以下Pフラグと称す)
511があり、セグメントヘッダ52にはバッチ要求状
態フラグ(以下Mフラグと称す)521がある。バッチ
ファイル40には内部バッチ形式に変換されたバッチ4
1が含まれる。なお、本実施例では成るセグメントがバ
ッチ要求されているか否かを示す情報をセグメントヘッ
ダ52にMフラグ521として持たせたが、セグメント
記述子51やその他の記憶手段に設定するようにしても
良い。
3と、このセグメント53のセグメント記述子51及び
セグメント53の属性を定義したセグメントヘッダ52
が図示され、バッキングストアディスク装置60にはテ
ンロードされたセグメント63(セグメント53に対応
する)が図示されている。セグメント記述子51には、
セグメント53が主記憶値”fl 30上に存在するか
否かを表示する存在表示フラグ(以下Pフラグと称す)
511があり、セグメントヘッダ52にはバッチ要求状
態フラグ(以下Mフラグと称す)521がある。バッチ
ファイル40には内部バッチ形式に変換されたバッチ4
1が含まれる。なお、本実施例では成るセグメントがバ
ッチ要求されているか否かを示す情報をセグメントヘッ
ダ52にMフラグ521として持たせたが、セグメント
記述子51やその他の記憶手段に設定するようにしても
良い。
第1図において、システム運用中に、バッチ指示ステー
トメントの入力手段20から修正対象となるプログラム
、セグメントの情報や修正イメージ等を含む公知のパン
チ指示ステートメントを入力すると、このバッチ指示ス
テートメントはバッチ指示手段】0へ渡される。
トメントの入力手段20から修正対象となるプログラム
、セグメントの情報や修正イメージ等を含む公知のパン
チ指示ステートメントを入力すると、このバッチ指示ス
テートメントはバッチ指示手段】0へ渡される。
パッチ指示手段10は、このパンチ指示ステートメント
を受付けると、文法チェックを行ない、正しければ内部
バッチ形式に変換してパソチファ・イル40にバッチ4
1として格納する。そして、このバッチ41の適用対象
となるセグメント53が現に主記憶装置30上に存在す
れば、バッキングストアディスフ装置760上のセグメ
ント63の位置にアンロードし、そのセグメント記述子
51のPフラグ511をオフにし、且つセグメント53
のセグメントヘッダ52におけるMフラグをオンにして
パッチ要求状態に設定する。またパッチ41の適用対象
となるセグメント53が既にアンロードされていれば、
セグメントヘッダ52におけるMフラグをオンにする処
理だけを行なう。
を受付けると、文法チェックを行ない、正しければ内部
バッチ形式に変換してパソチファ・イル40にバッチ4
1として格納する。そして、このバッチ41の適用対象
となるセグメント53が現に主記憶装置30上に存在す
れば、バッキングストアディスフ装置760上のセグメ
ント63の位置にアンロードし、そのセグメント記述子
51のPフラグ511をオフにし、且つセグメント53
のセグメントヘッダ52におけるMフラグをオンにして
パッチ要求状態に設定する。またパッチ41の適用対象
となるセグメント53が既にアンロードされていれば、
セグメントヘッダ52におけるMフラグをオンにする処
理だけを行なう。
その後、主記憶装置30上のプログラム50が実行中に
セグメント53ヘアクセスすると、本実施例ではパッチ
適用対象としたセグメント53を必ずアンロード状態に
してPフラグ511をオフとしている為、不在セグメン
ト割込みが発生する。この不在セグメント割込みの発生
により、不在セグメント処理手段11が呼出される。
セグメント53ヘアクセスすると、本実施例ではパッチ
適用対象としたセグメント53を必ずアンロード状態に
してPフラグ511をオフとしている為、不在セグメン
ト割込みが発生する。この不在セグメント割込みの発生
により、不在セグメント処理手段11が呼出される。
不在セグメント処理手段11は、不在セグメント割込み
の原因となったセグメン1−63をバッキングストアデ
ィスク装置60から主記憶装置30上のプログラム50
に読出し、セグメント53としてロードする。次に、こ
のセグメント53がパッチ要求状態か否かを認識するた
めに、セグメント53のセグメントヘッダ52における
Mフラグ521をチェックする。
の原因となったセグメン1−63をバッキングストアデ
ィスク装置60から主記憶装置30上のプログラム50
に読出し、セグメント53としてロードする。次に、こ
のセグメント53がパッチ要求状態か否かを認識するた
めに、セグメント53のセグメントヘッダ52における
Mフラグ521をチェックする。
このMフラグ521がオンならパッチ要求状態なのでパ
ンチ処理手段12を呼出し、パッチ処理手段12はこれ
に応答してパンチファイル40から内部パッチ形式のパ
ッチ41を見つけ出してセグメント53にパッチ処理を
行なう。このパンチ処理が行なわれた後、不在セグメン
ト処理手段11は、上記Mフラグ521をオフとする。
ンチ処理手段12を呼出し、パッチ処理手段12はこれ
に応答してパンチファイル40から内部パッチ形式のパ
ッチ41を見つけ出してセグメント53にパッチ処理を
行なう。このパンチ処理が行なわれた後、不在セグメン
ト処理手段11は、上記Mフラグ521をオフとする。
また、不在セグメント処理手段11は、Mフラグ521
のオン、オフにかかわらず、ロードしたセグメントにつ
いては、不在セグメント状態を解除するためにそのセグ
メント識別子におけるPフラグ511をオンにする。
のオン、オフにかかわらず、ロードしたセグメントにつ
いては、不在セグメント状態を解除するためにそのセグ
メント識別子におけるPフラグ511をオンにする。
以上が本実施例の概略動作であるが、以下、パッチ指示
手段10.不在セグメント処理手段11およびパッチ処
理手段12の各動作を図面を参照して説明する。
手段10.不在セグメント処理手段11およびパッチ処
理手段12の各動作を図面を参照して説明する。
(1)先ず、バッチ指示手段10の動作を、その処理例
を示す第3図に従って説明する。
を示す第3図に従って説明する。
フロー100
バッチ指示手段10は起動されると、先ず現在利用可能
なパッチファイルエントリをパッチファイル40から見
つけてそこに位置付ける。第2図はバッチファイルエン
トリの構成例を示し、内部パッチ形式のパッチが格納さ
れるパッチ格納域aと、パッチ適用フラグが格納される
フラグ格納域すとから構成されている。
なパッチファイルエントリをパッチファイル40から見
つけてそこに位置付ける。第2図はバッチファイルエン
トリの構成例を示し、内部パッチ形式のパッチが格納さ
れるパッチ格納域aと、パッチ適用フラグが格納される
フラグ格納域すとから構成されている。
フロー101
パッチ指示ステートメントの入力手段20から一つのパ
ッチ指示ステートメントを入力する。
ッチ指示ステートメントを入力する。
フロー102
上記入力したパッチ指示ステートメントがパッチ指示ス
テートメントの入力の終了を示す終了ステートメントか
否かをチェックする。終了ステートメントであればフロ
ー110へ移行し、そうでなければフロー103へ進む
。
テートメントの入力の終了を示す終了ステートメントか
否かをチェックする。終了ステートメントであればフロ
ー110へ移行し、そうでなければフロー103へ進む
。
フロー103
フロー101で入力したパンチ指示ステートメントの文
法チェックを行なう。
法チェックを行なう。
フロー104
フロー103の文法チェックの結果を判別し、不正なら
ばフロー109へ移行し、正常であればフロー105へ
進む。
ばフロー109へ移行し、正常であればフロー105へ
進む。
フロー105
フロー104で正常と判定されたバッチ指示ステートメ
ントを内部パッチ形式に変換する。
ントを内部パッチ形式に変換する。
フロー106
フロー105で変換された内部パッチ形式のパンチをパ
ンチファイル40中の現在利用可能なパンチファイルエ
ントリにおけるパッチ格納域aに格納する。
ンチファイル40中の現在利用可能なパンチファイルエ
ントリにおけるパッチ格納域aに格納する。
フロー107
上記バッチファイルエントリのフラグ格納域すにおける
パッチ適用フラグをオフにする。
パッチ適用フラグをオフにする。
フロー108
パッチファイル40から次に利用可能なバッチファイル
エントリを得て位置付け、フロー101へ戻る。
エントリを得て位置付け、フロー101へ戻る。
フロー109
ここでは、バッチ指示ステートメントがエラーであるこ
とをバッチ指示ステートメントの入力手段20に表示す
る。
とをバッチ指示ステートメントの入力手段20に表示す
る。
フロー110
フロー102で終了ステートメントが判別されたとき即
ち1以上のバッチ指示ステートメントの入力完了時、今
回入力された一連のバッチ指示ステートメントに基づい
て生成されたバッチの最初のバッチファイルエントリに
位置付ける。
ち1以上のバッチ指示ステートメントの入力完了時、今
回入力された一連のバッチ指示ステートメントに基づい
て生成されたバッチの最初のバッチファイルエントリに
位置付ける。
フロー111
今回入力された一連のパッチ指示ステートメントに基づ
いて生成されたバッチのバッチファイルエントリを全て
処理したか否かをチェックする。
いて生成されたバッチのバッチファイルエントリを全て
処理したか否かをチェックする。
そして、全て処理していれば本手順を終了し、そうでな
ければフロー112へ進む。
ければフロー112へ進む。
フロー112
現在注目中のバッチファイルエントリのパンチ格納域a
に格納されたバッチ中に予め付加されているパンチ適用
場所の指定情報から、パッチ適用対象となるセグメント
を判別する。
に格納されたバッチ中に予め付加されているパンチ適用
場所の指定情報から、パッチ適用対象となるセグメント
を判別する。
フロー113
フロー112で判別されたバッチ適用対象セグメントが
主i[l!憶上に存在するか否かを判別する。存在すれ
ばフロー114へ進み、存在しなければフロー116へ
進む。
主i[l!憶上に存在するか否かを判別する。存在すれ
ばフロー114へ進み、存在しなければフロー116へ
進む。
フロー114
フロー112で判別したセグメントをバッキングストア
ディスク装置!160にアンロードする。
ディスク装置!160にアンロードする。
フロー115
フロー114でアンロードしたセグメントのセグメント
記述子51のPフラグ511をオフにする。
記述子51のPフラグ511をオフにする。
フロー116
フロー114でアンロードしたセグメント或いはフロー
113で既にアンロードされていると判別されたセグメ
ントのセグメントへラダ52のMフラグ521をオンに
する。
113で既にアンロードされていると判別されたセグメ
ントのセグメントへラダ52のMフラグ521をオンに
する。
フロー117
次のバッチファイルエントリに位置付けてフロー111
へ戻る。
へ戻る。
(2)次に、不在セグメント処理手段11の動作を、そ
の処理例を示す第4図に従って説明する。
の処理例を示す第4図に従って説明する。
フロー200
不在セグメント処理手段11は不在セグメント割込みの
発生により呼出されると、先ず、不在セグメントをバッ
キングストアディスク装置60より主記憶装置30にロ
ードする。
発生により呼出されると、先ず、不在セグメントをバッ
キングストアディスク装置60より主記憶装置30にロ
ードする。
フロー201
フロー200でロードしたセグメントのセグメントヘッ
ダ52におけるMフラグ521をチェックする。
ダ52におけるMフラグ521をチェックする。
その結果、Mフラグ521がオフならばフロー204へ
移行し、オンならば当該セグメントはバッチ適用対象セ
グメントであることからフロー202へ進む゛。
移行し、オンならば当該セグメントはバッチ適用対象セ
グメントであることからフロー202へ進む゛。
フロー202
バッチ処理手段12を呼出し、当該セグメントに対する
パンチ処理を行なわせる。
パンチ処理を行なわせる。
フロー203
フロー202により呼出されたパンチ処理手段12によ
る一連のバッチ処理が終了した時点で、当該セグメント
のセグメントヘッダ52におけるMフラグ521をオフ
にする。
る一連のバッチ処理が終了した時点で、当該セグメント
のセグメントヘッダ52におけるMフラグ521をオフ
にする。
フロー204
フロー201でMフラグ521がオフと判別された場合
、フロー201でMフラグ521がオンと判別されフロ
ー202でバッチ処理された場合とも、セグメント53
のセグメント記述子51のPフラグ511をオンにして
不在状態を解除する。
、フロー201でMフラグ521がオンと判別されフロ
ー202でバッチ処理された場合とも、セグメント53
のセグメント記述子51のPフラグ511をオンにして
不在状態を解除する。
(3)次に、バッチ処理手段12の動作を、その処理例
を示す第5図に従って説明する。
を示す第5図に従って説明する。
フロー301
パンチ処理手段12は不在セグメント処理手段11から
呼出されると、先ず、バッチファイル40の最初のバッ
チファイルエントリに位置付ける。
呼出されると、先ず、バッチファイル40の最初のバッ
チファイルエントリに位置付ける。
フロー302
バッチファイル40中の全てのパンチファイルエントリ
に対する処理が終了したか否かをチェックする。全て処
理していれば本手順を終了し、そうでなければフロー3
03へ進む。
に対する処理が終了したか否かをチェックする。全て処
理していれば本手順を終了し、そうでなければフロー3
03へ進む。
フロー303
現在注目中のバッチファイルエントリは今回のバッチ適
用対象セグメントに対するものか否かをチェックする。
用対象セグメントに対するものか否かをチェックする。
今回のバッチ適用対象セグメントに対するものでなけれ
ばファイル307へ移行し、そうであればファイル30
4へ進む。
ばファイル307へ移行し、そうであればファイル30
4へ進む。
フロー304
フロー303でバッチ適用対象セグメントに対するもの
と判別されたバッチファイルエントリのバッチ適用フラ
グがオンか否かをチェックする。パンチ適用フラグがオ
ンであるなら即ち処理済であるならフロー307へ移行
し、オフであればフロー305へ進む。
と判別されたバッチファイルエントリのバッチ適用フラ
グがオンか否かをチェックする。パンチ適用フラグがオ
ンであるなら即ち処理済であるならフロー307へ移行
し、オフであればフロー305へ進む。
フロー305
該当バッチファイlレニントリ中のバッチに基づき、該
当セグメントにバッチ処理を行なう。
当セグメントにバッチ処理を行なう。
フロー306
フロー305で処理されたバッチファイルエントリのバ
ッチ適用フラグをオンにする。
ッチ適用フラグをオンにする。
フロー307
次のバッチファイルエントリに位置付けてフロー302
へ戻る。
へ戻る。
以上本発明の実施例について説明したが、本発明は以上
の実施例に限定されずその他各種の付加変更が可能であ
る0例えば、本発明は不在割込みを契機にプログラムの
修正を行なうため、必ず修正対象とするセグメントを一
度は不在状態にしなければならず、その為に本実施例で
はバッチ適用対象のセグメントが主記憶装置30上にあ
ればバッチ指示手段10でアンロードするようにしたが
、修正対象となるセグメントがアンロードの対象となり
得るものであり、且つ修正されるまでの時間が多少長く
かかっても良い場合には、パッチ指示手段10でアンロ
ードすることなくシステム運用に伴う自然な次の不在割
込みを待つように構成することもできる。また、上記実
施例はセグメンテーション方式の仮想記憶システムに本
発明を適用したが、ページング方式や、セグメンテーシ
ョン方式とページング方式とを組合わせたセグメンテー
ション・ページング方式に対しても適用可能である。
の実施例に限定されずその他各種の付加変更が可能であ
る0例えば、本発明は不在割込みを契機にプログラムの
修正を行なうため、必ず修正対象とするセグメントを一
度は不在状態にしなければならず、その為に本実施例で
はバッチ適用対象のセグメントが主記憶装置30上にあ
ればバッチ指示手段10でアンロードするようにしたが
、修正対象となるセグメントがアンロードの対象となり
得るものであり、且つ修正されるまでの時間が多少長く
かかっても良い場合には、パッチ指示手段10でアンロ
ードすることなくシステム運用に伴う自然な次の不在割
込みを待つように構成することもできる。また、上記実
施例はセグメンテーション方式の仮想記憶システムに本
発明を適用したが、ページング方式や、セグメンテーシ
ョン方式とページング方式とを組合わせたセグメンテー
ション・ページング方式に対しても適用可能である。
以上説明したように、本発明は、不在セグメント割込み
などの不在割込みを契機として、ロードされたセグメン
トなどの分割単位が修正要求されているか否かを判断し
、修正要求されているときは、予めファイルに登録され
た修正情報に基づいて修正を行なうものであり、システ
ム運用中にシステムプログラム等の修正を行なうことが
可能となる。従って、本発明を、例えば24時間無停止
で連続運転されるようなコンピュータシステムに適用す
れば非常に有効である。
などの不在割込みを契機として、ロードされたセグメン
トなどの分割単位が修正要求されているか否かを判断し
、修正要求されているときは、予めファイルに登録され
た修正情報に基づいて修正を行なうものであり、システ
ム運用中にシステムプログラム等の修正を行なうことが
可能となる。従って、本発明を、例えば24時間無停止
で連続運転されるようなコンピュータシステムに適用す
れば非常に有効である。
第1図は本発明の実施例の構成図、
第2図はバッチファイルエントリの構成例を示す図、
第3図はパッチ指示手段10の処理例の流れ図、第4図
は不在セグメント処理手段11の処理例の流れ図および
、 第5図はバッチ処理手段12の処理例の流れ図である。 図において、10・・・パンチ指示手段、11・・・不
在セグメント処理手段、12・・・バッチ処理手段、2
0・・・バッチ指示ステートメントの入力手段、30・
・・主記憶装置、40・・・パンチファイル、41・・
・内部形式に変換されたバッチ、50・・・プログラム
、51・・・セグメント記述子、52・・・セグメント
ヘッダ、53・・・セグメント、60・・・バッキング
ストアディスク装置、63・・・バッキングストアにア
ンロードされたセグメント、511・・・存在表示フラ
グ(Pフラグ)、521・・・バッチ要求状態フラグ(
Mフラグ)。
は不在セグメント処理手段11の処理例の流れ図および
、 第5図はバッチ処理手段12の処理例の流れ図である。 図において、10・・・パンチ指示手段、11・・・不
在セグメント処理手段、12・・・バッチ処理手段、2
0・・・バッチ指示ステートメントの入力手段、30・
・・主記憶装置、40・・・パンチファイル、41・・
・内部形式に変換されたバッチ、50・・・プログラム
、51・・・セグメント記述子、52・・・セグメント
ヘッダ、53・・・セグメント、60・・・バッキング
ストアディスク装置、63・・・バッキングストアにア
ンロードされたセグメント、511・・・存在表示フラ
グ(Pフラグ)、521・・・バッチ要求状態フラグ(
Mフラグ)。
Claims (1)
- 【特許請求の範囲】 プログラムを複数の部分に分割し該分割単位で主記憶装
置とバッキングストアとの間でロード、アンロードを行
なう仮想記憶システムにおけるプログラム修正方式にお
いて、 前記分割単位の修正情報をファイルに登録すると共に、
該入力された修正情報で修正すべき分割単位が修正要求
されている旨を該分割単位対応の記憶手段に設定する指
示手段を有し、 前記プログラムの分割単位の不在割込みの発生時、該分
割単位を前記バッキングストアから前記主記憶装置にロ
ードし、該ロードした分割単位対応の前記記憶手段に修
正要求すべき旨が設定されているときは、前記ファイル
に登録された該分割単位対応の修正情報に基づいて該分
割単位の内容を修正すると共に前記記憶手段の設定情報
の更新と不在状態の解除を行なうようにしたことを特徴
とするプログラム修正方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62061863A JPH07111681B2 (ja) | 1987-03-17 | 1987-03-17 | プログラム修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62061863A JPH07111681B2 (ja) | 1987-03-17 | 1987-03-17 | プログラム修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63228224A true JPS63228224A (ja) | 1988-09-22 |
JPH07111681B2 JPH07111681B2 (ja) | 1995-11-29 |
Family
ID=13183380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62061863A Expired - Fee Related JPH07111681B2 (ja) | 1987-03-17 | 1987-03-17 | プログラム修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07111681B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5972542A (ja) * | 1982-10-20 | 1984-04-24 | Hitachi Ltd | オブジエクトプログラム修正方式 |
-
1987
- 1987-03-17 JP JP62061863A patent/JPH07111681B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5972542A (ja) * | 1982-10-20 | 1984-04-24 | Hitachi Ltd | オブジエクトプログラム修正方式 |
Also Published As
Publication number | Publication date |
---|---|
JPH07111681B2 (ja) | 1995-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9104425B2 (en) | Apparatus and method for handling exception events | |
EP0464615A2 (en) | Microcomputer equipped with DMA controller | |
JP2000242484A (ja) | 制御プログラムの変更方法 | |
JPS63228224A (ja) | プログラム修正方法 | |
JP2004326331A (ja) | 不正メモリアクセス検知方法及びそのプログラム | |
JPH04373026A (ja) | プログラム中断方法 | |
JP3425724B2 (ja) | システム無中断プログラム切替え方法 | |
JPS6327733B2 (ja) | ||
JPH0554141B2 (ja) | ||
JPH0262633A (ja) | プログラム間通知方式 | |
JPH03103924A (ja) | データ処理装置 | |
JPH07152574A (ja) | プログラムローディング方式 | |
JPS62125437A (ja) | 付加プロセツサの制御方法 | |
JPS62196742A (ja) | メモリ常駐モジユ−ルのデ−タ収集方式 | |
JPS6010337B2 (ja) | 仮想記憶制御装置 | |
JPS6353650A (ja) | 計算機 | |
JPH02304624A (ja) | 情報処理装置 | |
JPH0363827A (ja) | レジスタ退避方式 | |
JPH07200283A (ja) | 常駐ロードモジュールの入れ換えシステム | |
JPH05143331A (ja) | 仮想記憶制御における命令中断情報制御方式 | |
JPH0359727A (ja) | マイクロプロセッサにおける退避・復元方式 | |
JPH01116851A (ja) | プログラムのロード制御方式 | |
JPS61255440A (ja) | プログラム中断制御方式 | |
JPH01142942A (ja) | レジスタ退避方式 | |
JPS60214046A (ja) | 異常終了処理制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |