JPS63180156A - プログラムロ−ド方式 - Google Patents
プログラムロ−ド方式Info
- Publication number
- JPS63180156A JPS63180156A JP1163687A JP1163687A JPS63180156A JP S63180156 A JPS63180156 A JP S63180156A JP 1163687 A JP1163687 A JP 1163687A JP 1163687 A JP1163687 A JP 1163687A JP S63180156 A JPS63180156 A JP S63180156A
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage device
- external storage
- execution
- loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 claims abstract description 8
- 230000010365 information processing Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムロード方式に関し、特に外部記憶装
置に格納されたプログラムを主記憶装置の実行プログラ
ムエリアにロードするプログラムロード方式に関する。
置に格納されたプログラムを主記憶装置の実行プログラ
ムエリアにロードするプログラムロード方式に関する。
従来、この種のプログラムロード方式は、外部記憶装置
に格納された機械語で作成されたプログラムおよび制御
言語プログラム(以下「プログラム」という)を実行す
るとき、最初に実行に必要なプログラムのみを主記憶装
置ヘロードし、プログラムの実行を開始し、実行中の必
要に応じ他のプログラムを外部記憶装置から主記憶装置
ヘロードしプログラムの実行を行っている。
に格納された機械語で作成されたプログラムおよび制御
言語プログラム(以下「プログラム」という)を実行す
るとき、最初に実行に必要なプログラムのみを主記憶装
置ヘロードし、プログラムの実行を開始し、実行中の必
要に応じ他のプログラムを外部記憶装置から主記憶装置
ヘロードしプログラムの実行を行っている。
しかし、上述した従来のプログラムロード方式はプログ
ラム実行中必要に応じて外部記憶装置からプログラムの
ロードを行っていて、同一のプログラムを実行できる規
模の異なる処理装置においても、全(同じ上記の方式を
とっている。このためロード回数の多いプログラムの場
合には、その都度外部記憶装置へのアクセスが発生し、
プログラムの実行速度を遅くさせると言う欠点がある。
ラム実行中必要に応じて外部記憶装置からプログラムの
ロードを行っていて、同一のプログラムを実行できる規
模の異なる処理装置においても、全(同じ上記の方式を
とっている。このためロード回数の多いプログラムの場
合には、その都度外部記憶装置へのアクセスが発生し、
プログラムの実行速度を遅くさせると言う欠点がある。
このことは規模の大きい処理装置では主記憶装置の大部
分を有効に使用しないことがあり、また、そのプログラ
ムの終了までプログラムが格納されている外部記憶装置
を他の目的に使用できないという欠点がある。
分を有効に使用しないことがあり、また、そのプログラ
ムの終了までプログラムが格納されている外部記憶装置
を他の目的に使用できないという欠点がある。
本発明の目的は主記憶装置の容量の大きい処理装置にお
いては、一旦外部記憶装置に格納されているプログラム
の全てを主記憶装置に複写することにより、主記憶装置
の実行プログラムエリアへ。
いては、一旦外部記憶装置に格納されているプログラム
の全てを主記憶装置に複写することにより、主記憶装置
の実行プログラムエリアへ。
のロードが速やかに行なわれるプログラムロード方式を
提供することにある。
提供することにある。
本発明のプログラムロード方式は、中央処理装置と主記
憶装置と外部記憶装置と外部記憶装置入出力制御部とを
備えた情報処理装置において、外部記憶装置に格納され
ているプログラムを主記憶装置の所定の位置へ複写する
プログラム複写機構と、主記憶装置へ複写されたプログ
ラムを実行可能な形式で主記憶装置へロードするプログ
ラムロード機構とを有して構成される。
憶装置と外部記憶装置と外部記憶装置入出力制御部とを
備えた情報処理装置において、外部記憶装置に格納され
ているプログラムを主記憶装置の所定の位置へ複写する
プログラム複写機構と、主記憶装置へ複写されたプログ
ラムを実行可能な形式で主記憶装置へロードするプログ
ラムロード機構とを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例のブロック図で、第1図は中
央処理装置1と、複写プログラムエリア21と実行プロ
グラムエリア22とを有する主記憶装置2と、プログラ
ム複写機構3と、プログラムロード機構4と、外部記憶
装置入出力制御部5と、機械語で作成されたプログラム
および制御言語プログラムを含むプログラム61を格納
する外部記憶装置6とで構成されている。この構成にお
いて、中央処理装置1は実行プログラムエリア22に格
納されているプログラムを実行し、プログラム複写機構
3は外部記憶装置6に格納されているプログラム61を
外部記憶装置入出力制御部5を介して複写プログラムエ
リア21に複写する。
央処理装置1と、複写プログラムエリア21と実行プロ
グラムエリア22とを有する主記憶装置2と、プログラ
ム複写機構3と、プログラムロード機構4と、外部記憶
装置入出力制御部5と、機械語で作成されたプログラム
および制御言語プログラムを含むプログラム61を格納
する外部記憶装置6とで構成されている。この構成にお
いて、中央処理装置1は実行プログラムエリア22に格
納されているプログラムを実行し、プログラム複写機構
3は外部記憶装置6に格納されているプログラム61を
外部記憶装置入出力制御部5を介して複写プログラムエ
リア21に複写する。
また、プログラムロード機構4は複写プログラムエリア
21に複写されたプログラムを、実行プログラムエリア
22に格納する。
21に複写されたプログラムを、実行プログラムエリア
22に格納する。
次に、第1図の動作について説明を進めると、外部記憶
装置6に格納されているプログラムの実行要求が発生す
ると、その要求はプログラム複写機構3に通知され、こ
の機構3は外部記憶装置入出力制御部5を介して、外部
記憶装置6に格納されているプログラム61を主記憶装
置2の所定の位置へ複写する。複写終了と同時に外部記
憶装置6は他の目的に使用可能となる。プログラム複写
機構3はその後の制御をプログラムロード機構4に渡し
、プログラムロード機構4は複写プログラムエリア21
から必要なプログラムを実行プログラムエリア22ヘロ
ードし、プログラムの実行開始を中央処理装置1へ通知
してプログラムの実行が開始される。プログラム実行中
に他に必要なプログラムのロード要求がそのプログラム
から発行されると、主記憶装置2からプログラムロード
機構4にロード要求がなされ、プログラムロード機構4
は要求のプログラムを複写プログラムエリア21から実
行プログラムエリア22にロードし、その後、プログラ
ムの実行を再開させる。
装置6に格納されているプログラムの実行要求が発生す
ると、その要求はプログラム複写機構3に通知され、こ
の機構3は外部記憶装置入出力制御部5を介して、外部
記憶装置6に格納されているプログラム61を主記憶装
置2の所定の位置へ複写する。複写終了と同時に外部記
憶装置6は他の目的に使用可能となる。プログラム複写
機構3はその後の制御をプログラムロード機構4に渡し
、プログラムロード機構4は複写プログラムエリア21
から必要なプログラムを実行プログラムエリア22ヘロ
ードし、プログラムの実行開始を中央処理装置1へ通知
してプログラムの実行が開始される。プログラム実行中
に他に必要なプログラムのロード要求がそのプログラム
から発行されると、主記憶装置2からプログラムロード
機構4にロード要求がなされ、プログラムロード機構4
は要求のプログラムを複写プログラムエリア21から実
行プログラムエリア22にロードし、その後、プログラ
ムの実行を再開させる。
以上説明したように本発明は、外部記憶装置に格納され
ているプログラムの実体を一時的に主記憶装置へ複写し
、以後プログラムのロードは主記憶装置に複写された実
体から行うことにより、ロード回数の多いプログラムで
は従来のロード方式に比べ、主記憶装置からのロードで
あるため実行速度が向上し、かつ、プログラムを主記憶
装置へ複写した時点で、外部記憶装置を他の目的に使用
できるという効果がある。
ているプログラムの実体を一時的に主記憶装置へ複写し
、以後プログラムのロードは主記憶装置に複写された実
体から行うことにより、ロード回数の多いプログラムで
は従来のロード方式に比べ、主記憶装置からのロードで
あるため実行速度が向上し、かつ、プログラムを主記憶
装置へ複写した時点で、外部記憶装置を他の目的に使用
できるという効果がある。
第1図は本発明の一実施例のブロック図である。
1・・・中央処理装置、2・・・主記憶装置、3・・・
プログラム複写機構、4・・・プログラムロード機構、
5・・・外部記憶装置入出力制御部、6・・・外部記憶
装置、21・・・複写プログラムエリア、22・・・実
行プログラムエリア、61・・・プログラム。 ター。 $ 7 m
プログラム複写機構、4・・・プログラムロード機構、
5・・・外部記憶装置入出力制御部、6・・・外部記憶
装置、21・・・複写プログラムエリア、22・・・実
行プログラムエリア、61・・・プログラム。 ター。 $ 7 m
Claims (1)
- 中央処理装置と主記憶装置と外部記憶装置と外部記憶装
置入出力制御部とを備え、機械語で作成されたプログラ
ムおよび制御言語プログラム(以下「プログラム」とい
う)を前記外部記憶装置から前記主記憶装置へ実行可能
形式でロードし前記プログラムを実行する情報処理装置
において、前記外部記憶装置から前記プログラムを前記
主記憶装置の所定の位置へ複写するプログラム複写機構
と、前記主記憶装置の所定の位置に複写されたプログラ
ムを前記情報処理装置で実行可能な形式で前記主記憶装
置の実行プログラムエリアにロードするプログラムロー
ド機構とを有することを特徴とするプログラムロード方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1163687A JPS63180156A (ja) | 1987-01-20 | 1987-01-20 | プログラムロ−ド方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1163687A JPS63180156A (ja) | 1987-01-20 | 1987-01-20 | プログラムロ−ド方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63180156A true JPS63180156A (ja) | 1988-07-25 |
Family
ID=11783432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1163687A Pending JPS63180156A (ja) | 1987-01-20 | 1987-01-20 | プログラムロ−ド方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63180156A (ja) |
-
1987
- 1987-01-20 JP JP1163687A patent/JPS63180156A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100413915B1 (ko) | 마이크로프로세서에기초한컴퓨터시스템과,그구동방법및그를위한백업시스템 | |
JPH03278126A (ja) | 計算機システム立上げ方式 | |
JPS63180156A (ja) | プログラムロ−ド方式 | |
JPS62169243A (ja) | プログラムロ−ド方式 | |
JPH0465733A (ja) | バックアップファイル作成装置 | |
JPS63113637A (ja) | ハツシユ・テ−ブル・エントリ排他処理方式 | |
JPH03182945A (ja) | 主記憶内データ転送方式 | |
JPH01185729A (ja) | オーバレイ構造プログラム実行方式 | |
JPS6273335A (ja) | スタツク管理方式 | |
JPS62276634A (ja) | 仮想計算機システム | |
JPH01234950A (ja) | プログラムの復元再開処理方式 | |
JPS62194559A (ja) | 仮想記憶システムにおけるプログラムのメモリスケジユ−ル方式 | |
JPH01281531A (ja) | プログラムロード方式 | |
JPS63128442A (ja) | 周期起動タスク制御装置 | |
JPH03160547A (ja) | データ処理装置の入出力バッファ制御方法 | |
JPH0844570A (ja) | プログラム実行システム及び方法 | |
JPH04157532A (ja) | プログラム及びデータのロード制御方式 | |
JPH0216652A (ja) | ミッシングページ処理方式 | |
JPH0476734A (ja) | ページ・チェックポイント処理方式 | |
JPH03191430A (ja) | システム共用プログラムの高速ロード方式 | |
JPH0371235A (ja) | マルチタスク中断再起動装置 | |
JPH01284941A (ja) | 情報処理装置 | |
JPH01282646A (ja) | セグメントベースレジスタの固定化メモリアクセス方式 | |
JPH0233630A (ja) | 仮想イメージの環境定数制御方法 | |
JPH03240135A (ja) | Ct装置 |