JPH01284941A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01284941A JPH01284941A JP63115908A JP11590888A JPH01284941A JP H01284941 A JPH01284941 A JP H01284941A JP 63115908 A JP63115908 A JP 63115908A JP 11590888 A JP11590888 A JP 11590888A JP H01284941 A JPH01284941 A JP H01284941A
- Authority
- JP
- Japan
- Prior art keywords
- request
- store
- subsequent
- data
- store request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の記憶部へのアクセス制御に関す
る。
る。
従来、この種の情報処理装置はデータ処理部と記憶部と
を有し、前記データ処理部は前記記憶部へのストアリク
エスト作成終了時に、該ストアリクエストに伴うストア
データが未確定なものについて、前記ストアリクエスト
を前記ストアデータ確定まで保持できる複数のバッファ
を持ち、後続のリクエストのうち前記バッファに保持さ
れているストアリクエストの実行により何ら影響を受け
ないストアリクエストあるいはロードリクエストについ
て先に発行し、また、後続のストアリクエストとバッフ
ァに保持されているストアリクエストのアドレスが一致
した時にバッファされている該アドレス一致の検出され
たストアリクエストが実行された後、後続のストアリク
エストが実行されていた。
を有し、前記データ処理部は前記記憶部へのストアリク
エスト作成終了時に、該ストアリクエストに伴うストア
データが未確定なものについて、前記ストアリクエスト
を前記ストアデータ確定まで保持できる複数のバッファ
を持ち、後続のリクエストのうち前記バッファに保持さ
れているストアリクエストの実行により何ら影響を受け
ないストアリクエストあるいはロードリクエストについ
て先に発行し、また、後続のストアリクエストとバッフ
ァに保持されているストアリクエストのアドレスが一致
した時にバッファされている該アドレス一致の検出され
たストアリクエストが実行された後、後続のストアリク
エストが実行されていた。
上述した従来の情報処理装置は、バッファに保持されて
いるストアリクエスト１が実行されて記憶部にストアデ
ータ１をストアしたとしても、ストアデータ１をロード
する事なく、後続のストアリクエスト２によってストア
データ２に書き換えられる事が予測できるにもがかわら
ず、゛ストアリクエスト１を実行後ストアリクエスト２
を実行してしまい、無駄な時間を費やしてしまうという
欠点がある。
いるストアリクエスト１が実行されて記憶部にストアデ
ータ１をストアしたとしても、ストアデータ１をロード
する事なく、後続のストアリクエスト２によってストア
データ２に書き換えられる事が予測できるにもがかわら
ず、゛ストアリクエスト１を実行後ストアリクエスト２
を実行してしまい、無駄な時間を費やしてしまうという
欠点がある。
本発明の構成は、データ処理部と記憶部とを有し、前記
データ処理部は前記記憶部へのストアリクエスト作成終
了時、該ストアリクエストに伴うストアデータが未確定
なものについて、前記ストアリクエストを前記ストアデ
ータ確定まで保持できる複数のバッファを持ち、後続の
リクエストのうち前記バッファに保持されているストア
リクエストの実行により何ら影響を受けないストアリク
エストあるいはロードリクエストについて先にリクエス
トを発行する情報処理装置に於いて、前記後続のストア
リクエストと前記バッファに保持されているストアリク
エストとのアドレスが一致した時にそのバッファに保持
されている該アドレス一致が検出されたストアリクエス
トを無効化する後続リクエストチェック回路を含んで構
成される事を特徴とする。
データ処理部は前記記憶部へのストアリクエスト作成終
了時、該ストアリクエストに伴うストアデータが未確定
なものについて、前記ストアリクエストを前記ストアデ
ータ確定まで保持できる複数のバッファを持ち、後続の
リクエストのうち前記バッファに保持されているストア
リクエストの実行により何ら影響を受けないストアリク
エストあるいはロードリクエストについて先にリクエス
トを発行する情報処理装置に於いて、前記後続のストア
リクエストと前記バッファに保持されているストアリク
エストとのアドレスが一致した時にそのバッファに保持
されている該アドレス一致が検出されたストアリクエス
トを無効化する後続リクエストチェック回路を含んで構
成される事を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、１
はデータ処理部、２は記憶部、３はリクエスト作成回路
、４はリクエスト中継レジスタ、５はストアリクエスト
バッファ群、６は後続リクエストチェック回路、７はリ
クエスト出力回路である。
はデータ処理部、２は記憶部、３はリクエスト作成回路
、４はリクエスト中継レジスタ、５はストアリクエスト
バッファ群、６は後続リクエストチェック回路、７はリ
クエスト出力回路である。
データ処理部１に於いて、リクエスト作成回路３により
記憶部２をアクセスするリクエストが作成され、そのう
ちストアリクエストでストアデータが未確定なものは、
ストアリクエストバッファ群５にバッファされる。
記憶部２をアクセスするリクエストが作成され、そのう
ちストアリクエストでストアデータが未確定なものは、
ストアリクエストバッファ群５にバッファされる。
通常のストアデータ、ロードデータはリクエスト中継レ
ジスタ４を介して、リクエスト出方回路７により記憶部
２にリクエストが発行されるが、ストアリクエストバッ
ファ群５にストアリクエストがバッファされている場合
、後続のリクエストが入力されるリクエスト中継レジス
タ４の内容とストアリクエストバッファ群５の内容が後
続リクエストチェック回路６によって比較チエツクされ
る。
ジスタ４を介して、リクエスト出方回路７により記憶部
２にリクエストが発行されるが、ストアリクエストバッ
ファ群５にストアリクエストがバッファされている場合
、後続のリクエストが入力されるリクエスト中継レジス
タ４の内容とストアリクエストバッファ群５の内容が後
続リクエストチェック回路６によって比較チエツクされ
る。
後続リクエストのアドレスがバッファされているストア
リクエストのアドレスと重複しない場合、後続リクエス
トはリクエスト出力回路７により記憶部２に発行される
。後続リクエストがロードリクエストで、がっ、バッフ
ァされているストアリクエストとアドレスが重複する場
合、該ロードリクエスト以後のリクエストはアドレスの
重複したバッファされているストアリクエストが実行さ
れるまで待たされる。
リクエストのアドレスと重複しない場合、後続リクエス
トはリクエスト出力回路７により記憶部２に発行される
。後続リクエストがロードリクエストで、がっ、バッフ
ァされているストアリクエストとアドレスが重複する場
合、該ロードリクエスト以後のリクエストはアドレスの
重複したバッファされているストアリクエストが実行さ
れるまで待たされる。
後続リクエストがストアリクエストで、かつ、バッファ
されているストアリクエストとアドレスが一致した場合
、後続ストアリクエストをリクエスト出力回路７により
記憶部２に発行すると共に、バッファされているストア
リクエストを無効化する。
されているストアリクエストとアドレスが一致した場合
、後続ストアリクエストをリクエスト出力回路７により
記憶部２に発行すると共に、バッファされているストア
リクエストを無効化する。
以上説明したように本発明は、ストアデータの確定を待
ってバッファされているストアリクエストと後続のスト
アリクエストのアドレスが一致した場合、後続のストア
リクエストを実行すると共に、バッファされているスト
アデータを無効化することにより、無駄なストアリクエ
ストの実行に要する時間を省く効果がある。
ってバッファされているストアリクエストと後続のスト
アリクエストのアドレスが一致した場合、後続のストア
リクエストを実行すると共に、バッファされているスト
アデータを無効化することにより、無駄なストアリクエ
ストの実行に要する時間を省く効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・データ処理部、２・・・記憶部、３・・・リク
エスト作成回路、４・・・リクエスト中継レジズタ、５
・・・ストアリクエストバッファ群、６・・・後続リク
エストチェック回路、７・・・リクエスト出力回路。
エスト作成回路、４・・・リクエスト中継レジズタ、５
・・・ストアリクエストバッファ群、６・・・後続リク
エストチェック回路、７・・・リクエスト出力回路。
Claims (1)
- データ処理部と記憶部とを有し、前記データ処理部は前
記記憶部へのストアリクエスト作成終了時、該ストアリ
クエストに伴うストアデータが未確定なものについて、
前記ストアリクエストを前記ストアデータ確定まで保持
できる複数のバッファを持ち、後続のリクエストのうち
前記バッファに保持されているストアリクエストの実行
により何ら影響を受けないストアリクエストあるいはロ
ードリクエストについて先にリクエストを発行する情報
処理装置に於いて、前記後続のストアリクエストと前記
バッファに保持されているストアリクエストとのアドレ
スが一致した時にそのバッファに保持されている該アド
レス一致が検出されたストアリクエストを無効化する後
続リクエストチェック回路を含んで構成される事を特徴
とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63115908A JPH01284941A (ja) | 1988-05-11 | 1988-05-11 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63115908A JPH01284941A (ja) | 1988-05-11 | 1988-05-11 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01284941A true JPH01284941A (ja) | 1989-11-16 |
Family
ID=14674186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63115908A Pending JPH01284941A (ja) | 1988-05-11 | 1988-05-11 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01284941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178983A (ja) * | 2004-12-21 | 2006-07-06 | Samsung Electronics Co Ltd | バッファメモリに貯蔵されたデータを無効化させるスキームを有する貯蔵システム及びそれを含んだコンピューティングシステム |
-
1988
- 1988-05-11 JP JP63115908A patent/JPH01284941A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178983A (ja) * | 2004-12-21 | 2006-07-06 | Samsung Electronics Co Ltd | バッファメモリに貯蔵されたデータを無効化させるスキームを有する貯蔵システム及びそれを含んだコンピューティングシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02253470A (ja) | 情報処理装置 | |
| JPH0285960A (ja) | 情報処理システム | |
| JPH01284941A (ja) | 情報処理装置 | |
| JPH0552539B2 (ja) | ||
| JPS6051947A (ja) | 仮想記憶計算機における命令先取方式 | |
| JPH0133856B2 (ja) | ||
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS6345654A (ja) | 情報処理装置の無効化処理方式 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPH07152574A (ja) | プログラムローディング方式 | |
| JPH02109128A (ja) | コンピュータシステム | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPH03288245A (ja) | データ処理装置 | |
| JPH02219144A (ja) | ライト・バックアクセス時間を短縮したキャッシュメモリ | |
| JPS6049347B2 (ja) | メモリ・アクセス方式 | |
| JPH02304624A (ja) | 情報処理装置 | |
| JPH0556544B2 (ja) | ||
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPH03122736A (ja) | データ処理装置 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JP2000194554A (ja) | 演算処理装置 | |
| JPH02204848A (ja) | アドレス翻訳を採用したコンピュータ装置 | |
| JPS6232554A (ja) | 拡張記憶制御方式 | |
| JPH04160564A (ja) | 情報処理装置 |