JPS6228858A - 初期プログラムのロ−ド方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は初期プログラムのロード方法に関するもので、
特にマイクロコンピュータのオペレーティングシステム
の起動に使用されるものである。

〔発明の技術的背景およびその問題点〕電子計算機にお
いては電源投入時に初期プログラム・ロード（ＩＰ！Ｌ
）と称される初期設定手順が行なわれる。

これは、通常磁気ディスク装置等の補助記憶装置に格納
された、オペレーティングシステムの運転を開始させる
プログラムを主記憶装置にロードし、主記憶装置の初期
化を行なう手順であり、その後ロードされたプログラム
はＩＰＬプログラムの制御のもとに諸操作が進められる
。

ところでマイクロコンピュータシステム等においてはこ
のようなＩＰＬプログラムはファームウェア化されてお
り、マイクロプロセッサの種類に応じてＩＰＬプログラ
ムを記憶したＲＯＭを備えるようにしている。

しかしながら、このようにＩＰＬプログラムがマイクロ
プロセッサの種類によって異なることから、マイクロプ
ロセッサを上位互換（オブジェクト互換）性のあるもの
と交換した場合にはＩＰＬプログラムを記憶したＩ　Ｐ
　Ｌ　　ＲＯＭをマイクロプロセッサに対応したものと
交換しなければならず煩雑であるという問題がある。

さらに、オペレーティングシステム下で作動するユーザ
プログラムはオブジェクト互換性のあるマイクロプロセ
ッサの種類によって実行可能な命令が異なることにより
動作および機能が一般に少しずつ異なることから各ブロ
セツナに合致したものを作成しなければならないという
問題がある。

〔発明の目的〕

本発明はこのような問題を解決するためなされもので、
オブジェクト互換性のあるマイクロプロセッサを交換し
た場合にもＩＰＬ　　ＲＯＭを交換する必要のない初期
プログラムのロード方法を提供することを目的とする。

〔発明の概要〕

上記目的達成のため、本発明にかかる初期プログラムの
ロード方法においてはＩＰＬ　　ＲＯＭに格納されたマ
イクロプロセッサの識別プログラムを実行することによ
り、マイクロプロセッサの識別結果を主記憶部に書き込
むようにしたことを特徴とする。

〔発明の実施例〕

以下図面を参照しながら本発明の一実施例を詳細に説明
する。

第２図は本発明にかかる初期プログラムのロード方法に
使用するハードウェア構成を示すシステム構成図であっ
て、各部の制御を行なうマイクロプロセッサ（ＣＰＵ）
１、初期プログラムロード（Ｉ　ＰＬ）プログラムをハ
ードウェア化したＩＰＬ　　ＲＯＭ２、ＲＡＭで構成さ
れた主記憶部３、ユーザプログラム等を格納したハード
ディスク装置あるいはフロッピーディスク装置等のロー
ド装置４が共通バス５により接続された形態となってい
る。また、主記憶部３にはマイクロプロセッサの識別結
果をコードとして格納するプロセッサ識別コード格納領
域３ａが確保されている。

第１図のフローチャートに本発明にかかる初期プログラ
ムのロード方法を示す。

これによれば、まず電源が投入されると（ステップ１１
）、マイクロプロセッサ１はＩＰＬ　　ＲＯＭ２内に格
納されているマイクロプロセッサの識別プログラムを実
行しその結果を主記憶部３の格納領）ａ３ａに格納する
（ステップ１２）。このプログラムについては後述する
。

次にＩＰＬ　　ＲＯＭ２内に格納されているＩＰＬプロ
グラムが実行される（ステップ１３）。この際、プロセ
ッサの種別に応じた適当な柊飾が施されて実行される。

ＩＰＬプログラムの実行終了後、ロード装置４より主記
憶部３に対して実行しようとするユーザプログラムがロ
ードされる。この際、主記憶部３内のプロセッサ識別結
果格納領域３ａの内容が参照され、ユーザプログラム内
でプロセッサの種類に応じた最良な機能が発揮されるよ
うに適当な修飾が施される。例えば上位プロセッサでの
み使用可能な命令がある場合には上位プロセッサ使用時
には積極的に使用される。ユーザプログラムのロード終
了後通常の場合と同様にユーザプログラムが実行される
。

第３図はマイクロプロセッサの識別を行なうプログラム
の動作を示すフローチャートである。

ここでは上位コンパチブルの関係にあるａ、ｂ。

Ｃのマイクロプロセッサを識別するものとし、マイクロ
プロセッサａは命令△Ｊ３よび命令Ｂに対する処理機能
を有しておらず、マイクロプロセッサ−ｂは命令Ａにつ
いては実行可能であるが命令Ｂについては処理機能を右
しておらず、最上位のマイクロプロセッサＣは命令△お
よび命令Ｂのいずれも実行可能であるとする。この関係
は表１に示されており、Ｏ印は実行可能であることを示
していまず命令Ａを実行する（ステップ２１）。このと
きイリーガルインストラクションのエラーが発生するか
否かが調べられる（ステップ２２）。命令Ａを実行でき
ずにエラーが発生ずるのはａタイプのマイクロプロセッ
サのみであるから、識別がなされ、マイクロプロセッサ
ａに対するコードは主記憶部３中の識別コード格納領域
３ａ内に格納される。

ステップ２２でエラーが発生しない場合には命令Ｂが実
行される（ステップ２４）。この実行結果に対してもエ
ラーの発生が調べられ（ステップ２５）、エラーが発生
している場合にはタイプｂのプロセッサであることが判
明するのでそのコードが主記憶部３内に格納される（ス
テップ２６）。

さらに命令Ｂを実行してもエラーが発生していない場合
はタイプＣと判明するのでそのコードが主記憶部３内に
格納される（ステップ２７）。

このような識別および主記憶部３内への識別コードの格
納が終了した侵、初期プログラムの０−ドが実行される
（ステップ３０）。

以上の実施例では識別すべきマイクロプロセッサの数は
３であったが、これより多いｎ個のプロセッサを識別す
るようにしてもよい。この場合、識別の判断はｎ−１個
の条件により行なわれる。

このようにして本発明ではマイクロプロセッサーの種類
が識別され、コードとして主記憶部に格納されるため、
ｉＰＬの際にはマイクロプロセッサの種類に応じた最適
なＩ’　Ｐ　Ｌを行なうことができ、またユーザプログ
ラム側で使用できる命令に応じた各レベルのプログラム
設計がなされている場合には、マイクロプロセッサの種
類に応じて例えば下位のマイクロプロしツサでサブルー
チンが必要だったものが上位のマイクロプロセッサでは
１個の命令で洛むようなプログラムを主記憶部にロード
することができる。

〔発明の効果〕

以上のように本発明によればＩＰＬ　　ＲＯＭに格納さ
れたマイクロプロセッサの識別プログラムを実行して識
別し、これを主記憶部に書き込ｌυでからＩＰＬを実行
するようにしているので、オブジェクト互換性のあるマ
イクロプロセッサを交換した場合に、その都度ＩＰＬ　
　ＲＯＭを交換する必要がなくなり、使用効率を向上さ
せることができる。

またニー１１プログラムの実行にあってもマイクロプロ
セッサの識別コードを参照することにより、最大限の機
能を発揮させることができる。

【図面の簡単な説明】

第１図は本発明の方法を示すフローチャート、第２図は
本発明を用いる対象であるハードウェアを示すシステム
構成図、第３図はマイクロプロセッサの識別過程を示す
フローチャートである。 １・・・マイクロプロセッサ、２・・・ＩＰＬ　　ＲＯ
Ｍ。 ３・・・主記憶部、３ａ・・・識別コード格納領域、４
・・・ロード装置、５・・・共通バス。 出願人代理人　　佐　　藤　　−雄 第３図

Claims (1)

1. 【特許請求の範囲】 １、初期プログラムのロードプログラムが格納された記
   憶部に格納されたマイクロプロセッサの識別プログラム
   を実行する過程と、 この識別プログラムを実行して得られた識別結果を主記
   憶部に書き込む過程と、 初期プログラムロードを実行する過程と、 を備えた初期プログラムのロード方法。 ２、マイクロプロセッサの識別プログラムが、上位のマ
   イクロプロセッサでのみ実行可能な命令を実行させ、エ
   ラー発生の有無を検出するようにしたものである特許請
   求の範囲第１項記載の初期プログラムのロード方法。