JPS62221736A - 仮想計算機システムの制御方法 - Google Patents
仮想計算機システムの制御方法Info
- Publication number
- JPS62221736A JPS62221736A JP61064050A JP6405086A JPS62221736A JP S62221736 A JPS62221736 A JP S62221736A JP 61064050 A JP61064050 A JP 61064050A JP 6405086 A JP6405086 A JP 6405086A JP S62221736 A JPS62221736 A JP S62221736A
- Authority
- JP
- Japan
- Prior art keywords
- virtual computer
- virtual
- hardware
- field
- loaded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 102100028667 C-type lectin domain family 4 member A Human genes 0.000 abstract 3
- 101100220788 Homo sapiens CLEC4A gene Proteins 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 4
- 101000941450 Lasioglossum laticeps Lasioglossin-1 Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業−１−の利用分野〕
本発明は、仮想計算機（ＶＭ）システムに係り、特にＶ
Ｍ起動命令で、ＶＭ情報領域の情報を実計算機のハード
ウェアにロードしてＶ Ｍ走行状態になる仮想計算機シ
ステムに関する。
Ｍ起動命令で、ＶＭ情報領域の情報を実計算機のハード
ウェアにロードしてＶ Ｍ走行状態になる仮想計算機シ
ステムに関する。
従来ＶＭ起動命令で、主記憶中のＶＭ情報領域の情報を
実ＲＩ算機のハードウェアにロートシて■Ｍ走行状態に
なる仮想計算機システムについては、例えば、特開昭５
７−２１２６８０号公報、およびアイビーエム システ
ム／ ３７０エツクスニーインタプリテイブ エクスキ
ュージョン（ニスニー２２−７０９５−０ ） （１
１１Ｍ Ｓ ｙ ｓ ｔ、 ｅＴｎ ／ ３７０ Ｘ
Ａ Ｔ ｎ ｔ ｅ ｒ ｐ ｒ ｅ ｔ、１ｖｅ
Ｅｘｅｃｕ１．ｉｏｎ （ＳＡ２２ ７０９５−０）に
おいて論じられている。
実ＲＩ算機のハードウェアにロートシて■Ｍ走行状態に
なる仮想計算機システムについては、例えば、特開昭５
７−２１２６８０号公報、およびアイビーエム システ
ム／ ３７０エツクスニーインタプリテイブ エクスキ
ュージョン（ニスニー２２−７０９５−０ ） （１
１１Ｍ Ｓ ｙ ｓ ｔ、 ｅＴｎ ／ ３７０ Ｘ
Ａ Ｔ ｎ ｔ ｅ ｒ ｐ ｒ ｅ ｔ、１ｖｅ
Ｅｘｅｃｕ１．ｉｏｎ （ＳＡ２２ ７０９５−０）に
おいて論じられている。
上記従来技術では、ＶＭＭ報領域（ＶＭＴＲ）は２５６
バイ１〜あり、ＶＭＭ動命令が発行されるたびに、Ｖｆ
ｆｉＩＲの中の予定されたフィールドのすべてが、実開
算機の多室されたハードウェアにロードされ、ロートの
重役でハードウェアの状態が変わらないようなＶＭＴＲ
の中のフィールドもロードされるため、無駄な主記憶の
読み出しおよび読み出しデータのハードウェアへのロー
ドが発生することが配慮されておらず、このため毎回７
Ｍ起動命令に多大の時間を要していた。
バイ１〜あり、ＶＭＭ動命令が発行されるたびに、Ｖｆ
ｆｉＩＲの中の予定されたフィールドのすべてが、実開
算機の多室されたハードウェアにロードされ、ロートの
重役でハードウェアの状態が変わらないようなＶＭＴＲ
の中のフィールドもロードされるため、無駄な主記憶の
読み出しおよび読み出しデータのハードウェアへのロー
ドが発生することが配慮されておらず、このため毎回７
Ｍ起動命令に多大の時間を要していた。
本発明の目的は、前記の如き無駄を省くことにより、Ｖ
Ｍディスパッチ時間を短縮することにある。
Ｍディスパッチ時間を短縮することにある。
」−記目的は、ＶＭＴＲの情報をロードしても、ハード
ウェアの状態が変化しないロー１〜不要のＶＭ Ｉ Ｒ
のフィールドを、バーチャルマシンモニタ（ＶＭＭ）が
指定することによって、ＶＭＭ動命令において、ロード
不要のＶＭＩＲのフィールドの主記憶からの読出しおよ
びハードウェアへのロード登行なわないように制御する
ことにより、達成される。ＶＭＭは、ＶＭＭ動命令発行
前に、あらかしめ所定の主記憶エリアあるいは、所定の
ハードウェアに、ＶＭＴＲのいずれのフィールドをハー
ドウェアにロードするか指定するロード・レベルを設定
し、ＶＭ起起動命令実行上該ロート・レベルに従って、
ＶＭＩＲの中のロードすべきフィールドを選択し、ハー
ドウェアにロードすることにより、前記目的が達成され
る。なお、このロード・レベルは、ＶＭＭ動命令自身の
命令語のフィールドで指定する方式でもよい。
ウェアの状態が変化しないロー１〜不要のＶＭ Ｉ Ｒ
のフィールドを、バーチャルマシンモニタ（ＶＭＭ）が
指定することによって、ＶＭＭ動命令において、ロード
不要のＶＭＩＲのフィールドの主記憶からの読出しおよ
びハードウェアへのロード登行なわないように制御する
ことにより、達成される。ＶＭＭは、ＶＭＭ動命令発行
前に、あらかしめ所定の主記憶エリアあるいは、所定の
ハードウェアに、ＶＭＴＲのいずれのフィールドをハー
ドウェアにロードするか指定するロード・レベルを設定
し、ＶＭ起起動命令実行上該ロート・レベルに従って、
ＶＭＩＲの中のロードすべきフィールドを選択し、ハー
ドウェアにロードすることにより、前記目的が達成され
る。なお、このロード・レベルは、ＶＭＭ動命令自身の
命令語のフィールドで指定する方式でもよい。
ＶＭＭ動命令でＩｌｉ定されるＶＭ情報領域ＶＭＩＲの
各フィールドをハードウェアにロートするか否か指定す
るロート・レベル指定手段を設け、ＶＭＭがＶＭＭ動命
令発行前、又はＶＭＭ動命令自身の命令語のフィールド
で該ロート・レベルを、ハードウェアにロードするフィ
ールドと、ロートしないフィールドが識別できるように
設定することにより、ＶＭ起起動命令実行上、バー１〜
ウエアにロートする必要の無いＶＭＩＲＭィールドの読
出しおよびハードウェアへのロード動作を省略でき、Ｖ
ＭＭ動命令の処理時間が短縮できる。
各フィールドをハードウェアにロートするか否か指定す
るロート・レベル指定手段を設け、ＶＭＭがＶＭＭ動命
令発行前、又はＶＭＭ動命令自身の命令語のフィールド
で該ロート・レベルを、ハードウェアにロードするフィ
ールドと、ロートしないフィールドが識別できるように
設定することにより、ＶＭ起起動命令実行上、バー１〜
ウエアにロートする必要の無いＶＭＩＲＭィールドの読
出しおよびハードウェアへのロード動作を省略でき、Ｖ
ＭＭ動命令の処理時間が短縮できる。
以下、本発明の一実施例を第１図により説明する。ＶＭ
Ｍ動命令のオペランド・アドレスは主記憶（ＭＳ）１内
のＶＭＭ報領域（ＶＭＩＲ）２の先頭アドレスとなって
いる。本実施例では、ロード・レベル指定領域（ＬＬＩ
Ｒ）３をＶＭＩＲ２に続＜ Ｍ ８１．１に設け、ＶＭ
ＭがＶＭＭ動命令発行前にあらかじめロード・レベルを
決定し、Ｔ、Ｉ。
Ｍ動命令のオペランド・アドレスは主記憶（ＭＳ）１内
のＶＭＭ報領域（ＶＭＩＲ）２の先頭アドレスとなって
いる。本実施例では、ロード・レベル指定領域（ＬＬＩ
Ｒ）３をＶＭＩＲ２に続＜ Ｍ ８１．１に設け、ＶＭ
ＭがＶＭＭ動命令発行前にあらかじめロード・レベルを
決定し、Ｔ、Ｉ。
ＴＲ３に格納しておく方式とする。Ｔ、 Ｉ、ＩＲ３の
ビットＯ〜２３は、ＶＭＩＲのあらかじめ定められたフ
ィールドの、 プリフィックス値 ＰＦＸ−・−１００ＶＭの主記憶ス
ター１− アドレスＳＴＡ・・・１０１〃 上限アドレ
スＵ Ｌ Ａ・・・１０２汎用レジスタ Ｇ Ｒ１，４
〜１５・・１０３．］−０４ＣＰＵタイマＣＰＵＴ・・
・１０５ クロツク・コンパレータＣＫＣ・・・１０６制御レジス
タＣＲＯ〜１５・・川０７〜１２２ＰＳＷ ・１２３ に対応している。
ビットＯ〜２３は、ＶＭＩＲのあらかじめ定められたフ
ィールドの、 プリフィックス値 ＰＦＸ−・−１００ＶＭの主記憶ス
ター１− アドレスＳＴＡ・・・１０１〃 上限アドレ
スＵ Ｌ Ａ・・・１０２汎用レジスタ Ｇ Ｒ１，４
〜１５・・１０３．］−０４ＣＰＵタイマＣＰＵＴ・・
・１０５ クロツク・コンパレータＣＫＣ・・・１０６制御レジス
タＣＲＯ〜１５・・川０７〜１２２ＰＳＷ ・１２３ に対応している。
ＶＭＭ動命令の実行では、Ｌ Ｌ Ｔ Ｒ３を読み出し
、ビット０〜２３の内′１′であるピッ１−に対応する
ＶＭＴＲＺ内のフィールドを読み出し、ＣＰＵＪ内のあ
らかじめ定められたハードウェアにロートする。ＶＭＴ
Ｒ２のフィールドとＣＰ Ｕ ４のハードウェアの対応
は表１に示すとおりである。
、ビット０〜２３の内′１′であるピッ１−に対応する
ＶＭＴＲＺ内のフィールドを読み出し、ＣＰＵＪ内のあ
らかじめ定められたハードウェアにロートする。ＶＭＴ
Ｒ２のフィールドとＣＰ Ｕ ４のハードウェアの対応
は表１に示すとおりである。
表１→次頁へ
以下余白
表１１
次に、Ｌ Ｌ ｒ Ｒ３の設定について述へる。
ＶＭ走行中に、例えばタイムスライスを使い切っり場合
や、ＰＳＷがＷ Ａ Ｉ ′ｒ状態になった場合、ＶＭ
は割込みを発生し、ＶＭＭに制御が移る。この様な場合
には、ＶＭＭは、別のＶＭを次にディスパッチする。す
なわち次に実行されるＶＭｔよ、直前に実行されていた
ＶＭと異なるか、この時むこは、通常ＶＭＴＲ２のあら
かじめ定められたフィールドすべてを、ＣＰＵ４のハー
ドウェアにロードしなければならないため、ＶＭＭは、
ＶＭ起動命令発行前にＬ Ｌ Ｉ Ｒ３の全ヒラ１−（
ビットＯ〜２３）をすべて１１′にしておく。
や、ＰＳＷがＷ Ａ Ｉ ′ｒ状態になった場合、ＶＭ
は割込みを発生し、ＶＭＭに制御が移る。この様な場合
には、ＶＭＭは、別のＶＭを次にディスパッチする。す
なわち次に実行されるＶＭｔよ、直前に実行されていた
ＶＭと異なるか、この時むこは、通常ＶＭＴＲ２のあら
かじめ定められたフィールドすべてを、ＣＰＵ４のハー
ドウェアにロードしなければならないため、ＶＭＭは、
ＶＭ起動命令発行前にＬ Ｌ Ｉ Ｒ３の全ヒラ１−（
ビットＯ〜２３）をすべて１１′にしておく。
一方、ＶＭ走行中にＶＭが直接実行できな１１命令が現
われ、ＶＭＭに該命令のシミュレーションを依頼するた
めに割込みが発生し、ＶＭＭに制御が移り、該命令のシ
ミュレーションが完了した場合には、ＶＭＭは直前に実
行していたＶＭを再びディスパッチする。この様な場合
には、通常Ｃ１）Ｕ４内のＶＭ専用ハードウェア、本実
施例では、ＶＰＸＲ２００Ａ、（実マシンのブリフィッ
クス・レジスタはＰ Ｘ Ｒ２０ＯＢで別に存在してい
る。）、５ＴＡＲ２０１、およびＵＬＡＲ２０２は、Ｖ
ＭＭで使用しないため、これらの内容はＶＭからＶＭＭ
に制御が移る前と変化していない。そこで、これらのハ
ードウェアに対応するＬＬＴＲ３のビット０，１．．２
はｌ □ ｌ にする。この他のハードウェアでも、Ｖ
ＭからＶＭＭへの遷移時、およびＶＭＭ走行中に変化し
ていなければ、対応するＬＬ Ｉ Ｒ３のビットを′０
′に設定しておく。この結果、ＶＭ起動命令では、Ｔ、
［、ＩＲ３のビットが１０′のＶＭ Ｉ Ｒ２のフィ
ールドはＭＳＩから読出されず、またハードウェアへの
ロード動作も行われないことになり、ＶＭ起動命令の処
理時間が短縮されＶＭディスパッチのオーバヘッドが削
減できる効果がある。
われ、ＶＭＭに該命令のシミュレーションを依頼するた
めに割込みが発生し、ＶＭＭに制御が移り、該命令のシ
ミュレーションが完了した場合には、ＶＭＭは直前に実
行していたＶＭを再びディスパッチする。この様な場合
には、通常Ｃ１）Ｕ４内のＶＭ専用ハードウェア、本実
施例では、ＶＰＸＲ２００Ａ、（実マシンのブリフィッ
クス・レジスタはＰ Ｘ Ｒ２０ＯＢで別に存在してい
る。）、５ＴＡＲ２０１、およびＵＬＡＲ２０２は、Ｖ
ＭＭで使用しないため、これらの内容はＶＭからＶＭＭ
に制御が移る前と変化していない。そこで、これらのハ
ードウェアに対応するＬＬＴＲ３のビット０，１．．２
はｌ □ ｌ にする。この他のハードウェアでも、Ｖ
ＭからＶＭＭへの遷移時、およびＶＭＭ走行中に変化し
ていなければ、対応するＬＬ Ｉ Ｒ３のビットを′０
′に設定しておく。この結果、ＶＭ起動命令では、Ｔ、
［、ＩＲ３のビットが１０′のＶＭ Ｉ Ｒ２のフィ
ールドはＭＳＩから読出されず、またハードウェアへの
ロード動作も行われないことになり、ＶＭ起動命令の処
理時間が短縮されＶＭディスパッチのオーバヘッドが削
減できる効果がある。
本発明によれば、ＶＭ起動命令で指定されるＶＭ情報領
域ＶＭＩＲの各フィールドをハードウェアにロードする
か否か指定するロード・レベル指定手段を設け、ＶＭＭ
がＶＭ起動命令発行前、又はＶＭ起動命令自身の命令語
のフィールドで該ロード・レベルを、ハードウェアにロ
ードするフィールドと、ロードしないフィールドが識別
できるように設定することにより、ＶＭ起動命令実行時
に、ハードウェアにロー１−する必要の無いＶＭＩＲの
フィールドの読出しおよびハードウェアへのロード動作
を省略でき、ＶＭ起動命令の処理時間が短縮できるので
、ＶＭオーバヘッドを削減できる効果がある。
域ＶＭＩＲの各フィールドをハードウェアにロードする
か否か指定するロード・レベル指定手段を設け、ＶＭＭ
がＶＭ起動命令発行前、又はＶＭ起動命令自身の命令語
のフィールドで該ロード・レベルを、ハードウェアにロ
ードするフィールドと、ロードしないフィールドが識別
できるように設定することにより、ＶＭ起動命令実行時
に、ハードウェアにロー１−する必要の無いＶＭＩＲの
フィールドの読出しおよびハードウェアへのロード動作
を省略でき、ＶＭ起動命令の処理時間が短縮できるので
、ＶＭオーバヘッドを削減できる効果がある。
４、図面のｆＩｌｌｌｌｌな説明
第１図は本発明の一実施例のＭＳとＭＳ内のＶＭ Ｉ
ＲｌＬ Ｔ−Ｉ Ｒ１およびＣＰＵを示す図である。
ＲｌＬ Ｔ−Ｉ Ｒ１およびＣＰＵを示す図である。
１・・・主記憶（ＭＳ）
２− Ｖ Ｍ情報領域（ＶＭ Ｔ Ｒ）３・・・ロード
・レベル指定領域（ＬＬＩＲ）４・・・ＣＩ） Ｕ
・レベル指定領域（ＬＬＩＲ）４・・・ＣＩ） Ｕ
Claims (1)
- １、１つ又は複数の仮想計算機と、仮想計算機を管理す
る仮想計算機モニタから成る仮想計算機システムであっ
て、仮想計算機モニタが仮想計算機をディスパッチする
際に、該仮想計算機に関する情報を格納している仮想計
算機情報記憶領域を指定し、該仮想計算機情報記憶領域
の情報を実計算機の予定されたハードウェアにロードす
る仮想計算機起動命令を発行して、仮想計算機走行状態
になる仮想計算機システムにおいて、前記仮想計算機情
報記憶領域を複数の領域に分割し、いずれの領域の情報
を実計算機の予定されたハードウェアにロードするかを
仮想計算機モニタが指定できるロード・レベル指定手段
を持ち、前記、仮想計算機起動命令が発行されたとき、
該ロード・レベル指定に従って前記仮想計算機情報記憶
領域の情報の一部又は全部を実計算機の予定されたハー
ドウェアに選択的にードすることを特徴とする仮想計算
機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064050A JPH0754470B2 (ja) | 1986-03-24 | 1986-03-24 | 仮想計算機システムの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064050A JPH0754470B2 (ja) | 1986-03-24 | 1986-03-24 | 仮想計算機システムの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62221736A true JPS62221736A (ja) | 1987-09-29 |
| JPH0754470B2 JPH0754470B2 (ja) | 1995-06-07 |
Family
ID=13246877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61064050A Expired - Lifetime JPH0754470B2 (ja) | 1986-03-24 | 1986-03-24 | 仮想計算機システムの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754470B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474632A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Control transfer system for virtual computer |
| JP2008545205A (ja) * | 2005-06-30 | 2008-12-11 | インテル コーポレイション | 命令群トラッピングによってｏｓコンテキスト切替を最適化するシステム及び方法 |
| CN101488097A (zh) * | 2002-12-19 | 2009-07-22 | 英特尔公司 | 在虚拟机操作中用于管理机器状态的方法和系统 |
-
1986
- 1986-03-24 JP JP61064050A patent/JPH0754470B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474632A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Control transfer system for virtual computer |
| CN101488097A (zh) * | 2002-12-19 | 2009-07-22 | 英特尔公司 | 在虚拟机操作中用于管理机器状态的方法和系统 |
| JP2009163751A (ja) * | 2002-12-19 | 2009-07-23 | Intel Corp | バーチャルマシン動作においてマシン状態を管理する方法及びシステム |
| JP2012074074A (ja) * | 2002-12-19 | 2012-04-12 | Intel Corp | バーチャルマシン動作においてマシン状態を管理する方法及びシステム |
| JP2013214325A (ja) * | 2002-12-19 | 2013-10-17 | Intel Corp | バーチャルマシン動作においてマシン状態を管理する方法及びシステム |
| JP2008545205A (ja) * | 2005-06-30 | 2008-12-11 | インテル コーポレイション | 命令群トラッピングによってｏｓコンテキスト切替を最適化するシステム及び方法 |
| US7904903B2 (en) | 2005-06-30 | 2011-03-08 | Intel Corporation | Selective register save and restore upon context switch using trap |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0754470B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101488097B (zh) | 在虚拟机操作中用于管理机器状态的方法和系统 | |
| US3651482A (en) | Interlocking data subprocessors | |
| JPH04306735A (ja) | 非同期割込み禁止機構 | |
| US7010671B2 (en) | Computer system and method for executing interrupt instructions in two operating modes | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPS62221736A (ja) | 仮想計算機システムの制御方法 | |
| JPH0192843A (ja) | データ処理装置 | |
| JPS62150416A (ja) | 低消費電力状態への移行方式 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| US11726811B2 (en) | Parallel context switching for interrupt handling | |
| JPH0520774B2 (ja) | ||
| JPH02214938A (ja) | データ処理装置 | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JP2899009B2 (ja) | 情報処理装置 | |
| JPS63118838A (ja) | プログラムの複製使用防止方法 | |
| JP3334613B2 (ja) | 調速方法と調速装置及びマイクロプログラム制御装置 | |
| JPH0221613B2 (ja) | ||
| JPH03127171A (ja) | ベクトル処理装置 | |
| JPH071478B2 (ja) | マイクロプログラムの制御装置 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPS6175437A (ja) | 割込み処理方式 | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS59157751A (ja) | プログラムカウンタ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |