JPH0520774B2 - - Google Patents
Info
- Publication number
- JPH0520774B2 JPH0520774B2 JP60248271A JP24827185A JPH0520774B2 JP H0520774 B2 JPH0520774 B2 JP H0520774B2 JP 60248271 A JP60248271 A JP 60248271A JP 24827185 A JP24827185 A JP 24827185A JP H0520774 B2 JPH0520774 B2 JP H0520774B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- clock
- time
- instruction
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
仮想計算機におけるクロツクの制御方式であ
る。仮想計算機で、クロツクの時刻を仮想の時刻
に設定して処理する場合に、計算機の実際のクロ
ツクを設定することなく、設定時刻と実時刻の差
を所定のレジスタに保持する。仮想計算機による
クロツクの読み取り、クロツクコンパレータの設
定及び読み取り等の命令実行においては、実クロ
ツク及びクロツクコンパレータの値を、該レジス
タの値で補正した値を授受する。この構成によ
り、複数の仮想計算機が、それぞれ個別の時刻を
持つて処理を行うようにすることができる。
る。仮想計算機で、クロツクの時刻を仮想の時刻
に設定して処理する場合に、計算機の実際のクロ
ツクを設定することなく、設定時刻と実時刻の差
を所定のレジスタに保持する。仮想計算機による
クロツクの読み取り、クロツクコンパレータの設
定及び読み取り等の命令実行においては、実クロ
ツク及びクロツクコンパレータの値を、該レジス
タの値で補正した値を授受する。この構成によ
り、複数の仮想計算機が、それぞれ個別の時刻を
持つて処理を行うようにすることができる。
本発明は、計算機システムの、仮想計算機にお
けるクロツクの制御方式に関する。
けるクロツクの制御方式に関する。
計算機において、別の１以上の仮想的な計算機
システム、いわゆる仮想計算機を制御する方式は
よく知られている。
システム、いわゆる仮想計算機を制御する方式は
よく知られている。
その場合に、複数の各仮想計算機は、実計算機
の仮想計算機制御用のモニタプログラム（以下に
おいて、VMモニタという）の制御下にあり、
VMモニタによつて制御を渡された仮想計算機
が、実計算機の中央処理装置で実行される。
の仮想計算機制御用のモニタプログラム（以下に
おいて、VMモニタという）の制御下にあり、
VMモニタによつて制御を渡された仮想計算機
が、実計算機の中央処理装置で実行される。
仮想計算機の利用が広まると共に、このような
複数の仮想計算機が、各々個別の仮想の時刻を設
定して、それらの時刻に従つて処理をする要求が
生じてきた。
複数の仮想計算機が、各々個別の仮想の時刻を設
定して、それらの時刻に従つて処理をする要求が
生じてきた。
第２図は、計算機システムの一構成例を示すブ
ロツク図である。
ロツク図である。
中央処理装置１は主記憶装置２上のVMモニタ
３のプログラムを実行して、仮想計算機ごとに割
り当てた仮想計算機領域４にあるプログラムに制
御を渡すことにより、、仮想計算機を稼動する。
３のプログラムを実行して、仮想計算機ごとに割
り当てた仮想計算機領域４にあるプログラムに制
御を渡すことにより、、仮想計算機を稼動する。
中央処理装置１には、実時刻を表示する目的の
時計機能を有するクロツク５が設けられる。この
クロツク５は、例えば64ビツトの正整数値として
時刻値を保持し、クロツク制御部１３の制御によ
り、所定の命令（例えばSCK命令）によつて、
該命令のオペランドとして指定される時刻値を信
号線９からセツトされると、一定の間隔（例え
ば、、最下位ビツトを１／212マイクロ秒ごとに更
新するのに相当する適当な間隔）で時刻増分値を
加算することにより、常に現時刻値を保持する。
時計機能を有するクロツク５が設けられる。この
クロツク５は、例えば64ビツトの正整数値として
時刻値を保持し、クロツク制御部１３の制御によ
り、所定の命令（例えばSCK命令）によつて、
該命令のオペランドとして指定される時刻値を信
号線９からセツトされると、一定の間隔（例え
ば、、最下位ビツトを１／212マイクロ秒ごとに更
新するのに相当する適当な間隔）で時刻増分値を
加算することにより、常に現時刻値を保持する。
この時刻値は、他の命令（例えばSTCK命令）
によつて信号線１０を経て読み取られ、主記憶の
指定領域に格納することができる。
によつて信号線１０を経て読み取られ、主記憶の
指定領域に格納することができる。
又、クロツク５は、クロツクコンパレータ（以
下において、CKCという）６に設定されている
値と、比較器７によつて常時比較され、比較器７
でクロツク５の値がCKC６に正整数値として保
持する値を越えたことが検出されると、出力信号
線８に割込信号を発生することにより、いわゆる
クロツクコンパレータ割込が要求される。
下において、CKCという）６に設定されている
値と、比較器７によつて常時比較され、比較器７
でクロツク５の値がCKC６に正整数値として保
持する値を越えたことが検出されると、出力信号
線８に割込信号を発生することにより、いわゆる
クロツクコンパレータ割込が要求される。
CKC６は、例えば、SCKC命令によつて、該命
令のオペランドとして指定される値が信号線１１
から設定され、STCKC命令によつて、CKC６に
保持されている値を信号線１２を経て読み取り、
指定の主記憶領域に格納することができる。
令のオペランドとして指定される値が信号線１１
から設定され、STCKC命令によつて、CKC６に
保持されている値を信号線１２を経て読み取り、
指定の主記憶領域に格納することができる。
クロツク５及びCKC６は、中央処理装置１に
１組設けられ、複数のプログラムで共用される。
そのために、通常は前記SCK、SCKC、STCKC
命令は、いわゆる特権命令とされ、クロツク５及
びCKC６をシステムの管理プログラムによつて、
集中的に制御するようにしている。
１組設けられ、複数のプログラムで共用される。
そのために、通常は前記SCK、SCKC、STCKC
命令は、いわゆる特権命令とされ、クロツク５及
びCKC６をシステムの管理プログラムによつて、
集中的に制御するようにしている。
このような計算機システムで、複数の仮想計算
機を実行する場合において、各仮想計算機が個別
の仮想時刻を使用する要求があつても、それに応
じて、、各仮想計算機に制御が渡るときにクロツ
ク５の値を入れ換えていたのでは、実時刻の保持
が困難になる等の支障が生じるために、そのよう
な使用は行われず、すべての仮想計算機に共通な
時刻を使用せざるを得ないという問題があつた。
機を実行する場合において、各仮想計算機が個別
の仮想時刻を使用する要求があつても、それに応
じて、、各仮想計算機に制御が渡るときにクロツ
ク５の値を入れ換えていたのでは、実時刻の保持
が困難になる等の支障が生じるために、そのよう
な使用は行われず、すべての仮想計算機に共通な
時刻を使用せざるを得ないという問題があつた。
第１図は、本発明の構成を示すブロツク図であ
る。
る。
図において、２０は補正値レジスタ、２１は補
正値レジスタに設定する値を算出する減算回路、
２３はクロツク５の読み取り値を補正する加算回
路、２４，２５はそれぞれCKC６の設定値及び
読み取り値を補正する減算回路及び加算回路であ
る。
正値レジスタに設定する値を算出する減算回路、
２３はクロツク５の読み取り値を補正する加算回
路、２４，２５はそれぞれCKC６の設定値及び
読み取り値を補正する減算回路及び加算回路であ
る。
VM状態レジスタ３０は、仮想計算機に制御が
渡るとき、VMモニタ３によりオンにセツトされ
るものとする。
渡るとき、VMモニタ３によりオンにセツトされ
るものとする。
クロツク５に時刻値を設定するSCK命令が、
VM状態レジスタ３０がオンのとき、即ち仮想計
算機で実行される場合には、クロツク制御部３１
の制御によつて、クロツク５への時刻値の設定は
阻止され、信号線３２に送出される命令オペラン
ドの値と、クロツク５の時刻値の差が減算回路２
１で得られ、結果が補正値レジスタ２０に設定さ
れる。
VM状態レジスタ３０がオンのとき、即ち仮想計
算機で実行される場合には、クロツク制御部３１
の制御によつて、クロツク５への時刻値の設定は
阻止され、信号線３２に送出される命令オペラン
ドの値と、クロツク５の時刻値の差が減算回路２
１で得られ、結果が補正値レジスタ２０に設定さ
れる。
クロツク５の時刻値の読み取りは、信号線１０
からでなく、信号線１０の値を加算回路２３を経
て補正レジスタ２０の値により補正して信号線３
３に出力される値を使用する。
からでなく、信号線１０の値を加算回路２３を経
て補正レジスタ２０の値により補正して信号線３
３に出力される値を使用する。
CKC６への設定値は、信号線３４に出力され
るSCKC命令のオペランド値を、減算回路２４を
経て補正値レジスタ２０の値で補正して得る。
るSCKC命令のオペランド値を、減算回路２４を
経て補正値レジスタ２０の値で補正して得る。
CKC６の値の読み取り値は、加算回路２５を
経て、補正値レジスタ２０の値で補正して信号線
３５に出力される。
経て、補正値レジスタ２０の値で補正して信号線
３５に出力される。
以上の構成により、クロツク５の値を共通の実
時刻に保持したまゝ、補正値レジスタ２０にセツ
トされる個別の補正値によつて、各仮想計算機個
別の時刻を使用することが可能になる。
時刻に保持したまゝ、補正値レジスタ２０にセツ
トされる個別の補正値によつて、各仮想計算機個
別の時刻を使用することが可能になる。
第１図において、中央処理装置１のクロツク
５、CKC６、比較器７等は、前記従来の場合と
同様に動作する。
５、CKC６、比較器７等は、前記従来の場合と
同様に動作する。
VM状態レジスタ３０は、仮想計算機に制御が
渡るとき、VMモニタ３によりオンにセツトされ
るものとする。
渡るとき、VMモニタ３によりオンにセツトされ
るものとする。
VM状態レジスタ３０がオフの場合には、SCK
命令は従来と同様に実行されて、命令のオペラン
ドとして指定される時刻値が、信号線９を経てク
ロツク５に設定される。
命令は従来と同様に実行されて、命令のオペラン
ドとして指定される時刻値が、信号線９を経てク
ロツク５に設定される。
VM状態レジスタ３０がオンのとき、即ち仮想
計算機の実行の中で、SCK命令が発行されると、
クロツク制御部３１の制御によつて、クロツク５
への時刻値の設定は阻止され、信号線３２に送出
される、命令で指定された時刻設定値から、クロ
ツク５に保持されるその時の時刻値を減じた差
が、減算回路２１で計算され、その結果が補正値
として補正値レジスタ２０に設定される。
計算機の実行の中で、SCK命令が発行されると、
クロツク制御部３１の制御によつて、クロツク５
への時刻値の設定は阻止され、信号線３２に送出
される、命令で指定された時刻設定値から、クロ
ツク５に保持されるその時の時刻値を減じた差
が、減算回路２１で計算され、その結果が補正値
として補正値レジスタ２０に設定される。
その後、前記STCK命令が実行されると、信号
線１０に出力されるクロツク５の時刻値に、補正
レジスタ２０の値を加算回路２３で加算し、その
和を現時刻値として信号線３３に出力し、クロツ
ク制御部３１は、これを命令のオペランドアドレ
スで指定する主記憶領域に格納する。
線１０に出力されるクロツク５の時刻値に、補正
レジスタ２０の値を加算回路２３で加算し、その
和を現時刻値として信号線３３に出力し、クロツ
ク制御部３１は、これを命令のオペランドアドレ
スで指定する主記憶領域に格納する。
以上の構成により、仮想計算機が指定する時刻
値は、実際にクロツク５の値を変更することな
く、補正値として補正値レジスタ２０に保持さ
れ、従つて、補正値レジスタ２０の値を各仮想計
算機ごとに保存し、仮想計算機に制御が渡るとき
に、保存した値を信号線４０を経て補正値レジス
タ２０にロードすることにより、各仮想計算機は
個別の時刻を持つことができる。
値は、実際にクロツク５の値を変更することな
く、補正値として補正値レジスタ２０に保持さ
れ、従つて、補正値レジスタ２０の値を各仮想計
算機ごとに保存し、仮想計算機に制御が渡るとき
に、保存した値を信号線４０を経て補正値レジス
タ２０にロードすることにより、各仮想計算機は
個別の時刻を持つことができる。
SCKC命令によつて、CKC６に値を設定する場
合には、命令のオペランドとして指定される設定
値が信号線３４に出力され、減算回路２４で信号
線３４の値から補正値レジスタ２０の値を減じた
値が計算され、その結果がCKC６に設定される。
合には、命令のオペランドとして指定される設定
値が信号線３４に出力され、減算回路２４で信号
線３４の値から補正値レジスタ２０の値を減じた
値が計算され、その結果がCKC６に設定される。
従つて、SCKC命令を実行する仮想計算機の仮
想の時刻と、CKCに設定しようとする仮想の時
刻との差が、クロツク５とCKC６との間に維持
され、所要の予定した経過時間において割込を発
生させることが可能になる。
想の時刻と、CKCに設定しようとする仮想の時
刻との差が、クロツク５とCKC６との間に維持
され、所要の予定した経過時間において割込を発
生させることが可能になる。
こゝで、信号線３４で与えられる時刻値が、補
正値レジスタ２０に保持される値より小さい場合
には、減算回路２４における減算の結果、いわゆ
る借り（ボロウ）が発生し、CKC６に設定され
る２の補数形式の出力値は、大きな正整数値とし
て処理されることになる。
正値レジスタ２０に保持される値より小さい場合
には、減算回路２４における減算の結果、いわゆ
る借り（ボロウ）が発生し、CKC６に設定され
る２の補数形式の出力値は、大きな正整数値とし
て処理されることになる。
そこで、フラグ４１にボロウを保持し、ボロウ
が発生した場合には、、直ちに割込要求信号を発
生させる。
が発生した場合には、、直ちに割込要求信号を発
生させる。
STCKC命令による、CKC６の値の読み取り値
は、加算回路２５を経て、補正値レジスタ２０の
値で補正して信号線３５に出力されるので、主記
憶装置に格納される値は仮想の設定値に回復され
ていることになる。
は、加算回路２５を経て、補正値レジスタ２０の
値で補正して信号線３５に出力されるので、主記
憶装置に格納される値は仮想の設定値に回復され
ていることになる。
仮想計算機以外のプログラムの実行において
は、補正値レジスタ２０の値を“０”に設定する
（補正値を“０”にする）ことにより、STCK命
令、SCKC命令及びSTCKC命令が前記説明のよ
うに実行されても、従来と同様の実行結果を得る
ことは明らかである。
は、補正値レジスタ２０の値を“０”に設定する
（補正値を“０”にする）ことにより、STCK命
令、SCKC命令及びSTCKC命令が前記説明のよ
うに実行されても、従来と同様の実行結果を得る
ことは明らかである。
以上の構成により、クロツク５の値を共通の実
時刻に保持したまま、補正値レジスタ２０にセツ
トされる個別の補正値によつて、各仮想計算機個
別の時刻を使用することが可能になる。
時刻に保持したまま、補正値レジスタ２０にセツ
トされる個別の補正値によつて、各仮想計算機個
別の時刻を使用することが可能になる。
以上の説明から明らかなように、本発明によれ
ば、計算機システムにおいて、仮想計算機ごとに
個別の時計を利用することが可能になるので、仮
想計算機使用上の融通性の増大、機能の向上をも
たらすという著しい工業的効果がある。
ば、計算機システムにおいて、仮想計算機ごとに
個別の時計を利用することが可能になるので、仮
想計算機使用上の融通性の増大、機能の向上をも
たらすという著しい工業的効果がある。
第１図は本発明の実施例構成ブロツク図、第２
図は従来の一構成例ブロツク図である。 図において、１は中央処理装置、２は主記憶装
置、３はVMモニタ、４は仮想計算機領域、５は
クロツク、６はCKC、７は比較器、１３，３１
はクロツク制御部、２０は補正値レジスタ、２
１，２４は減算回路、２３，２５は加算回路を示
す。
図は従来の一構成例ブロツク図である。 図において、１は中央処理装置、２は主記憶装
置、３はVMモニタ、４は仮想計算機領域、５は
クロツク、６はCKC、７は比較器、１３，３１
はクロツク制御部、２０は補正値レジスタ、２
１，２４は減算回路、２３，２５は加算回路を示
す。
Claims (1)
- 【特許請求の範囲】 １ 仮想計算機４及び該仮想計算機を制御するモ
ニタプログラム３を実行し、、クロツク５及び該
クロツクの時刻値と設定値との比較結果を出力す
るクロツクコンパレータ６，７，８を有する計算
機１，２において、補正値算出手段２１，３０，
３１と、レジスタ２０と、補正手段２３〜２５と
を設け、 該補正値算出手段２１，３０，３１は、該仮想
計算機が該クロツク５に時刻値を設定する命令を
実行する場合に、該クロツクに対し該設定を阻止
して現時刻値を継続させ、該命令で指定される時
刻設定値と、該クロツクが該命令発行時に保持す
る時刻値との差を求めて、該レジスタ２０に保持
し、 該補正手段２３〜２５は、該仮想計算機が、該
クロツク及びクロツクコンパレータの保持する値
を読み出す命令、及び該クロツクコンパレータに
時刻値を設定する命令を実行する場合に、該命令
で読み取り及び書き込まれる時刻値を、該レジス
タ２０に保持する値によつて補正するように構成
されていることを特徴とするクロツク制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248271A JPS62107341A (ja) | 1985-11-06 | 1985-11-06 | クロツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248271A JPS62107341A (ja) | 1985-11-06 | 1985-11-06 | クロツク制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62107341A JPS62107341A (ja) | 1987-05-18 |
| JPH0520774B2 true JPH0520774B2 (ja) | 1993-03-22 |
Family
ID=17175642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248271A Granted JPS62107341A (ja) | 1985-11-06 | 1985-11-06 | クロツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107341A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644237B2 (ja) * | 1986-04-09 | 1994-06-08 | 株式会社日立製作所 | 仮想計算機システムのタイマ制御方法 |
| US8472158B2 (en) | 2009-09-04 | 2013-06-25 | Cyntec Co., Ltd. | Protective device |
| US9025295B2 (en) | 2009-09-04 | 2015-05-05 | Cyntec Co., Ltd. | Protective device and protective module |
| WO2012093490A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士通株式会社 | 情報処理装置、時刻制御方法および時刻制御プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987552A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | タイマ処理方式 |
| JPS60140437A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 仮想計算機システムタイマ制御方式 |
-
1985
- 1985-11-06 JP JP60248271A patent/JPS62107341A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987552A (ja) * | 1982-11-10 | 1984-05-21 | Fujitsu Ltd | タイマ処理方式 |
| JPS60140437A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 仮想計算機システムタイマ制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62107341A (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58191046A (ja) | Ｃｐｕ制御方法 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH0520774B2 (ja) | ||
| US4124892A (en) | Data processing systems | |
| KR0136111B1 (ko) | 데이터요소의 수정장치 및 그 방법 | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JPS62221736A (ja) | 仮想計算機システムの制御方法 | |
| JPS58182766A (ja) | プログラムトレ−ス装置 | |
| JPS62114042A (ja) | プログラム事象記録制御方式 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JP2899009B2 (ja) | 情報処理装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH0219495B2 (ja) | ||
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH087692B2 (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS62117044A (ja) | プログラム中断方式 | |
| JPS61282937A (ja) | 情報処理装置 | |
| JPS6136851A (ja) | システム資源使用状態表示装置 | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPH0370810B2 (ja) |