JPS6315345A - プログラムの分割読込機能を有するエミユレ−タ装置 - Google Patents

プログラムの分割読込機能を有するエミユレ−タ装置

Info

Publication number
JPS6315345A
JPS6315345A JP61159194A JP15919486A JPS6315345A JP S6315345 A JPS6315345 A JP S6315345A JP 61159194 A JP61159194 A JP 61159194A JP 15919486 A JP15919486 A JP 15919486A JP S6315345 A JPS6315345 A JP S6315345A
Authority
JP
Japan
Prior art keywords
program
instruction
read
group
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61159194A
Other languages
English (en)
Inventor
Yoshiki Nansei
孝樹 南晴
Fumihiko Tonari
戸成 文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61159194A priority Critical patent/JPS6315345A/ja
Publication of JPS6315345A publication Critical patent/JPS6315345A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、エミュレータ装置において、プログラムを
格納場所(磁気ディスク装置、磁気テープ装置等の補助
記憶装置)から実行可能なプログラム領域(主記憶装置
)に読込む、プログラム読込機能に関するものである。
〔従来の技術〕
第4図は従来のプログラム読込機能による主記憶装置の
使用状況を示した図である。@4図におい−で、(DS
K)は磁気ディスク装置、(MEM)は主記憶装置、(
PRQ)実行するプログラム、(a)(al)は、それ
ぞれ磁気ディスク装置及び主記憶装置のプログラムの格
納アドレスである。
従来はプログラムの実行指令が出ると、@4図に示すよ
うに磁気ディスク装置(DSK)のアドレスla)から
格納されたプログラム(PRQ)全体を、主記憶袋f(
MEM)にアドレス(aL )を先頭アドレスとして読
込んでいた。
〔発明が解決しようとする問題点] 上記のような従来の工はユンータ装置のプログラム読込
機能では、1命令率位で命令を実行し。
その都度結果の確認を行うステップ実行に於て。
l命令だけ実行するのに、プログラム全体分のプログラ
ム領域(主記憶)を確保しなければならず、主記憶の有
効利用という点で無駄が多いという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ステップ実行時のプログラム領域が狭くて
すむとともに、プログラムの読込時間が短くてすひエミ
ュレータ装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るエミュレータ装置は、ステップ実行にお
いて、プログラムを幾つかのグループに分割する分割手
段と、実行する命令がどのグループに属するかを判定す
る判定手段とを設けたもので、その結果に基づきプログ
ラムを1グル一プ分だけ格納場所からプログラム領域に
読込むようにしたものである。
また、連続でステップ実行をするときの為に、前に読込
んだグループ内に実行する命令が有るか否かを判定する
有無判定手段と、有無判定手段の結果により、プログラ
ム読込機能を実行しないようにするブランチ機能とを設
けた。
〔作用〕 この発明における有無判定手段は、実行する命令が現在
プログラム領域内(こ有るか否かの判定をするため、領
域内に命令がある場合は、プログラムの読込みが省略で
きる。
〔実施例〕
以F、この発明の一実施例を図について説明する。第1
図は、このエミュレータ装置のステップ実行制御の10
ツク図である。
gt図において、 tAlはステップ実行時、設定した
プログラムカウンタ、c1)はプログラムカウンタ読込
手段で、設定プログラムカウンタ(3)の内容を読込む
。(2)は有無判定手段で、プログラム領域内にプログ
ラムカウンタ読込手段(1)で読込んだプログラムカウ
ンタの内容が示す命令が有か無しかを判定する。(7)
はブランチ機能で、有無判定手段(2)で、有と判断し
た場合1次(こ述べるプログラム読込機能(3)を実行
しない。(3)はプログラム読込機能で、有無判定手段
(2)での判定結果が無しの時の処理であり、以Fの(
(1)〜Qの手段力)ら成る。3Dは分割手段で、プロ
グラム全体を幾つかのグループに分割する。■はグルー
プ判定手段で、プログラムカウンタの内容が示す命令が
分割手段3Dで分割したどのグループに含ま几るかを判
定゛rる。田は読込手段で、グループ判定手段(2)で
判定したグループの内容をプログラム格納場所からプロ
グラム領域に読込む。
(4)は1命令解読手段で、読込手段(至)で読込んだ
グループ内からプログラムカウンタの内容が示すl命令
を取込みその命令の解読を行う。
(5)はプログラムカウンタ加算手段で、プログラムカ
ウンタの内容の加算を行い1次に命令を示すようにする
この結果は連続ステップ実行時、プログラムカウンタ読
込手段(1)によって読込まれる。
(6)は命令実行機能で、1命令解読手段(4)の解読
結果をこよりその1命令に対応した処理を実行する。
次に上記実施例の動作についで、第1図〜第3図を参照
しながら説明する。第1図は上記実施例で説明したもの
で、第2図はプログラムの読込み方法及びプログラムの
格納アドレスを示した図で。
@3図はステップ実行機能のプログラムの分割から、読
込みまでのフローチャートである。
第3図において先ず、プログラムをいくつかのブロック
に分割する(処理3a)、(第2図中(Al〜C)、l
al〜(t)はグループの先頭アドレス)。次に指定さ
れたプログラムカウンタの示す命令がグループ(Al〜
D)のどのグループに入っているか(5)から順に知ら
べていく(判断3b)(1!2図ではグループDl )
。次に判断(3b)の結果により、該当するグループを
主記憶に読込む(処理3c)(主記憶上のアドレスはあ
らかじめステップ処理用に用意されたアドレス、第2図
ではfhl。次に読込んだグループの先頭アドレス及び
最終アドレス(プログラムの先頭から見た相対アドレス
@2図では(da)。
(e−a)−1)を記憶する(処理3d)(@1図有無
判定手段+2)用)。次に主記憶に読込んだグループの
格納アドレス(hlを基準にして、プログラム全体を読
込んだ場合の先端アドレス、(@2図では仮想プログラ
ム格納アドレス(aa) =h −(d−a) )を計
算し、@1図における1命令解読手段(4)で1命令を
取り出す時の基準とする。(処理3e)(グログラムカ
ウンタはプログラムの先頭からの相対アドレスである為
、1命令を取り出す場合の基準が必要となる)。
以上がプログラムの分割から、読込みまでの動作の説明
である。
〔発明の効果〕
以上のよう(こ、この発明によれば、ステップ処理にお
いてプログラムを分割して主記憶(こ読込むようにした
ので、主記憶のむだが減るという効果がある。また、一
度読込んだグループの中に次の命令が含まれているか否
かの判断を行い、含まれていれば読込みを行わないよう
にした為プログラム読込みのむだ時間もなくなるという
効果がある。
【図面の簡単な説明】
第1図はこの発明によるエミュレータ装置の一実施例で
、ステップ実行制御のブロック図、第2図はこの発明の
動作を示すもので10グラムの読込方法及びグログラム
の格納アドレスを示す。第3図はこの発明の動作のプロ
グラムの分割及びプログラムの読込部分のフローチャー
トである。第4図は従来のプログラムの読込方法及びプ
ログラムの格納アドレスを示す図である。 図において、Aは設定プログラムカウンタ、C1)はプ
ログラムカウンタ読込手段、(2)は有無判定手段、(
3)はプログラム読込機能、C31)は分割手段、ζa
はグループ判定手段、(至)は読込手段、(4)はl命
令解読手段、〔5)はプログラムカウンタ加算手段、(
6)は命令実行機能、(7)はブランチ機能である。 なお、図中同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. プログラムを分割する機能と、その分割したプログラム
    から、プログラムカウンタの示す命令の含まれるグルー
    プを主記憶に読込む機能とを有すると共に、上記主記憶
    中に読込んだグループの範囲を記憶する機能を有し、そ
    の機能により、次に実行する命令が範囲内であれば、プ
    ログラムの読込みを行わないことを特徴としたプログラ
    ムの分割読込機能を有するエミユレータ装置。
JP61159194A 1986-07-07 1986-07-07 プログラムの分割読込機能を有するエミユレ−タ装置 Pending JPS6315345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61159194A JPS6315345A (ja) 1986-07-07 1986-07-07 プログラムの分割読込機能を有するエミユレ−タ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61159194A JPS6315345A (ja) 1986-07-07 1986-07-07 プログラムの分割読込機能を有するエミユレ−タ装置

Publications (1)

Publication Number Publication Date
JPS6315345A true JPS6315345A (ja) 1988-01-22

Family

ID=15688371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61159194A Pending JPS6315345A (ja) 1986-07-07 1986-07-07 プログラムの分割読込機能を有するエミユレ−タ装置

Country Status (1)

Country Link
JP (1) JPS6315345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258023A (ja) * 1988-08-24 1990-02-27 Mitsubishi Monsanto Chem Co 液晶ディスプレイのバックライト用パッケージフィルム
US7562206B2 (en) * 2005-12-30 2009-07-14 Intel Corporation Multilevel scheme for dynamically and statically predicting instruction resource utilization to generate execution cluster partitions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258023A (ja) * 1988-08-24 1990-02-27 Mitsubishi Monsanto Chem Co 液晶ディスプレイのバックライト用パッケージフィルム
US7562206B2 (en) * 2005-12-30 2009-07-14 Intel Corporation Multilevel scheme for dynamically and statically predicting instruction resource utilization to generate execution cluster partitions

Similar Documents

Publication Publication Date Title
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS6315345A (ja) プログラムの分割読込機能を有するエミユレ−タ装置
JPS62182822A (ja) 自動運転方式
JPS6236576B2 (ja)
JPS59180755A (ja) トレ−ス方式
JP2507791B2 (ja) デ―タ処理装置
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPS62232051A (ja) デ−タの退避復元方式
JPH05143391A (ja) 仮想記憶方式のコンピユータにおけるメモリトレース方法
JPH01185729A (ja) オーバレイ構造プログラム実行方式
JPH02280255A (ja) コンピュータのプログラムの移植方法、移植されたプログラムの実行処理装置
JPS63276629A (ja) ファイル内レコ−ドのソ−ト方式
JPH0281227A (ja) プログラム実行制御方式
JPS5968067A (ja) 走行ステツプ数指定処理方式
JPH03113557A (ja) セッション中断再開装置
JPS6272036A (ja) オペレ−テイングシステムのタスク管理方法
JPS63305429A (ja) マイクロプロセッサの割込み方式
JPS6042492B2 (ja) 処理フェ−ズ実行制御方式
JPS63229552A (ja) マイクロプログラムロ−ド方式
JPH0260011B2 (ja)
JPS61157948A (ja) 割込み要因解析装置
JPS6129943A (ja) スタツク制御方式
JPH0113142B2 (ja)
JPH0619734A (ja) インサーキット・エミュレータ
JPS58215779A (ja) デ−タ処理装置