JPS63305429A - マイクロプロセッサの割込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マイクロプロセッサの中に、Ｋ個のプログラム情報格納
手段と、その内の１個を選択する選択手段とを設置し、
選択されたプログラム情報格納手段を使用してプログラ
ムを実行する。割込み要求を受は付けた時、多重数記憶
手段の内容を＋１し、多重数記憶手段の値で定められる
プログラム情報格納手段を選択手段を介してマイクロプ
ロセッサの内部バスに接続する。終了命令が発行された
時、多重数記憶手段の値を−１した値で定まるプログラ
ム情報格納手段を選択手段を介して内部バスに接続し、
その後で多重数記憶手段の値を−１する。

〔産業上の利用分野〕

本発明は、マイクロプロセッサの割込み方式の改良に関
するものである。

〔従来の技術〕

第４図は従来のマイクロプロセッサのハードウェア構成
例を示す図である。同図において、１はマイクロプロセ
ラ、す、２は割込検出部、３は制御部、４はプログラム
・カウンタ、５はフラグ・レジスタ、６は他のレジスタ
、７は外部メモリをそれぞれ示している。

第５図はプログラムの流れを示す図である。通常のルー
チンを実行中に割込みが発生すると、処理ルーチンへの
実行が開始され、処理ルーチンＡの実行中に割込みが発
生すると処理ルーチンＢの実行が開始され、処理ルーチ
ンＢが終了すると、処理ルーチンＡが再開され、処理ル
ーチン八が終了すると、通常ルーチンが再開される。

第６図は従来の割込み時の処理フローを示す図である。

マイクロプロセッサは外部からの或いはソフトウェアか
らの割込み要求を受け、処理ルーチンを起動する。これ
に先立ち、現在の状態（プログラム・カウンタ、フラグ
・レジスタ、他のレジスタ）の内容の退避をスタック・
ポインタで示される外部メモリに対して行う。また、処
理ルーチン終了後、退避されていた状態を外部メモリか
ら元のレジスタに戻し、割込み時に実行していた次の命
令から再開する。

〔発明が解決しようとする問題点〕

以上のように、従来の技術では、割込み処理時に外部メ
モリとのアクセスが最低でも複数回発生し、割込み処理
が必要不可欠なマイクロプロセッサにおいて速度上のネ
ックとなる。

本発明は、この点に鑑みて創作されたものであって、割
込み処理時における状態の退避および復元を高速で行い
得るようにすることを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の原理図である。マイクロプロセッサの
中に、割込みが発生した時にプログラムの退避処理を行
い、終了命令が発行された時にプログラムの復旧処理を
行う退避／復旧処理部と、多重数を記憶する多重数記憶
手段と、プログラムを実行するために必要な情報を格納
するに個のプログラム情報格納手段と、退避／復旧処理
部の指示に従いに個のプログラム情報格納手段の内の１
個を内部バスに接続する選択手段とが設置されている。

退避／復旧処理部は、割込み要求を受付けた時に ■　多重数記憶手段の内容を＋１する処理を行い、■　
多重数記憶手段の内容がＫ以内であることを条件として
、多重数記憶手段の内容で定められるプログラム情報格
納手段を選択すべきことを選択手段に指示する処理を行
い、 ■　外部メモリに格納されているプログラム情報を選択
されたプログラム情報格納手段にロードするための処理
を行うよう構成されている。また、退避／復旧処理部は
、終了命令が発行された時に、（１）′多重数記憶手段
の内容がＫ以内であることを条件として、多重数記憶手
段の内容から１を差し引いた値で定められるプログラム
情報格納手段を選択すべきことを選択手段に指示する処
理を行い、（２）′多重数記憶手段の内容を−１する処
理を行うように構成されている。

〔実施例〕

第２図は本発明のハードウェア構成例を示す図である。

同図において、１はマイクロプロセッサ、２は割込検出
部、３は制御ｎ部、４はプログラム・カウンタ、５はフ
ラグ・レジスタ、６は他のレジスタ、７〜９はセレクタ
をそれぞれ示している。

マイクロプロセッサ１の中には、Ｋ個のプログラム・カ
ンウタ４、Ｋ個のフラグ・レジスタ５、Ｋ個の他のレジ
スタ６が設置されている。セレクタ７は、Ｋ個のプログ
ラム・カウンタ４の中の１個を内部バスに接続するもの
である。セレクタ８は、Ｋ個のフラグ・レジスタ５の中
の１個を内部バスに接続するものである。セレクタ９は
、Ｋ個のレジスタ６の中の１個を内部バスに接続するも
のである。割込検出部２は、割込み要求を検出し、これ
を制御部３に通知するものである。制御部３はマイクロ
プロセッサ全体を制御するものである。

内部バスはデータ・バスに接続される。

第３図は本発明の割込み時の処理フローを示す図である
。処理の流れは制御部３によって管理される。

■　割込み要求を受付るか否かを調べる。ＹＥＳのとき
は■の処理を行い、ＮＯのときは無視する。

■　多重数（割込みの回数を示す数）Ｎを＋１する。Ｎ
を保持する多重数レジスタは制御部３の中に存在する。

■　多重数Ｎがレジスタ段数に以内であるか否かを調べ
る。ＹＥＳのときは■の処理を行い、ＮＯのときは■の
処理を行う。

■　レジスタ・セレクタ（セレクタ６．７．８）をＮ−
１からＮに切替える。

■　処理ルーチンの最初の命令を示すアドレスをＮ番目
のプログラム・カウンタに設定する。

■　処理ルーチンを実行する。

■　処理ルーチンの終了命令を実行する。

■　多重数Ｎがレジスタ段数に以内であるか否かを調べ
る。ＹＥＳであれば■の処理を行い、ＮＯであれば■の
処理を行う。

■　処理ルーチンから元の流れに戻るために、レジスタ
・セレクタをＮからＮ−１に切替える。

［相］　多重数Ｎを−１する。

■　フラグ、リターン・アドレス、その他のレジスタを
外部メモリ領域に退避する。

■　スタック・ポインタ（図示せず）を単位数だけデク
リメントする。

■　外部メモリ領域に退避されているフラグ、リターン
・アドレス、他のレジスタを読込む。

■　スタック・ポインタを単位数だけインクリメントす
る。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、レジ
スタの切替のみで見掛は上、レジスタの退避と同等に機
能し、しかも必要なレジスタの内容の退避復元を一度に
実行できるので、タスク切替の高速化が可能となる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明のハードウェ
ア構成例を示す図、第３図は本発明の割込み時の処理フ
ローを示す図、第４図は従来のハードウェア構成例を示
す図、第５図はプログラムの流れを示す図、第６図は従
来の割込み時の処理フローを示す図である。 １・・・マイクロプロセッサ、２・・・割込検出部、３
・・・制御部、４・・・プログラム・カウンタ、５・・
・フラグ・レジスタ、６・・・他のレジスタ、７〜９・
・・セレクタ。

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサの中に、 割込みが発生した時にプログラムの退避処理を行い、終
   了命令が発行された時にプログラムの復旧処理を行う退
   避／復旧処理部と、 多重数を記憶する多重数記憶手段と、 プログラムを実行するために必要な情報を格納するＫ個
   のプログラム情報格納手段と、 退避／復旧処理部の指示に従いＫ個のプログラム情報格
   納手段の内の１個を内部バスに接続する選択手段と、 が設置され、 退避／復旧処理部は、割込み要求を受付けた時に （１）多重数記憶手段の内容を＋１する処理を行い、（
   ２）多重数記憶手段の内容がＫ以内であることを条件と
   して、多重数記憶手段の内部で定められるプログラム情
   報格納手段を選択すべきことを選択手段に指示する処理
   を行い、 （３）外部メモリに格納されているプログラム情報を選
   択されたプログラム情報格納手段にロードするための処
   理を行うよう構成され、 退避／復旧処理部は、終了命令が発行された時に、 （１）′多重数記憶手段の内容がＫ以内であることを条
   件として、多重数記憶手段の内容から１を差し引いた値
   で定められるプログラム情報格納手段を選択すべきこと
   を選択手段に指示する処理を行い、（２）′多重数記憶
   手段の内容を−１する処理を行うように構成されている ことを特徴とするマイクロプロセッサの割込み方式。