JPS63311538A - マイクロプロセッサの割込み方式 - Google Patents
マイクロプロセッサの割込み方式Info
- Publication number
- JPS63311538A JPS63311538A JP14849787A JP14849787A JPS63311538A JP S63311538 A JPS63311538 A JP S63311538A JP 14849787 A JP14849787 A JP 14849787A JP 14849787 A JP14849787 A JP 14849787A JP S63311538 A JPS63311538 A JP S63311538A
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- program information
- selector
- information storage
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マイクロプロセッサの中に、プログラムの実行に必要な
情報を格納するための２個のプログラム情報格納手段と
、割込処理用スタックと、割込処理用スタック・ポイン
タと、２個のプログラム情報格納手段の内の１個を選択
的に割込処理用スタックに接続するための第１のセレク
タと、２個のプログラム情報格納手段の内の１個を選択
的に内部バスを介して外部メモリに接続するための第２
のセレクタを設ける。例えばＡ側のプログラム情報格納
手段を使用してプログラムを実行している状態の下で受
付は可能な割込みが発生した場合、外部メモリから新し
いプログラム情報を読み出し新しいプログラム情報をＢ
側のプログラム情報格納手段に格納し、Ａ側のプログラ
ム情報格納手段の内容を割込処理用スタックに退避する
。
情報を格納するための２個のプログラム情報格納手段と
、割込処理用スタックと、割込処理用スタック・ポイン
タと、２個のプログラム情報格納手段の内の１個を選択
的に割込処理用スタックに接続するための第１のセレク
タと、２個のプログラム情報格納手段の内の１個を選択
的に内部バスを介して外部メモリに接続するための第２
のセレクタを設ける。例えばＡ側のプログラム情報格納
手段を使用してプログラムを実行している状態の下で受
付は可能な割込みが発生した場合、外部メモリから新し
いプログラム情報を読み出し新しいプログラム情報をＢ
側のプログラム情報格納手段に格納し、Ａ側のプログラ
ム情報格納手段の内容を割込処理用スタックに退避する
。
終了命令が発行された時、Ａ側のプログラム情報格納手
段を内部バスに接続し、Ｂ側のプログラム情報格納手段
に割込処理用スタックのプログラム情報をロードする。
段を内部バスに接続し、Ｂ側のプログラム情報格納手段
に割込処理用スタックのプログラム情報をロードする。
本発明は、マイクロプロセッサの割込み方式の改良に関
するものである。
するものである。
第４図は従来のマイクロプロセッサのハードウェア構成
例を示す図である。同図において、１はマイクロプロセ
ッサ、２は割込み検出部、３は制御１部、４はプログラ
ム・カウンタ、５はフラグ・レジスタ、６は他のレジス
タ、７は外部メモリをそれぞれ示している。
例を示す図である。同図において、１はマイクロプロセ
ッサ、２は割込み検出部、３は制御１部、４はプログラ
ム・カウンタ、５はフラグ・レジスタ、６は他のレジス
タ、７は外部メモリをそれぞれ示している。
第５図はプログラムの流れを示す図である。通常のルー
チンを実行中に割込みが発生すると、処理ルーチンＡの
実行が開始され、処理ルーチンへの実行中に割込みが発
生すると処理ルーチンＢの実行が開始され、処理ルーチ
ンＢが終了すると、処理ルーチン八が再開され、処理ル
ーチンＡが終了すると、通常ルーチンが再開される。
チンを実行中に割込みが発生すると、処理ルーチンＡの
実行が開始され、処理ルーチンへの実行中に割込みが発
生すると処理ルーチンＢの実行が開始され、処理ルーチ
ンＢが終了すると、処理ルーチン八が再開され、処理ル
ーチンＡが終了すると、通常ルーチンが再開される。
第６図は従来の割込み時の処理フローを示す図である。
マイクロプロセッサは外部からの或いはソフトウェアか
らの割込み要求を受け、処理ルーチンを起動する。これ
に先立ち、現在の状態（プログラム・カウンタ、フラグ
・レジスタ、他のレジスタ）の内容の退避をスタック・
ポインタで示される外部メモリに対して行う。また、処
理ルーチン終了後、退避されていた状態を外部メモリか
ら元のレジスタに戻し、割込み時に実行していた次の命
令から再開する。
らの割込み要求を受け、処理ルーチンを起動する。これ
に先立ち、現在の状態（プログラム・カウンタ、フラグ
・レジスタ、他のレジスタ）の内容の退避をスタック・
ポインタで示される外部メモリに対して行う。また、処
理ルーチン終了後、退避されていた状態を外部メモリか
ら元のレジスタに戻し、割込み時に実行していた次の命
令から再開する。
以上のように、従来の技術では、割込み処理時に外部メ
モリとのアクセスが最低でも複数回発生し、割込み処理
が必要不可欠なマイクロプロセッサにおいて速度上のネ
ックとなる。
モリとのアクセスが最低でも複数回発生し、割込み処理
が必要不可欠なマイクロプロセッサにおいて速度上のネ
ックとなる。
本発明は、この点に鑑みて創作されたものであって、割
込み処理時における状態の退避および復元を高速で行い
得るようにすることを目的としている。
込み処理時における状態の退避および復元を高速で行い
得るようにすることを目的としている。
第１図は本発明の原理図である。マイクロプロセッサの
中には、割込みが発生した時にプログラムの退避処理を
行い、終了命令が発行された時にプログラムの復旧処理
を行う退避および復旧処理部と、プログラムを実行する
ために必要な情報を格納する２個のプログラム情報格納
手段と、割込処理用スタックと、割込処理用スタック・
ポインタと、退避および復旧処理部の指示に従い２個の
プログラム情報格納手段の内の１個を割込処理用スタッ
クに接続する第１のセレクタと、退避および復旧処理部
の指示に従い２個のプログラム情報格納手段の内の１個
を内部バスに接続する第２のセレクタと、セレクタの状
態を示すセレクタ状態記憶手段とが設置されている。
中には、割込みが発生した時にプログラムの退避処理を
行い、終了命令が発行された時にプログラムの復旧処理
を行う退避および復旧処理部と、プログラムを実行する
ために必要な情報を格納する２個のプログラム情報格納
手段と、割込処理用スタックと、割込処理用スタック・
ポインタと、退避および復旧処理部の指示に従い２個の
プログラム情報格納手段の内の１個を割込処理用スタッ
クに接続する第１のセレクタと、退避および復旧処理部
の指示に従い２個のプログラム情報格納手段の内の１個
を内部バスに接続する第２のセレクタと、セレクタの状
態を示すセレクタ状態記憶手段とが設置されている。
退避および復旧処理部は、割込み要求を受付けた時に
■ セレクタ状態記憶手段の状態を切替える処理を行い
、 ■ 切替えられたセレクタ状態記憶手段の内容に従って
、２個のプログラム情報格納手段の１個を内部バスに接
続すべきことを第２のセレクタに指示すると共に、他の
プログラム情報格納手段を割込用処理用スタックに接続
すべきことを第１のセレクタに指示する処理を行い、 ■ 外部メモリに格納されているプログラム情報を第２
のセレクタによって選択されたプログラム情報格納手段
に格納すると共に、第１のセレクタによって選択された
プログラム情報格納手段の内容を割込処理用スタックに
格納し、割込処理用スタック・ポインタをデクリメント
する処理を行う。
、 ■ 切替えられたセレクタ状態記憶手段の内容に従って
、２個のプログラム情報格納手段の１個を内部バスに接
続すべきことを第２のセレクタに指示すると共に、他の
プログラム情報格納手段を割込用処理用スタックに接続
すべきことを第１のセレクタに指示する処理を行い、 ■ 外部メモリに格納されているプログラム情報を第２
のセレクタによって選択されたプログラム情報格納手段
に格納すると共に、第１のセレクタによって選択された
プログラム情報格納手段の内容を割込処理用スタックに
格納し、割込処理用スタック・ポインタをデクリメント
する処理を行う。
退避および復旧処理部は、終了命令が発行された時に、
（１）′セレクタ状態記憶手段の状態を切替える処理を
行い、 （２）′切替えられたセレクタ状態記憶手段の内容に従
って２個のプログラム情報格納手段の１個を内部バスに
接続すべきことを第２のセレクタに指示すると共に、他
のプログラム情報格納手段を割込処理用スタックに接続
すべきことを第１のセレクタに指示する処理を行い、 （３）′割込処理用スタック・ポインタをインクリメン
トする処理を行い、割込処理用スタックに格納されてい
るプログラム情報を第１のセレクタによって選択された
プログラム情報格納手段にロードする。
行い、 （２）′切替えられたセレクタ状態記憶手段の内容に従
って２個のプログラム情報格納手段の１個を内部バスに
接続すべきことを第２のセレクタに指示すると共に、他
のプログラム情報格納手段を割込処理用スタックに接続
すべきことを第１のセレクタに指示する処理を行い、 （３）′割込処理用スタック・ポインタをインクリメン
トする処理を行い、割込処理用スタックに格納されてい
るプログラム情報を第１のセレクタによって選択された
プログラム情報格納手段にロードする。
第２図は本発明のハードウェア構成例を示す図である。
同図において、１はマイクロプロセッサ、２は割込み検
出部、３は制御部、４はプログラム・カウンタ、５はフ
ラグ・レジスタ、６は他のレジスタ、７は割込処理用ス
タック・ポインタ、８は割込処理用スタック、１１ない
し１３はセレクタ、２１ないし２３もセレクタをそれぞ
れ示している。
出部、３は制御部、４はプログラム・カウンタ、５はフ
ラグ・レジスタ、６は他のレジスタ、７は割込処理用ス
タック・ポインタ、８は割込処理用スタック、１１ない
し１３はセレクタ、２１ないし２３もセレクタをそれぞ
れ示している。
マイクロプロセッサ１の中には、２個のプログラム・カ
ウンタ４．２個のフラグ・レジスタ５．２個の他のレジ
スタ６、割込処理用スタック・ポインタ７、割込処理用
スタック８等が設けられている。セレクタ１１は２個の
プログラム・カウンタ４の内の１個を割込処理用スタッ
ク８に接続し、セレクタ１２は２個のフラグ・レジスタ
５の中の１個を割込処理用スタックに接続し、セレクタ
１３は２個の他のレジスタ６の中の１個を割込処理用ス
タック８に接続する。セレクタ２１は２個のプログラム
・カウンタ４の内の１個を内部バスに接続し、セレクタ
２２は２個のフラグ・レジスタ５の中の１個を内部バス
に接続し、セレクタ２３は２個の他のレジスタ６の中の
１個を内部バスに接続する。内部バスはデータ・バスを
介して外部メモリに接続されている。セレクタ１１ない
し１３に対する選択制御信号は制御部３が供給し、セレ
クタ２１ないし２３に対する選択制御信号も制御部３が
供給する。割込処理用スタック・ポインタ７は割込処理
用スタ：ンク８に対するものである。
ウンタ４．２個のフラグ・レジスタ５．２個の他のレジ
スタ６、割込処理用スタック・ポインタ７、割込処理用
スタック８等が設けられている。セレクタ１１は２個の
プログラム・カウンタ４の内の１個を割込処理用スタッ
ク８に接続し、セレクタ１２は２個のフラグ・レジスタ
５の中の１個を割込処理用スタックに接続し、セレクタ
１３は２個の他のレジスタ６の中の１個を割込処理用ス
タック８に接続する。セレクタ２１は２個のプログラム
・カウンタ４の内の１個を内部バスに接続し、セレクタ
２２は２個のフラグ・レジスタ５の中の１個を内部バス
に接続し、セレクタ２３は２個の他のレジスタ６の中の
１個を内部バスに接続する。内部バスはデータ・バスを
介して外部メモリに接続されている。セレクタ１１ない
し１３に対する選択制御信号は制御部３が供給し、セレ
クタ２１ないし２３に対する選択制御信号も制御部３が
供給する。割込処理用スタック・ポインタ７は割込処理
用スタ：ンク８に対するものである。
割込処理用スタック８は、プログラム・カウンタやフラ
グ・レジスタ、その他のレジスタの内容を保存するもの
である。割込み検出部２は割込み要求があると、その旨
を制御部３に通知する。制御部３はマイクロプロセッサ
全体を制御するものである。
グ・レジスタ、その他のレジスタの内容を保存するもの
である。割込み検出部２は割込み要求があると、その旨
を制御部３に通知する。制御部３はマイクロプロセッサ
全体を制御するものである。
第３図は本発明の割込み時の処理フローを示す図である
。同図において、Ａとは上側のレジスタを示し、Ｂとは
下側のレジスタを示す。また、セレクタ■とは左側のセ
レクタを示し、セレクタ■とは右側のセレクタを示す。
。同図において、Ａとは上側のレジスタを示し、Ｂとは
下側のレジスタを示す。また、セレクタ■とは左側のセ
レクタを示し、セレクタ■とは右側のセレクタを示す。
■ 割込み要求を受付は得るか否かを調べる。受付けら
れない場合は無視し、受付は得る場合には■の処理を行
う。
れない場合は無視し、受付は得る場合には■の処理を行
う。
■ セレクタ状態レジスタ（図示せず）の状態をＡ→Ｂ
（又はＢ−Ａ）にする。即ち、セレクタ状態レジスタが
ＡであるときはＢに切替え、セレクタ状態レジスタがＢ
であるときはＡに切替える。
（又はＢ−Ａ）にする。即ち、セレクタ状態レジスタが
ＡであるときはＢに切替え、セレクタ状態レジスタがＢ
であるときはＡに切替える。
■ セレクタ■をＡ側（Ｂ側）にし、セレクタ■をＢ側
（Ａ側）にする。
（Ａ側）にする。
■ Ｂ側（Ａ側）のレジスタに新しい内容を取り込む、
即ち、外部メモリから割込み要求の種類によって定まる
新しいプログラム情報を読み出し、これをＢ側（八個）
のレジスタに書き込む。
即ち、外部メモリから割込み要求の種類によって定まる
新しいプログラム情報を読み出し、これをＢ側（八個）
のレジスタに書き込む。
■′Ａ側（Ｂ側）のプログラム・カウンタ４．フラグ・
レジスタ５．その他のレジスタ６の内容を割込処理用ス
タック８に格納する。
レジスタ５．その他のレジスタ６の内容を割込処理用ス
タック８に格納する。
■′割込処理用スタック・ポインタ７をデクリメントす
る。なお、■′、■′の処理と、■、・・・の処理は並
行して実行される。
る。なお、■′、■′の処理と、■、・・・の処理は並
行して実行される。
■ 処理ルーチンの実行を開始する。
■ 処理ルーチンの終了命令を実行する。
■ セレクタ状態レジスタを切替える。すなわち、Ｂで
あればＡに切替え、ＡであればＢに切替える。
あればＡに切替え、ＡであればＢに切替える。
■ セレクタ■をＢ側（Ａ側）にし、セレクタ■をＡ側
（Ｂ側）にする。
（Ｂ側）にする。
■ 割込処理用スタック・ポインタの内容をインクリメ
ントする。
ントする。
［相］ 割込処理用スタック８の最新の前の内容をＢ側
（Ａ側）のプロクラム・カウンタ４、フラグ・レジスタ
５、他のレジスタ６にロードする。
（Ａ側）のプロクラム・カウンタ４、フラグ・レジスタ
５、他のレジスタ６にロードする。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、レジ
スタの内容退避が内部処理され、しかも割込み処理ルー
チンと並列して実行できるため、タスク切替の高速化が
可能となる。
スタの内容退避が内部処理され、しかも割込み処理ルー
チンと並列して実行できるため、タスク切替の高速化が
可能となる。
第１図は本発明の原理図、第２図は本発明のハードウェ
ア構成例を示す図、第３図は本発明の割込み時の処理フ
ローを示す図、第４図は従来のハードウェア構成例を示
す図、第５図はプログラムの流れを示す図、第６図は従
来の割込み時の処理フローを示す図である。 、１・・・マイクロプロセッサ、２・・・割込み検出部
、３・・・制御部、４・・・プログラム・カウンタ、５
・・・フラグ・レジスタ、６・・・他のレジスタ、７・
・・割込処理用スタック・ポインタ、８・・・割込処理
用スタック、１１ないし１３・・・セレクタ、２１ない
し２３・・・セレクタ。
ア構成例を示す図、第３図は本発明の割込み時の処理フ
ローを示す図、第４図は従来のハードウェア構成例を示
す図、第５図はプログラムの流れを示す図、第６図は従
来の割込み時の処理フローを示す図である。 、１・・・マイクロプロセッサ、２・・・割込み検出部
、３・・・制御部、４・・・プログラム・カウンタ、５
・・・フラグ・レジスタ、６・・・他のレジスタ、７・
・・割込処理用スタック・ポインタ、８・・・割込処理
用スタック、１１ないし１３・・・セレクタ、２１ない
し２３・・・セレクタ。
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサの中に、 割込みが発生した時にプログラムの退避処理を行い、終
了命令が発行された時にプログラムの復旧処理を行う退
避および復旧処理部と、 プログラムを実行するために必要な情報を格納する２個
のプログラム情報格納手段と、 割込処理用スタックと、 割込処理用スタック・ポインタと、 退避および復旧処理部の指示に従い２個のプログラム情
報格納手段の内の１個を割込処理用スタックに接続する
第１のセレクタと、 退避および復旧処理部の指示に従い２個のプログラム情
報格納手段の内の１個を内部バスに接続する第２のセレ
クタと、 セレクタの状態を示すセレクタ状態記憶手段と、が設置
され、 退避および復旧処理部は、割込み要求を受付けた時に （１）セレクタ状態記憶手段の状態を切替える処理を行
い、 （２）切替えられたセレクタ状態記憶手段の内容に従っ
て、２個のプログラム情報格納手段の１個を内部バスに
接続すべきことを第２のセレクタに指示すると共に、他
のプログラム情報格納手段を割込処理用スタックに接続
すべきことを第１のセレクタに指示する処理を行い、 （３）外部メモリに格納されているプログラム情報を第
２のセレクタによって選択されたプログラム情報格納手
段に格納すると共に、第１のセレクタによって選択され
たプログラム情報格納手段の内容を割込処理用スタック
に格納し、割込処理用スタック・ポインタをデクリメン
トする処理を行うよう構成され、 退避および復旧処理部は、終了命令が発行された時に、 （１）′セレクタ状態記憶手段の状態を切替える処理を
行い、 （２）′切替えられたセレクタ状態記憶手段の内容に従
って２個のプログラム情報格納手段の１個を内部バスに
接続すべきことを第２のセレクタに指示すると共に、他
のプログラム情報格納手段を割込処理用スタックに接続
すべきことを第１のセレクタに指示する処理を行い、 （３）′割込処理用スタック・ポインタをインクリメン
トする処理を行い、割込処理用スタックに格納されてい
るプログラム情報を第１のセレクタによって選択された
プログラム情報格納手段にロードするよう構成されてい
ることを特徴とするマイクロプロセッサの割込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14849787A JPS63311538A (ja) | 1987-06-15 | 1987-06-15 | マイクロプロセッサの割込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14849787A JPS63311538A (ja) | 1987-06-15 | 1987-06-15 | マイクロプロセッサの割込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63311538A true JPS63311538A (ja) | 1988-12-20 |
Family
ID=15454075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14849787A Pending JPS63311538A (ja) | 1987-06-15 | 1987-06-15 | マイクロプロセッサの割込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63311538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716457A (en) * | 1991-06-14 | 1998-02-10 | Petroferm Inc. | Cleaning with solvating and rinsing agents |
-
1987
- 1987-06-15 JP JP14849787A patent/JPS63311538A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716457A (en) * | 1991-06-14 | 1998-02-10 | Petroferm Inc. | Cleaning with solvating and rinsing agents |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| EP0538817A2 (en) | High-speed processor capable of handling multiple interrupts | |
| US4821172A (en) | Apparatus for controlling data transfer between storages | |
| EP0239078B1 (en) | Register saving/restoring system | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPS63311538A (ja) | マイクロプロセッサの割込み方式 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| EP0206335B1 (en) | Interruption method for a data processing system | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPH0754467B2 (ja) | データ処理装置 | |
| JPS63305429A (ja) | マイクロプロセッサの割込み方式 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPS60231241A (ja) | プログラム先行フエツチ制御方式 | |
| JP3900660B2 (ja) | シーケンスコントローラ | |
| JPH03201032A (ja) | 演算処理装置 | |
| JPH02110739A (ja) | マルチタスク用中央処理装置 | |
| JPS63268032A (ja) | ル−プ制御回路 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH0347536B2 (ja) | ||
| JPH05224953A (ja) | 割込み制御装置及び方法 | |
| JPH0193838A (ja) | デバッグ用マイクロプロセッサ | |
| JPS61281339A (ja) | 情報処理装置の命令分岐方式 | |
| JPS62189537A (ja) | コンテクスト切替装置 | |
| JPH0555895B2 (ja) |