JPS61281339A - 情報処理装置の命令分岐方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はデータ処理の途中、現在実行している命令アド
レスから別の命令アドレスに分岐するため使用するレジ
スタ１個のビット幅が、プログラムカウンタのビット幅
より小さい場合、アドレススタックを使用して正確な動
作のできる間接命令分岐方式である。

［産業上の利用分野］ 本発明はデータ処理装置の命令分岐方式、特にプログラ
ムカウンタ以外にアドレススタックを使用して間接アド
レス分岐を実行する方式に関する。

［従来の技術］ 第２図に示すようなプロセッサ１を使用する情報処理装
置において、マイクロプログラムカウンタ２に当初の番
地を入れて動作を開始する。カウンタの番地はメモリ３
に送られ、その番地をアドレスとしてメモリ３の内容が
読出される。読出さた内容の命令を解読し、それに基づ
く動作をプロセッサ１が実行する。カウンタ２の値はそ
のとき自動的に＋１され、メモリの次の番地の内容を読
出して行く。若−しプログラムの内容として命令の中に
アドレスを与えるものがあったとき、それは直接カウン
タ２に格納され、次にプロセッサ１の動作はその番地ヘ
ジャンブして行き、メモリ３の内容を再び読出す。この
ようにカウンタ２の歩進動作以外に他の番地ヘジャンプ
して行く動作を直接アドレスジャンプまたは直接アドレ
ス分岐という。このように分岐命令自体で分岐先のアド
レスを指定する直接アドレス分岐方式と、分岐命令が例
えばレジスタ４を指定しており、そのレジスタ４に格納
されているアドレスに分岐する間接アドレス分岐方式が
ある。レジスタ４の内容をプログラムカウンタにロード
することにより間接アドレス分岐方式は開始される。後
者の間接アドレス分岐は動作プログラムが分岐アドレス
を意識する必要がないため便利である。

［発明が解決しようとする問題点コ 間接アドレス分岐方式では準備するレジスタ４のビット
幅と、プログラムカウンタのビット幅は、等しいかカウ
ンタの方が小さいことが必要である。

若しプログラムカウンタのビット幅がレジスタのビット
幅より大きい場合、分岐先を変えるため、レジスタの内
容を変更しても、プログラムカウンタが更新できる内容
はアドレスの一部となり、正常な分岐ができない。

本発明の目的は前述の欠点を改善するため、プログラム
カウンタのビット幅がレジスタのビット幅よりも大きい
データ処理装置においても、間接アドレス分岐を可能と
する命令分岐方式を提供することにある。

［問題点を解決するための手段］ 本発明はプログラムカウンタにアドレスを格納するため
のレジスタとして、カウンタのビット幅より小さいもの
２個と、更にプログラムカウンタのビット幅と等しいビ
ット幅のアドレススタックとを具備することを特徴とす
る。

［作用］ ２個のレジスタを利用して全アドレスを両レジスタに一
旦分割格納し、次にプログラムカウンタに格納するよう
にして、間接命令分岐方式における動作を確実なものと
する。

［実施例］ 第１図は本発明の実施例の構成を示すブロック図である
。第１図において、２はマイクロフログラムカウンタで
、２１はその上位例えば４ビツト部分、２２は下位例え
ば１６ビツト部分、３１．３２はデータバスで後述する
アドレススタック５に対する印加用バス、３３．３４は
図示しないメモリに対するアドレスバス、４１．４２は
第２レジスタと第２レジスタで例えば各１６ビツトのも
ので、マイクロプログラムカウンタのビット幅例えば２
０ビツト幅より小さいもの、５はアドレススタック、５
１．５２はアドレススタック５のアドレス上位１！１５
１例えば４ビツトと、下位側５２例えば１６ビツトとす
るもの、６はスタックポインタ例えば５ビツトとするも
のを示している。７はマルチプレクサ、８はトランシー
バで切換信号によりデータ伝送方向を変えるものを示し
、レジスタ４１からトランシーバ８を経てスタック５１
へ転送するときなどに使用するものである。

いま、通常のサブルーチンコールと等しい命令としての
、ジャンプアンドリンク命令とリターン命令との組合せ
で命令ができているとき、当初にジャンプアンドリンク
命令で、現在のプログラムカウンタ２の値２０ビットを
アドレススタック５の中でスタックポインタ６の指示す
る位置にセーブする。なおスタックポインタ６の値はこ
のアドレススタックにプログラムカウンタの値が格納さ
れる前に自動的に＋１されている。

ジャンプアンドリンク命令の後半で、その命令により直
接指定されジャンプすべきアドレスをプログラムカウン
タ２にロードする。その結果新しいアドレス即ちサブル
ーチンの先頭アドレスにジャンプする。サブルーチンの
処理の途中に更に第２ジヤンプアンドリンク命令があっ
たとき、現在のプログラムカウンタの値は、以前のスタ
ックポインタの値が更に＋１され、スタック５の前述の
位置の次にセーブされる。第２サブルーチンの先頭アド
レスは第２ジヤンプアンドリンク命令により指示される
ので、それをプログラムカウンタ２にロードしてジャン
プして行く。

第２サブルーチンが終わるとそこにリターン命令が書い
であるから、それを実行しスタックポインタ６が第２サ
ブルーチンで指定し−た位置のセーブアドレスを読出し
て戻る。即ち第１サブルーチンでジャンプした次のアド
レスへ帰ったこととなる。

なおスタックポインタ６はリターン命令実行後−１され
る。そして第１サブルーチンが終わったときリターン命
令が書いであるから、原プログラムの次のアドレスへ戻
って行く。このように、通常はサブルーチンコールで使
用されるアドレススタックを、本発明では間接アドレス
分岐に使用する。

本発明の実施例では、レジスタ４１．４２をアドレスス
タック５ヘムーブ（ＭＶ）命令により転送し、スタック
５からマイクロプログラムカウンタ２にリターン命令に
よりロードするとき、ＭＶ命令による転送をそれぞれ例
えば上位４ビツトと下位１６ビツトとを分けて行うこと
により、有効な間接アドレス分岐がなされる。即ちレジ
スタ４１には上位４ビツト、４２には下位１６ビツトを
予め格納しておき、アドレススタック５の５１には上位
４ビツトを、５２には下位１６ビツト′をそれぞれ転送
する。スタックポインタは、下位側の転送の時にのみ＋
１されるようにする。このときトランシーバ８について
、８２の側により導通させ転送処理を行う。次にリター
ン命令によりアドレススタック５を読出した値がプログ
ラムカウンタの２１．２２へそれぞれ同時にロードされ
、したがってジャンプ動作が行われる。このようにして
レジスタ４１．４２へ格納したアドレスべの分岐が有効
に行われる。

アドレススタック５の上位部分５１に格納されているア
ドレス内容を確認したいとき、トランシーバ８のうち８
１の方を導通させレジスタ４１に転送すれば、それを読
出せば良い。

［発明の効果］ このようにして本発明によると、アドレススタックとし
てレジスタのビット幅よりビット幅の大きいものを使用
する時、分岐すべきアドレスを一旦上位と下位で別々に
格納し、その値をリターン命令でプログラムカウンタに
同時にロードするから、正確なジャンプ動作が容易にで
きる効果を有する。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示す図、第２図は従来
の命令分岐方式を説明する図である。 １・・−プロセッサ ２−・マイクロプログラムカウンタ ３−主メモリ ４．４１．４２−・レジスタ ５・−アドレススタック ５１．５２−アドレススタック５の上位、下位側６・・
−アドレスポインタ 特許出願人　　　　富士通株式会社 代理人　　　　　弁理士　鈴木栄祐 本を明の大オヒイ列 第１図

Claims (1)

1. 【特許請求の範囲】 レジスタに予め格納されたデータをプログラムカウンタ
   にロードし、次にプログラムカウンタを読出したアドレ
   スによりメモリの内容を実行する情報処理装置の命令分
   岐方式において、 １個のレジスタのビット幅をプログラムカウンタのビッ
   ト幅より小さい構成としたレジスタを２個と、 プログラムカウンタのビット幅と等しいビット幅のアド
   レススタックとを具備し、 該アドレススタックを使用して間接アドレス分岐命令を
   実行することを特徴とする 情報処理装置の命令分岐方式。