JPS6033633A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPS6033633A JPS6033633A JP58142415A JP14241583A JPS6033633A JP S6033633 A JPS6033633 A JP S6033633A JP 58142415 A JP58142415 A JP 58142415A JP 14241583 A JP14241583 A JP 14241583A JP S6033633 A JPS6033633 A JP S6033633A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- instruction
- code
- machine language
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 101001073409 Homo sapiens Retrotransposon-derived protein PEG10 Proteins 0.000 description 1
- 102100035844 Retrotransposon-derived protein PEG10 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は特にスレソデイド拳コードのネスティング処理
に適した電子計算機に関するものである。
に適した電子計算機に関するものである。
従来技術
一般にＦＯＲＴＲＡＮ等の高級計語で書かれたプログラ
ムはコンパイラと呼ばれる翻訳プログラムでその計算機
の機械語に翻訳されてから実行される。しかしながら、
現在一般に使われている３１９機の機械語とＦ ＯＲＴ
ＲＡ Ｎ ５５７Ｈの文との間には機能上及び意味上
のキャップが大きく、コンパイラに多大な処理を強いる
為コンパイラが複雑巨人化し、かつ生成されるオブジェ
クトコードも長くなるといった結果を招いている。特に
ミニコンピユータやマイクロコンピュータに於ては、命
令セットとして基本的なものしか持ってｌ／Ｘなしλの
でこの傾向は大きい。そこでマクロコンピュータに於て
はコンパイラが闘訳し易１．Ｎ様に設定された疑似命令
をオブジェクトとして生成し、インタープリタと呼ばれ
る通訳プログラムか解釈しつつ実嗜テするという手法を
とる事が多１．）。この様な処理系の例としてはＰＡＳ
ＣＡＬのＰコードが著名である。
ムはコンパイラと呼ばれる翻訳プログラムでその計算機
の機械語に翻訳されてから実行される。しかしながら、
現在一般に使われている３１９機の機械語とＦ ＯＲＴ
ＲＡ Ｎ ５５７Ｈの文との間には機能上及び意味上
のキャップが大きく、コンパイラに多大な処理を強いる
為コンパイラが複雑巨人化し、かつ生成されるオブジェ
クトコードも長くなるといった結果を招いている。特に
ミニコンピユータやマイクロコンピュータに於ては、命
令セットとして基本的なものしか持ってｌ／Ｘなしλの
でこの傾向は大きい。そこでマクロコンピュータに於て
はコンパイラが闘訳し易１．Ｎ様に設定された疑似命令
をオブジェクトとして生成し、インタープリタと呼ばれ
る通訳プログラムか解釈しつつ実嗜テするという手法を
とる事が多１．）。この様な処理系の例としてはＰＡＳ
ＣＡＬのＰコードが著名である。
しかしこの方式の欠点は、上記の疑似命令をフェッチし
、デコードし、各命令処理Ｊレーチンヘジャンプすると
いう処理を疑似命令列の一つ一つについてソフトウェア
的に処理しなけれｉｆならなし）為、実行時間が遅くな
るということである。
、デコードし、各命令処理Ｊレーチンヘジャンプすると
いう処理を疑似命令列の一つ一つについてソフトウェア
的に処理しなけれｉｆならなし）為、実行時間が遅くな
るということである。
別のアプローチとしては、コンノくイラが機械語命令中
のジャンプサブルーチン命令を用し）、その命令列とし
てオブジェクトコード群を生成するという手法も採られ
てきた。
のジャンプサブルーチン命令を用し）、その命令列とし
てオブジェクトコード群を生成するという手法も採られ
てきた。
このジャンプサブルーチン命令による方法は計算機がジ
ャンプサブルーチン命令をそのまま実行できるのでソフ
トウェアによるフェッチやデコード処理といったオーバ
ーヘッドは無くなる。しかし、疑似コードに比較してオ
ブジェク）・コードが長くなる欠点がある。
ャンプサブルーチン命令をそのまま実行できるのでソフ
トウェアによるフェッチやデコード処理といったオーバ
ーヘッドは無くなる。しかし、疑似コードに比較してオ
ブジェク）・コードが長くなる欠点がある。
本発明に係るスレツブイド・コードによる手法は、上記
の２つのアプローチの中間に位置するもので、言わばジ
ャンプサブルーチンの飛び先番地部だけを並べた物であ
る。スレツブイド・コードによる方式はジャンプサブル
ーチン方式よりもオブジェクトが短く、時間的なオーバ
ーヘッドが多少あるものの疑似命令方式に比してはるか
に小さいという特徴を持つ。スレツブイド・コード方式
を用いた例としてはＦＯＲＴＨ処理系が著名である。
の２つのアプローチの中間に位置するもので、言わばジ
ャンプサブルーチンの飛び先番地部だけを並べた物であ
る。スレツブイド・コードによる方式はジャンプサブル
ーチン方式よりもオブジェクトが短く、時間的なオーバ
ーヘッドが多少あるものの疑似命令方式に比してはるか
に小さいという特徴を持つ。スレツブイド・コード方式
を用いた例としてはＦＯＲＴＨ処理系が著名である。
目的
本発明の目的はＦＯＲＴＨの場合の様にスレツブイド・
コードのネスティングを許しかつ、実行時間がジャンプ
サブルーチン方式と同程度若しくはそれより短縮可能な
電子計算機を提供する事にある。
コードのネスティングを許しかつ、実行時間がジャンプ
サブルーチン方式と同程度若しくはそれより短縮可能な
電子計算機を提供する事にある。
実施例
第１図はスレツブイド−コードによる処理手順の概念図
である。
である。
図中、ＭＡ−Ｌ 、ＭＢ−１、ＭＣ−１で表わされてい
る部分は一連の機械語命令列から成る部分であり、プロ
グラムカウンタＰＣにより指示される機械語命令は命令
レジスタＩＲにフェッチされ、実行される。ＳＣで示さ
れているスレツブイド・コード列の各内容はそれらの機
械語命令部分へのジャンプ先ポインタ（１−１，１−２
゜■−３，・・・）となっている。図中に示されている
レジスタＲは、次に実行すべきス１／ソディト・コ−１
・の番地を保持しており、錠似プログラムカウンタの役
割をする。
る部分は一連の機械語命令列から成る部分であり、プロ
グラムカウンタＰＣにより指示される機械語命令は命令
レジスタＩＲにフェッチされ、実行される。ＳＣで示さ
れているスレツブイド・コード列の各内容はそれらの機
械語命令部分へのジャンプ先ポインタ（１−１，１−２
゜■−３，・・・）となっている。図中に示されている
レジスタＲは、次に実行すべきス１／ソディト・コ−１
・の番地を保持しており、錠似プログラムカウンタの役
割をする。
第２図において、ＳＣの」二から３番１１に示されてい
る様にレジスタＲで指定されたｓｃのポインタｌ−３が
他のスレツブイト・コーＩ・を指す′ハもある。これを
スレツブイト・コートがネスティングされているとＭ−
）、ＦＯＲＴＲＡＮ処理系等に於処理車スティングする
Ｂ ｌ；ｌ： ＪｕｌであるがＦＯＲＴＨに於ては頻繁
に起る。
る様にレジスタＲで指定されたｓｃのポインタｌ−３が
他のスレツブイト・コーＩ・を指す′ハもある。これを
スレツブイト・コートがネスティングされているとＭ−
）、ＦＯＲＴＲＡＮ処理系等に於処理車スティングする
Ｂ ｌ；ｌ： ＪｕｌであるがＦＯＲＴＨに於ては頻繁
に起る。
５て、まず第１図の様にネスティングの無い場合を考え
る。まず、サブルーチンに相当する機械語命令列ＭＢ−
１の最後に行う機械１１／１列終了命令ｒＲＥＴＪの処
理はレジスタＲが指すポインタｒａＪでアドレスされる
機械語命令ｒＡ４へ間接ジャンプを行い、かつＲが次の
スレツブイド・コード「ｄ」のある番地を指す（点線１
′）様にインクリメントすることである。
る。まず、サブルーチンに相当する機械語命令列ＭＢ−
１の最後に行う機械１１／１列終了命令ｒＲＥＴＪの処
理はレジスタＲが指すポインタｒａＪでアドレスされる
機械語命令ｒＡ４へ間接ジャンプを行い、かつＲが次の
スレツブイド・コード「ｄ」のある番地を指す（点線１
′）様にインクリメントすることである。
この様なレジスタＨの自動増加を伴なったメモリの間接
ジャンプ命令はＤＥＣ社のミニコンであるＦＤＰ−１１
等で既に用いられている事は周知の事実である。しかし
ながらこの命令のみではスレツデイドｅコードのネステ
ィングに対処できない。従ってＦＯＲＴＨ処理系にこの
まま適用する事はできない。
ジャンプ命令はＤＥＣ社のミニコンであるＦＤＰ−１１
等で既に用いられている事は周知の事実である。しかし
ながらこの命令のみではスレツデイドｅコードのネステ
ィングに対処できない。従ってＦＯＲＴＨ処理系にこの
まま適用する事はできない。
第３図は本発明の一実施例の動作を説明する概念図であ
る。本発明に係るネスティングの処理は、先ずネスティ
ング先に第４図で示す処理を行う第１の機械語命令「Ｐ
」を設ける事により他の既存の機械語命令列部ＭＡ−１
．ＭＣ−１等を占き換える事なくネスティング処Ｊ１１
１のｆＪｔ存がＨｆ能となる。
る。本発明に係るネスティングの処理は、先ずネスティ
ング先に第４図で示す処理を行う第１の機械語命令「Ｐ
」を設ける事により他の既存の機械語命令列部ＭＡ−１
．ＭＣ−１等を占き換える事なくネスティング処Ｊ１１
１のｆＪｔ存がＨｆ能となる。
以下その動作を第３図、第４図に従って具体的に説明す
る。まず第３ ＩＭにおいてレジスタＲの内容「４」に
よって示されるｓｃの内容のスレッデイトφコードｒｎ
Ｊがプログラム・カウンタＰＣに移され、かつＨの内容
がプラス１更新される。
る。まず第３ ＩＭにおいてレジスタＲの内容「４」に
よって示されるｓｃの内容のスレッデイトφコードｒｎ
Ｊがプログラム・カウンタＰＣに移され、かつＨの内容
がプラス１更新される。
間接ジャンプは通常の機械語命令列の実行がなされる場
合と同様にしてコード「ＰＪがＩｎにフェッチされる。
合と同様にしてコード「ＰＪがＩｎにフェッチされる。
フェッチ後は、ＰＣの内容が次の命令語アドレスを示す
ためにｒｌ」が加えられ、ｒｎ＋ｌＪ となる。ここま
でがネスティングするスレツブイド・コード列ＳＣ−１
の先頭におかれた機械語命令ｒｐＪのフェッチの過程で
ある。次に「Ｐ」の実行は、第４図のようになる。ｆ？
Ｊ４図に於て処理１ではスタックＳＴＫ中へ命令「Ｐ」
で指定されたレジスタ只の内容ｒ５Ｊをブツシュする処
理を行う。スタックＳＴＫに格納するアドレスはスタッ
クポインタＳＰによって管理されている。次に処理２で
プロクテムφカウンタＰＣの内容ｒｎ＋１」をレジスタ
Ｈに移す。次に処理３でレジスタＲが指すスレツブイド
・コート「ｃ」をプログラム・カウンタＰＣにロードし
、かつレジスタＨの内容は次の番地（ｎ＋２）を指す様
にプラス１更新する。
ためにｒｌ」が加えられ、ｒｎ＋ｌＪ となる。ここま
でがネスティングするスレツブイド・コード列ＳＣ−１
の先頭におかれた機械語命令ｒｐＪのフェッチの過程で
ある。次に「Ｐ」の実行は、第４図のようになる。ｆ？
Ｊ４図に於て処理１ではスタックＳＴＫ中へ命令「Ｐ」
で指定されたレジスタ只の内容ｒ５Ｊをブツシュする処
理を行う。スタックＳＴＫに格納するアドレスはスタッ
クポインタＳＰによって管理されている。次に処理２で
プロクテムφカウンタＰＣの内容ｒｎ＋１」をレジスタ
Ｈに移す。次に処理３でレジスタＲが指すスレツブイド
・コート「ｃ」をプログラム・カウンタＰＣにロードし
、かつレジスタＨの内容は次の番地（ｎ＋２）を指す様
にプラス１更新する。
以上の処理によりレジスタＨの１１］内容「５」はスタ
ックＳＴＫ中へ退避された後、新しくｎ＋２を指す様に
更新され、ｎ＋１番地の内容「ｃＪカ（指す機械語命令
列の実行に制御が移行する。このようにして、スレツブ
イト・コード列５Ｃ−１へのネスティング遷移ができた
。従って、以下、ネスティングしたスレツブイド・コー
ドの継続する区間は通常のスレツブイト・コートの実１
Ｊとして行われる。
ックＳＴＫ中へ退避された後、新しくｎ＋２を指す様に
更新され、ｎ＋１番地の内容「ｃＪカ（指す機械語命令
列の実行に制御が移行する。このようにして、スレツブ
イト・コード列５Ｃ−１へのネスティング遷移ができた
。従って、以下、ネスティングしたスレツブイド・コー
ドの継続する区間は通常のスレツブイト・コートの実１
Ｊとして行われる。
さて、次に「戻り処理」の説明に移る。第３図中アドレ
スｒｎ＋５ＪのスレツデイＶ’−コードｒ交」を実行す
る場所に第２の機械１７１！命令ｒＱＪが設けられてい
る。これはネスティング前のスレツブイド・コード列Ｓ
Ｃの適切な戻り先への「戻り処理」を実行するための命
令である。第５図にはその処理内容を示す。まず、処理
４でスタックＳＴＫから命令ｒＱＪで指定ネれたレジス
タＨにその内容「５」をポツプアップする。この場合の
処理は第４図の処理ｌの逆処理に相当し、退避されたレ
ジスタＲの内容を復元する°１￥を、ａ、味する。
スｒｎ＋５ＪのスレツデイＶ’−コードｒ交」を実行す
る場所に第２の機械１７１！命令ｒＱＪが設けられてい
る。これはネスティング前のスレツブイド・コード列Ｓ
Ｃの適切な戻り先への「戻り処理」を実行するための命
令である。第５図にはその処理内容を示す。まず、処理
４でスタックＳＴＫから命令ｒＱＪで指定ネれたレジス
タＨにその内容「５」をポツプアップする。この場合の
処理は第４図の処理ｌの逆処理に相当し、退避されたレ
ジスタＲの内容を復元する°１￥を、ａ、味する。
次にＲ「５」が指すメモリの内容ｒａＪをプログラム・
カウンタＰＣにロードし、かつ］／シスタＲには次の番
地を指す様ｌを加え「６」に更新する。このようにする
と、ＳＣはスレツブイド・コードのネスティングより戻
り、次のスレツブイト・コー１”ｒａＪつより機械語命
令群ｒＭ（、−１」の処理が可能となる。
カウンタＰＣにロードし、かつ］／シスタＲには次の番
地を指す様ｌを加え「６」に更新する。このようにする
と、ＳＣはスレツブイド・コードのネスティングより戻
り、次のスレツブイト・コー１”ｒａＪつより機械語命
令群ｒＭ（、−１」の処理が可能となる。
第３図のように第２の機械語命令「Ｑ」をネスティング
したコート群ＳＣ−１から独立した場所に置けることは
結局複数のネスティングコード群からの戻り処理として
この単一の機械語命令ｒＱＪを利用できることを意味す
る。このことはメモリの節約にもつながる。勿論ネステ
ィングの更にネスティングが行えることは明らかである
。
したコート群ＳＣ−１から独立した場所に置けることは
結局複数のネスティングコード群からの戻り処理として
この単一の機械語命令ｒＱＪを利用できることを意味す
る。このことはメモリの節約にもつながる。勿論ネステ
ィングの更にネスティングが行えることは明らかである
。
このような第１及び第２の機械語命令の処理を具体的に
実行するハードウェアはこのコマンドコードを識別する
デコーダ手段とタイムシーケンスに従って第４図及び第
５図の処理を実行するレジスタ処理手段を伺加するだけ
で容易に実現される。
実行するハードウェアはこのコマンドコードを識別する
デコーダ手段とタイムシーケンスに従って第４図及び第
５図の処理を実行するレジスタ処理手段を伺加するだけ
で容易に実現される。
：５６図に一実施例の電ｒ−５１算機の概略構成ブロッ
ク図を示す。ここで、１はスタックを含む主記憶メモリ
、２はメモリを７トレンシングするメモリアドレスレジ
スタ（ＭＡＲ）、３はデータの読み占きを行なうメモリ
バイトレジスタ（ＭＢＲ）である。
ク図を示す。ここで、１はスタックを含む主記憶メモリ
、２はメモリを７トレンシングするメモリアドレスレジ
スタ（ＭＡＲ）、３はデータの読み占きを行なうメモリ
バイトレジスタ（ＭＢＲ）である。
命令レジスタ（ＩＲ）６にフェッチされた命令はテコ−
タフで解読される。次に制御回路８は解読ごれたデコー
ト信号に従ってレジスタ群４と算術論理演算回路（ＡＬ
Ｕ）５を制御する。例えば、命令語で指定されたレジス
タの内容はＳバス９を介してＭＡＲ２に転送される。Ｍ
ＢＲ３に読み出されたデータをＡＬＵ５とＤ／＜ス１０
を介してプログラムカウンタＰＣにセントすることも可
能である。また、ＡＬＵ５はＳバス９から取り込んだ内
容に演算をほどこして結果をレジスタ群４のなかの所定
のレジスタに格納できる。そしてこのような処理は主記
憶メモリ１のプログラムに従って実行される。
タフで解読される。次に制御回路８は解読ごれたデコー
ト信号に従ってレジスタ群４と算術論理演算回路（ＡＬ
Ｕ）５を制御する。例えば、命令語で指定されたレジス
タの内容はＳバス９を介してＭＡＲ２に転送される。Ｍ
ＢＲ３に読み出されたデータをＡＬＵ５とＤ／＜ス１０
を介してプログラムカウンタＰＣにセントすることも可
能である。また、ＡＬＵ５はＳバス９から取り込んだ内
容に演算をほどこして結果をレジスタ群４のなかの所定
のレジスタに格納できる。そしてこのような処理は主記
憶メモリ１のプログラムに従って実行される。
特に、マイクロプログラミング方式の電子５１算機であ
れば、処理手順を記憶させたＲＯＭにこのような処理手
順を新たに書込付加するだけで良い。
れば、処理手順を記憶させたＲＯＭにこのような処理手
順を新たに書込付加するだけで良い。
効果
以上述べてきた如く本発明によれば、従来行われてきた
スレツデイトΦコードのフェッチ処理のオー／ヘーヘッ
トを無くすばかりでなく全体としての実行速度もジャン
プサブルーチン方式以上の迅速な処理速度が得られる。
スレツデイトΦコードのフェッチ処理のオー／ヘーヘッ
トを無くすばかりでなく全体としての実行速度もジャン
プサブルーチン方式以上の迅速な処理速度が得られる。
第１図は一般的なスレツブイト・コー）・の処理ｒ順を
示す概念図、 第２図はネスティングを有するスレツブイド争コードの
処理のＮ念図、 第３図は本発明の一実施例の動作を説明するための概念
図、 第４図は、第３図のＰ部の処理り順を示すフローチャー
ト、 第５図は、第３図の９部の処Ｊ！Ｉ！ Ｔ−１１「１を
示すフローチャート、 第６図は一実施例の電子８１９ｏ機の概略構成を示すブ
ロック図である。 図中、Ｒ・・・レジスタ、ＰＣ・・・プログラム・カウ
ンタ、ＩＲ・・・命令レジスタ、ＳＰ川用タック書ポイ
ンタ、ＳＣ，５Ｃ−１・・・スレツブイト・コード列、
Ｐ・・・第１の機械語命令、Ｑ・・・第２の機械語命令
、ＲＥＴ・・・機械語列終了命令、ＭＡ−１，ＭＢ−１
，ＭＣ−１・・・機械語命令列である。
示す概念図、 第２図はネスティングを有するスレツブイド争コードの
処理のＮ念図、 第３図は本発明の一実施例の動作を説明するための概念
図、 第４図は、第３図のＰ部の処理り順を示すフローチャー
ト、 第５図は、第３図の９部の処Ｊ！Ｉ！ Ｔ−１１「１を
示すフローチャート、 第６図は一実施例の電子８１９ｏ機の概略構成を示すブ
ロック図である。 図中、Ｒ・・・レジスタ、ＰＣ・・・プログラム・カウ
ンタ、ＩＲ・・・命令レジスタ、ＳＰ川用タック書ポイ
ンタ、ＳＣ，５Ｃ−１・・・スレツブイト・コード列、
Ｐ・・・第１の機械語命令、Ｑ・・・第２の機械語命令
、ＲＥＴ・・・機械語列終了命令、ＭＡ−１，ＭＢ−１
，ＭＣ−１・・・機械語命令列である。
Claims (1)
- （１）命令語で指定されたレジスタが指す番地の内容を
間接語とみなして間接アクセスをするとともに前記レジ
スタの内容を前記間接語の次の間接＋ｊ／ｊを指すよう
に更新をするアドレッシングモートを有する電子計算機
において、１の命令語の実行１１＋ｊに、該１の命令語
で指定されたレジスタの内容をスタックにプンシュし、
次に該ｌの命令語の次の間ＪＭ ｎＢの番地を前記ｌの
命令語で指定されたレジスタにロードし、次に前記アト
レンジングモートを用いて間接ジャンプをする前記ｌの
命令：ｊ、ｒ）の実行ｆ段を有することを特徴とする電
子計（２）命令語で指定されたレジスタ力曵指す番地の
時に、スタックの内容を該ｌの命令コムで指定されモー
ドを用いて間接ジャンプをするｎＯＯ１２命令機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142415A JPS6033633A (ja) | 1983-08-05 | 1983-08-05 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58142415A JPS6033633A (ja) | 1983-08-05 | 1983-08-05 | 電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033633A true JPS6033633A (ja) | 1985-02-21 |
| JPH0560130B2 JPH0560130B2 (ja) | 1993-09-01 |
Family
ID=15314798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58142415A Granted JPS6033633A (ja) | 1983-08-05 | 1983-08-05 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281339A (ja) * | 1985-03-29 | 1986-12-11 | Fujitsu Ltd | 情報処理装置の命令分岐方式 |
-
1983
- 1983-08-05 JP JP58142415A patent/JPS6033633A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281339A (ja) * | 1985-03-29 | 1986-12-11 | Fujitsu Ltd | 情報処理装置の命令分岐方式 |
| JPH0417529B2 (ja) * | 1985-03-29 | 1992-03-26 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560130B2 (ja) | 1993-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115500A (en) | Plural incompatible instruction format decode method and apparatus | |
| US6654875B1 (en) | Dual microcode RAM address mode instruction execution using operation code RAM storing control words with alternate address indicator | |
| US7343471B2 (en) | Processor and method for generating and storing compressed instructions in a program memory and decompressed instructions in an instruction cache wherein the decompressed instructions are assigned imaginary addresses derived from information stored in the program memory with the compressed instructions | |
| US4179731A (en) | Microprogrammed control system | |
| US6611909B1 (en) | Method and apparatus for dynamically translating program instructions to microcode instructions | |
| JP2002328804A (ja) | データ処理装置、命令セット切換方法、データ処理アーキテクチャおよびデータ処理装置作動方法 | |
| US5446849A (en) | Electronic computer which executes squash branching | |
| EP0476722A2 (en) | Data processing system | |
| US4388682A (en) | Microprogrammable instruction translator | |
| JPS62197830A (ja) | デ−タ処理システム | |
| US5682531A (en) | Central processing unit | |
| US5574887A (en) | Apparatus and method for emulation routine pointer prefetch | |
| US3698007A (en) | Central processor unit having simulative interpretation capability | |
| US5590358A (en) | Processor with word-aligned branch target in a byte-oriented instruction set | |
| KR100601745B1 (ko) | 다중 데이터형 결과를 발생하는 컴퓨터 명령 | |
| JP2004086837A (ja) | データ処理装置 | |
| US5247624A (en) | Microprogram controller including leading microinstruction from a generator executed while succeeding microinstruction from memory is read out | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPS6212529B2 (ja) | ||
| JPS6033633A (ja) | 電子計算機 | |
| US6049864A (en) | Method for scheduling a flag generating instruction and a subsequent instruction by executing the flag generating instruction in a microprocessor | |
| JP2583506B2 (ja) | データ処理装置 | |
| JP4545777B2 (ja) | データ処理装置 | |
| US7966473B2 (en) | Optimised storage addressing method | |
| JPH0666052B2 (ja) | メモリ内容を機械レジスタに自動的に写像する計算機 |