JPS6332910A - チツプ形電子部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、部品基板の少なくとも一方の面上に複数の回
路素子を含む回路パターンが形成され、回路基板に設け
た電極に直接半田付は使用されるチップ形電子部品の製
造方法に関するものである。

［従来技術］ 従来、印刷・蒸着等の手段により抵抗、コンデンサ、イ
ンダクタンス、ジャンパ線、半田付は可能な素子電極等
の複数の回路素子から構成される回路パターンを部品基
板の面上に形成し、部品基板の端部に回路基板に設けた
電極に半田付は固定される複数の端子電極が形成された
複数の突出部が並設されたチップ形電子部品がある。

第４図（Ａ）〜（Ｃ）にはこの種のチップ形電子部品を
製造する場合の従来の製造方法の一例を示しである。従
来の製造方法では、先ず、第４図（Ａ）に示すように、
相対向する辺の長さ方向の所定位置に複数の溝部２を予
め金型により成形し、所定位置に横方向に分割用スリッ
トＳを設けたセラミック製の部品基板１を用意する。そ
して部品基板１の面上に、印刷、蒸着等の手段で、所定
の間隔をおいて抵抗体等の回路素子３及び該回路素子３
に電気的に接続される素子電極４等を含んで構成される
回路パターンを形成する。

次に、同図（Ｂ）に示すように、溝部２を除く基板１の
相対向する辺の端部１ａ、１ｂに、全面的に樹脂銀等の
導電性電極塗料を塗布し、所定の乾燥手段により塗料を
乾燥させて素子電極４につながる端子電極６を形成する
。その後、前記のスリットＳを境にしてその両側の基板
１を折り曲げて同図（Ｃ）に示すように分割して、複数
個のチップ形電子部品９を得ていた。

［発明が解決しようとする問題点］ しかしながら、かかる製造法では端子電極６を形成する
際に、溝部２に導電性電極塗料が入り込んで溝部２の内
面に付着して相隣る端子電極６相互の絶縁を損なうおそ
れがあった。そのために、従来の方法では溝部２に導電
性電極塗料が入り込むのを防止するマスキング等の対策
が必要であり、これが面倒で作業能率がよくなかった。

また、従来の方法では導電性電極塗料混入防止のために
溝幅をあまり狭くすることができず、チップ形電子部品
の高密度化が困難であった。なお、上記製造方法の場合
にはスリットＳを境目として基板１を分割した際に、第
４図（Ｃ）に示した電子部品９の分割端の角部９Ｃに欠
落やパリが生じて、該電子部品を限られた狭い空間に収
容する場合などに円滑に収容できないという問題が生じ
るおそれがあった。

本発明の目的は、端子電極を良好な作業能率をもって形
成できるとともに、端子電極間の間隔を小さくすること
ができるチップ形電子部品の製造方法を提案することに
ある。

［問題点を解決するための手段］ 上記の問題点を解決するための本発明の構成を、基本的
な実施態様を示す第１図を参照して以下に説明する。

本出願の第１の発明においては、部品基板１の少なくと
も一方の面上に回路パターンを形成する前または後にお
いて複数の端子電極が形成されるべき基板１の少なくと
も一つの端部に導電性電極塗料を塗布して端子電極図５
を形成し、基板１の端部に端子電極図５を分断して複数
の端子電極６を形成するように複数の溝部７を形成する
ことによりチップ形電子部品１０を製造する。

そして本出願の第２の発明は、チップ形電子部品の大量
生産を可能にするため、複数の端子電極が細長い加工用
基板１の長手方向に延びる端部側に形成されるように該
加工用基板１の少なくとも一方の面上に複数個の回路パ
ターンを形成する回路パターン形成工程と、該回路パタ
ーン形成工程の前または後において複数の端子電極が形
成されるべき上記加工用基板１の端部に導電性電極塗料
を塗布して端子電極図５を形成する電極層形成工程と、
基板１の前記端部に端子電極図５を分断して複数の端子
１ｍ極６を形成するように複数の溝部７を形成する溝部
形成工程と、該溝部形成工程の前または後において加工
用基板１を複数個の回路パターン毎に分割する分割工程
とによりチップ形電子部品を製造する。

［発明の作用コ 本出願の第１の発明の製造方法においては、部品基板面
に複数の素子３及び素子電極４からなる回路素子を含ん
で構成される回路パターンを形成する前または後におい
て、基板１の所定の端面１ａ、１ｂに全面的に導電性電
極塗料を塗布して端子電極図５を形成した後に、基板１
の端部に端子電極図５を分断して複数の端子電極６を形
成するように複数の溝部７を形成するので、小さな間隔
を開けて複数の端子電極６を形成することが極めて容易
且つ確実に行われる。即ち、始めから端部に溝部を有す
る部品基板を用いて、前記溝部を有する端部に導電性電
極塗料を塗布して端子電極を形成する従来の方法に比し
、溝部に対する導電性電極塗料の侵入・付着等のおそれ
なくチップ形電子部品１０の端子電極６を容易に形成す
ることができる。

また本出願の第２の発明の製造方法によれば、チップ形
電子部品１０を簡単に且つ確実に大間生産することがで
きる。特に、加工用基板１の面上に所定の間隔をあけて
回路パターン分割用のスリットＳを形成しておき、溝部
形成工程においてこのスリットと連続する断面形状が■
字形の分割用の溝８を加工用基板１に形成する一実施例
によれば、加工用基板１をスリットＳを境目にして分断
しても、分断された部分の基板１の角部１０ｃに欠落や
パリを生ずることがなく、角部１０ｃの形状の整ったチ
ップ形電子部品１０が得られる。

し実施例］ 以下、本発明の一実施例を図面を参照して説明する。先
ず第１図（＾）は回路パターン形成工程を示しており、
同図に示すように、加工用基板として例えばセラミック
の基板１を用意し、基板１の上に複数の素子３及び素子
電極４からなる所定のパターンの回路パターンを周知の
印刷法により形成するとともに分割用スリットＳを形成
する。

次に、第１図（Ｂ）は電極層形成工程を示しており、同
図に示すように、基板１の相対向する両端部１ａ、１ｂ
に良さ方向の全長に亘って各素子電極４に電気的に接続
されるように周知の樹脂銀等の導電性電極塗料を塗布し
、周知の乾燥工程により塗料を乾燥させて連続した端子
電極図５を形成する。なお、半田付は性を向上させるた
めに、端子電極図５の上に周知の方法によりメツキ処理
を施してメツキ層を形成しても良いのは勿論である。

なお本願明細書において、基板１の端部とは、基板１の
端面だけでなく、基板１の端面と回路パターンが形成さ
れる基板１０面上で前記基板の端面と連続する部分を含
むものである。従って、導電性電極塗料は、基板１の端
面のみに塗布される場合もあるが、基板１の回路パター
ンが形成される部分にも当然塗布される場合もある。こ
の場合とは、回路パターンのうち抵抗体等の索子３と電
気的に接続されて半田付は可能な素子電極４を、端子電
極６の形成と同時に形成する場合である。

次いで、第１図（Ｃ）は溝部形成工程を示しており、同
図に示すように、素子電極４の相互間の所定位置で、導
電性電極塗料を塗布して形成された端子電極図５が設け
られた基板１の相対向する端部を、ダイヤモンド・カッ
タ又はレーザ光線等を用いてカットして溝部７を形成し
て、複数の端子電極６を形成する。

第１図（０）は分割工程を示しており、本実施例におい
ては、溝部７の形成に並行して、スリットＳの両端部分
における基板１の端部に■字形の分割用溝８を入れる。

そして、スリットＳを境目にして部品基板１を折り曲げ
て、隣接するもの同士を分断して、複数個のチップ形電
子部品１０を得る。

なお本実施例においては、溝部７の幅を０．３１１１１
゜深さを０．７．とじ、端子電極の幅を１．８調とした
。

また上記実施例は、複数個のチップ形電子部品を同時に
複数個製造する場合の実施例であるが、各一つのチップ
形電子部品を製造する場合には、回路パターン形成工程
が異なり、分割工程が不要になる点を除いて上記実施例
と実質的に同様である。なお単体のチップ形電子部品を
作る場合、先に回路パターンを形成した複数枚の基板を
同じ方向に重ねて束ね、一度に端子電極図５の形成と溝
部７の形成とを行なっても良い。この場合、溝部７の形
成だけを一度に行なっても良いのは勿論である。

上記実施例では、回路パターン形成工程を、電極層形成
工程の前に実施しているが、回路パターン形成工程は分
割工程を実施する前であればいつ実施しても良いのは勿
論である。例えば溝部形成工程を実施した後に回路パタ
ーン形成工程を実施しても良い。

また上記実施例では、基板１の両側の端部に端子電極図
５を形成しているが、回路パターンに応じて何れか一方
の端部にのみ端子電極図５を形成しても良いのは勿論で
ある。特に単体のチップ形電子部品を形成する場合には
、基板１の端部のうち何れの端部にも端子電極６を形成
できる。

更に上記実施例では、基板１の一方の面にのみ回路パタ
ーンを形成しているが、塁根１０両面に回路パターンを
形成し、基板１の両面に形成した回路パターンの一部を
端子電極６で電気的に接続するようにしてもよい。

第２図（Ｂ）は本発明の製造方法において、基板端部に
形成する溝部７の変形例を示したもので、第１図と同等
部分には同符号を付しである。本実施例では先ず第２図
（八）に示すように、部品基板１の表裏両面に設けた回
路素子３同士を接続するために特定の素子電極４につな
がるスルーホール１１を設けた部品基板１に対して、そ
の端部に導電性電極塗料を塗布して端子電極図５を形成
する。

そして、第２図（Ｂ）に示すように、スルーホール１１
に対向する基板１の端部側を略凸状に切り込んで溝部７
を形成して、端子電極６を形成する。

この溝部７は、端子電極６相互を隔てる広幅部分７ａと
、スルーホール１１に連通する狭幅部分７ｂとからなる
ものである。　本実施例では、相隣る端子電極６相互が
溝部７の広幅部分７ａにより隔てられるので、端子電極
６相互間の基板端面を介する沿面放電やＷｉＭ銀粒子の
マイグレーションが有効に防止される。

なお、本実施例では溝部７の狭幅部分７ｂをスルーホー
ル１１に連通させたが、この狭幅部分７ｂは先端がスル
ーホール１１にまで到らない深さの浅い溝としてもよい
。

第３図（Ｂ）は本発明において形成する溝部の他の変形
例を示したもので、第２図（Ａ）　、　（Ｂ）と同等部
分には同符号を付しである。本実施例では先ず第３図（
八）に示すように、スルーホール１１と該スルーホール
の端面の相対向する二部分に線状導電性塗料の両端を接
続したプリントコイル３Ｌと、端部にスルーホール１１
に連通ずる切れ口１２とを有する部品基板１に対して、
その端部に導電性電極塗料を塗着して端子電極図５を形
成する。

そして、第３図（８）に示すように、スルーホール１１
を二つに縦断するとともに、切れ目１２の両側部分を更
に切り拡げるように深さを深く且つ基板端部側の幅を広
くしたＶ字形の溝部７を形成して、端子電極６を形成す
るとともに、分割したスルーホール１１によりコイル３
Ｌの画電極を形成する。

本実施例では、Ｖ字形の溝部７により相隣る端子電極６
相互を十分に隔て得るとともに、スルーホールを２分割
して特定の回路素子の電極形成をも行うことができる。

上記実施例のように、部品基板１の面に複数の回路素子
３及び素子電極４を含んで構成される回路パターンを形
成したのち、部品基板１の相対向する端部に各素子電極
４につながるように導電性電極塗料を塗着し、その後部
品基板１の相対向する端部に複数の溝部７を形成して素
子電極相互間の接続を断つことにより端子電極６を形成
すれば、始めから対向辺に溝部を有する部品基板の相対
向する端部に導電性電極塗料を塗着して端子電極を形成
する従来の製造方法に比し、溝部に対する塗料の侵入等
のおそれなく、これらの防止対策を不要として、端子電
極６を良好な作業能率で容易且つ確実に形成することが
できる。

また、溝部の幅を従来よりも可成り狭くできるので、チ
ップ形電子部品の小形化・高密度化を図り得るとともに
、溝部が狭いだけ端子電極６０幅を広くできるので、外
部回路への接続を確実に行うことができる。

更に、部品基板面に設けた分割用スリットＳの両端部分
における基板端部にＶ字形の分割用溝８を入れるので、
部品基板１をスリットＳを境目にして分断しても、分断
された部分の基板角部に欠落やパリを生ずることがなく
、角部の形状の整ったチップ形電子部品を製造すること
かできる。

［発明の効果］ 本出願の第１の発明の製造方法によれば、部品基板面に
回路パターンを形成する前または後において、基板の所
定の端部に導電性電極塗料を塗布して端子電極図を形成
した後に、基板の端部に端子電極図を分断して複数の端
子電極を形成するように複数の溝部を形成するので、小
さな間隔をあけて複数の端子電極を形成することが極め
て容易且つ確実に行われる。従って、始めから端部に溝
部を有する部品基板を用いて、前記溝部を有する端部に
導電性電極塗料を塗布して端子電極を形成する従来の方
法に比し、溝部に対する導電性電極塗料の侵入・付着等
のおそれなくチップ形電子部品の端子電極を容易に形成
することができる上、チップ形電子部品の高密度化を図
ることができる利点がある。また本出願の第２の発明の
１３１方法によれば、チップ形電子部品を簡単に且つ確
実に大ｍ生産することができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｄ）は本発明の一実施例を工程順に示
す説明図、第２図（Ａ）、（Ｂ）及び第３図（Ａ）、（
Ｂ）はそれぞれ本発明の他の実施例における溝部の異な
る形成例を工程順に示す斜視図、第４図（Ａ）〜（Ｃ）
はチップ形電子部品の従来の製造方法の一例を工程順に
示す説明図である。 １・・・部品基板、Ｓ・・・分割用スリット、３・・・
回路素子、４・・・素子電極、５・・・端子電極図、６
・・・端子電極、２，７・・・溝部、８・・・分割用溝
、９．１０・・・チップ形電子部品。 ＠１　図 ＠２　図 ６　醋ｙτ硬

Claims (7)

【特許請求の範囲】
1. （１）絶縁性部品基板の少なくとも一方の面上に複数の
   回路素子を含む回路パターンが形成され、前記基板の少
   なくとも一つの端部に相互に電気的に絶縁されて前記複
   数の回路素子に接続される複数の端子電極が形成されて
   なるチップ形電子部品の製造方法において、 前記基板の少なくとも一方の面上に前記回路パターンを
   形成する前または後において前記複数の端子電極が形成
   されるべき前記基板の前記少なくとも一つの端部に導電
   性電極塗料を塗布して端子電極層を形成し、 前記基板の前記端部に前記端子電極層を分断して前記複
   数の端子電極を形成するように複数の溝部を形成するこ
   とを特徴とするチップ形電子部品の製造方法。
2. （２）前記回路パターンを構成する前記複数の回路素子
   はそれぞれ前記基板の端面側まで延びるように前記一方
   の面上に形成された複数の素子電極に接続されており、
   前記端子電極層は前記複数の素子電極と電気的に接続さ
   れるようにして前記基板の前記端面上に形成されること
   を特徴とする特許請求の範囲第１項に記載のチップ形電
   子部品の製造方法。
3. （３）前記端子電極層は前記基板の端面及び該端面と連
   続する前記一方の端面上に形成され、前記溝部を形成す
   ることにより前記複数の端子電極と前記複数の回路素子
   にそれぞれ接続された複数の素子電極とを同時に形成す
   ることを特徴とする特許請求の範囲第１項に記載のチッ
   プ形電子部品の製造方法。
4. （４）絶縁性部品基板の少なくとも一方の面上に複数の
   回路素子を含む回路パターンが形成され、前記基板の少
   なくとも一つの端部に相互に電気的に絶縁されて前記複
   数の回路素子に接続される複数の端子電極が形成されて
   なるチップ形電子部品の製造方法において、 前記複数の端子電極が細長い加工用基板の長手方向に延
   びる端部側に形成されるように該加工用基板の少なくと
   も一方の面上に複数個の回路パターンを形成する回路パ
   ターン形成工程と、 前記回路パターン形成工程の前または後において前記複
   数の端子電極が形成されるべき前記加工用基板の前記端
   部に導電性電極塗料を塗布して端子電極層を形成する電
   極層形成工程と、 前記基板の前記端部に前記端子電極図を分断して前記複
   数の端子電極を形成するように複数の溝部を形成する溝
   部形成工程と、 前記溝部形成工程の前または後において前記加工用基板
   を前記複数個の回路パターン毎に分割する分割工程とか
   らなるチップ形電子部品の製造方法。
5. （５）前記加工用基板の面上に所定の間隔をあけて回路
   パターン分割用のスリットが形成されており、前記溝部
   形成工程において前記スリットと連続する断面形状がＶ
   字形の分割用の溝を前記加工用基板に形成することを特
   徴とする特許請求の範囲第４項に記載のチップ形電子部
   品の製造方法。
6. （６）前記溝部形成工程における前記溝部の形状を凸形
   に形成した特許請求の範囲第４項に記載のチップ形電子
   部品の製造方法。
7. （７）前記溝部形成工程における前記溝部の形状をＶ字
   形に形成した特許請求の範囲第４項に記載のチップ形電
   子部品の製造方法。