JPS6175505A - チツプ型可変抵抗器用素子の製造方法 - Google Patents
チツプ型可変抵抗器用素子の製造方法Info
- Publication number
- JPS6175505A JPS6175505A JP59198003A JP19800384A JPS6175505A JP S6175505 A JPS6175505 A JP S6175505A JP 59198003 A JP59198003 A JP 59198003A JP 19800384 A JP19800384 A JP 19800384A JP S6175505 A JPS6175505 A JP S6175505A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductive paste
- variable resistor
- type variable
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はチップ型可変抵抗器の製造方法に係わり、特に
可変抵抗器基板の端子電極の形成方法に関するものであ
る。
可変抵抗器基板の端子電極の形成方法に関するものであ
る。
（従来技術）
従来、チップ型可変抵抗器基板の端子電極の形成方法は
第１図に示す如くセラミック等の絶縁基板１に導電ペー
ストを順次印刷・乾燥・焼成の各工程を繰り返して両面
に形成した後、端子電極４の上下両面が電気的に接続さ
れるようにディピング方式や転写方式により導電ペース
トをセラミック基板１の側壁１ａに付着させて形成して
いた。
第１図に示す如くセラミック等の絶縁基板１に導電ペー
ストを順次印刷・乾燥・焼成の各工程を繰り返して両面
に形成した後、端子電極４の上下両面が電気的に接続さ
れるようにディピング方式や転写方式により導電ペース
トをセラミック基板１の側壁１ａに付着させて形成して
いた。
しかし、前者のディピング方式では付着した導電ペース
トの膜厚が厚すぎて隣りの端子電極５と短絡したり、デ
ィピング時の液面管理がむすがしく困難な作業であった
。また後者の転写方式ではセラミック基板１隅角部のエ
ッヂ部分で膜厚が薄くなり、上下両面の端子電極５−５
間の接続にむらが生じ電気的特性不良の原因となること
があった。
トの膜厚が厚すぎて隣りの端子電極５と短絡したり、デ
ィピング時の液面管理がむすがしく困難な作業であった
。また後者の転写方式ではセラミック基板１隅角部のエ
ッヂ部分で膜厚が薄くなり、上下両面の端子電極５−５
間の接続にむらが生じ電気的特性不良の原因となること
があった。
また、セラミック基板１の側壁１ａに導電べ−ストの膜
を形成させるためセラミック基板１を個片にするか、ま
たは横１列の多数個取りができる基板形状のものしか作
業ができなかった。そのためセラミック基板の材料費や
端子電極形成の加工費が増大しコスト的にも高価なもの
となる欠点があった。
を形成させるためセラミック基板１を個片にするか、ま
たは横１列の多数個取りができる基板形状のものしか作
業ができなかった。そのためセラミック基板の材料費や
端子電極形成の加工費が増大しコスト的にも高価なもの
となる欠点があった。
特に小形化、高品質化及び低価格化したチップ型可変抵
抗器を得るためには、これらの問題点を除くことが課題
の一つであった。
抗器を得るためには、これらの問題点を除くことが課題
の一つであった。
（発明の目的）
本発明の目的はかかる従来欠点を解消したチップ型可変
抵抗器を提供することにある。
抵抗器を提供することにある。
（発明の構成）
本発明によれば基板を一定の小形状に分割する格子状の
スナップ溝の交点に貫通孔を設ける工程と、上記基板の
表面から貫通孔縁部に導電ペーストを印刷した後、上記
貫通孔の裏面側から導電ペーストを吸引機構で吸引して
上記基板表面の貫通孔縁部及び貫通孔内壁に導電層を形
成させる工程と、上記スナップ溝に沿って基板を分離す
る工程とを含むことを特徴とするチップ型可変抵抗器の
製造方法が得られる。
スナップ溝の交点に貫通孔を設ける工程と、上記基板の
表面から貫通孔縁部に導電ペーストを印刷した後、上記
貫通孔の裏面側から導電ペーストを吸引機構で吸引して
上記基板表面の貫通孔縁部及び貫通孔内壁に導電層を形
成させる工程と、上記スナップ溝に沿って基板を分離す
る工程とを含むことを特徴とするチップ型可変抵抗器の
製造方法が得られる。
（実施例）
以下、本発明の一実施例を第２図〜第４図を参照して説
明する。まず、第２図に示す如く断面Ｖ字状のスナップ
溝２を格子状に配設し、かつ上記スナップ溝２の交点に
例えば矩形状の貫通孔３を設けたセラミック基板１の表
面に貫通孔３の孔縁部を囲む位蔵に端子電極のパターン
１５ａ を形成するように導電ペーストを印刷し貫通孔
３の下方から排気３１２０ ｍｌ１分の真空ポンプを使
って、印刷された導電ペーストを吸引すると貫通孔３の
内壁にも導電ペーストが流下して被着する。この状態を
保持して温度１５０℃で１５分間乾燥し、導電ペースト
に含有している有機溶済を蒸発する。次に温度８５０℃
で１０分間維持可能なベルト式焼成炉を通してバインダ
ーを蒸発し、ペーストに含有しているガラス成分と金属
成分との焼結を行なわせ電気的及び機械的に良好な導電
膜を貫通孔３の内壁と貫通孔３の孔縁部に被着形成し、
次に端子電極パターン１５ａ と接続させた配置に円
孤状の抵抗体パターン４を公知手段で被着する。
明する。まず、第２図に示す如く断面Ｖ字状のスナップ
溝２を格子状に配設し、かつ上記スナップ溝２の交点に
例えば矩形状の貫通孔３を設けたセラミック基板１の表
面に貫通孔３の孔縁部を囲む位蔵に端子電極のパターン
１５ａ を形成するように導電ペーストを印刷し貫通孔
３の下方から排気３１２０ ｍｌ１分の真空ポンプを使
って、印刷された導電ペーストを吸引すると貫通孔３の
内壁にも導電ペーストが流下して被着する。この状態を
保持して温度１５０℃で１５分間乾燥し、導電ペースト
に含有している有機溶済を蒸発する。次に温度８５０℃
で１０分間維持可能なベルト式焼成炉を通してバインダ
ーを蒸発し、ペーストに含有しているガラス成分と金属
成分との焼結を行なわせ電気的及び機械的に良好な導電
膜を貫通孔３の内壁と貫通孔３の孔縁部に被着形成し、
次に端子電極パターン１５ａ と接続させた配置に円
孤状の抵抗体パターン４を公知手段で被着する。
以後、前述工程と同様の印刷方法でセラミック基板１を
反転させてセラミック基板１の裏面を上にして貫通孔３
の内壁と貫通孔３の孔縁部に導電ペーストを被着させ乾
燥・焼成を行なうととにより端子電極１５ｂの導電層を
被着形成する。
反転させてセラミック基板１の裏面を上にして貫通孔３
の内壁と貫通孔３の孔縁部に導電ペーストを被着させ乾
燥・焼成を行なうととにより端子電極１５ｂの導電層を
被着形成する。
このようにして得られた抵抗体パターン付きセラミック
基板１を切断用スナップ溝２に沿って分割するとセラミ
ック基板の両面に形成された端子電極用の導電ｊ−をセ
ラミック基板１の側壁１ａに形成された導’ｃ’＠ １
５ Ｃにより電気的に接続されたチップ型可変抵抗器用
の素子が得られる。
基板１を切断用スナップ溝２に沿って分割するとセラミ
ック基板の両面に形成された端子電極用の導電ｊ−をセ
ラミック基板１の側壁１ａに形成された導’ｃ’＠ １
５ Ｃにより電気的に接続されたチップ型可変抵抗器用
の素子が得られる。
（発明の効果）
以上、本発明により得られたチップ型可変抵抗器用の素
子を可変抵抗器に組み込み印刷配線板への実装を行なっ
た結果、端子電極層のノ１ンダくわれもなく、電気的及
び機械的に優れた特性を示した。また成極形成工程にお
いても端子電極層１５ａと貫通孔の内壁及び端子電極層
１５ｂ と貫通孔の内壁を同時に印刷ができるので、加
工工数を短縮することができ、かつ安価なチップ型可変
抵抗器用の素子を提供することができる１、
子を可変抵抗器に組み込み印刷配線板への実装を行なっ
た結果、端子電極層のノ１ンダくわれもなく、電気的及
び機械的に優れた特性を示した。また成極形成工程にお
いても端子電極層１５ａと貫通孔の内壁及び端子電極層
１５ｂ と貫通孔の内壁を同時に印刷ができるので、加
工工数を短縮することができ、かつ安価なチップ型可変
抵抗器用の素子を提供することができる１、
第１図は従来例によるディピング方式により電極形成さ
れたチップ型可変抵抗器の斜視図。第２〜第４図は本発
明のチップ型可変抵抗器に係わり、第２図は貫通孔と格
子状に配設したスナップ溝を有する多数個取りセラミッ
ク基板の斜視図、第３図は多数個取りセラミック基板の
両面に形成した端子電極用溝゛鑞層同志を電気的に導通
させるために貫通孔の内壁にも導′ｗｃ層を形成させ、
かつ抵抗体膜も形成させたチップ型可変抵抗器用素子の
斜視図であり、第４図は第３図のスナップ溝に沿ってセ
ラミック基板を分割して得られたチップ型可変抵抗器用
素子の個片の斜視図を示す。 １・・・・・・セラミック基板、２・・・・・・スナッ
プ溝、３・・・・・・貫通孔、４・・・・・・抵抗体パ
ターン、５．１５・・・・・・端子電極。 代理人 弁理士 内 原 音心！ハ７店 髪１ 図 范 ２ 図 范 ３ 図 第 ４ 図
れたチップ型可変抵抗器の斜視図。第２〜第４図は本発
明のチップ型可変抵抗器に係わり、第２図は貫通孔と格
子状に配設したスナップ溝を有する多数個取りセラミッ
ク基板の斜視図、第３図は多数個取りセラミック基板の
両面に形成した端子電極用溝゛鑞層同志を電気的に導通
させるために貫通孔の内壁にも導′ｗｃ層を形成させ、
かつ抵抗体膜も形成させたチップ型可変抵抗器用素子の
斜視図であり、第４図は第３図のスナップ溝に沿ってセ
ラミック基板を分割して得られたチップ型可変抵抗器用
素子の個片の斜視図を示す。 １・・・・・・セラミック基板、２・・・・・・スナッ
プ溝、３・・・・・・貫通孔、４・・・・・・抵抗体パ
ターン、５．１５・・・・・・端子電極。 代理人 弁理士 内 原 音心！ハ７店 髪１ 図 范 ２ 図 范 ３ 図 第 ４ 図
Claims (1)
- 基板を一定の小形状に分割する格子状のスナップ溝の交
点に貫通孔を設ける工程と、前記基板の表面から貫通孔
縁部に導電ペーストを印刷した後、前記貫通孔の裏面側
から導電ペーストを吸引機構で吸引して前記基板表面の
貫通孔縁部及び貫通孔内壁に導電ペーストを被着形成さ
せた後乾燥及び焼成を行なう工程と、前記基板を裏返し
して前述同様の工程で裏面の貫通孔縁部及び貫通孔内壁
に導電層を被着形成させる工程と、前記スナップ溝に沿
って前記基板を分離する工程とを含むことを特徴とする
チップ型可変抵抗器用素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198003A JPS6175505A (ja) | 1984-09-21 | 1984-09-21 | チツプ型可変抵抗器用素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198003A JPS6175505A (ja) | 1984-09-21 | 1984-09-21 | チツプ型可変抵抗器用素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175505A true JPS6175505A (ja) | 1986-04-17 |
Family
ID=16383891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198003A Pending JPS6175505A (ja) | 1984-09-21 | 1984-09-21 | チツプ型可変抵抗器用素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175505A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179502A (ja) * | 1987-01-21 | 1988-07-23 | 株式会社村田製作所 | 可変抵抗器及びその製造方法 |
| JPS6435709U (ja) * | 1987-08-26 | 1989-03-03 | ||
| JPH02137201A (ja) * | 1988-11-17 | 1990-05-25 | Rohm Co Ltd | チップ型可変抵抗器用絶縁基板の製造方法及びその製造方法に使用するセラミック素材板 |
| JPH03117902A (ja) * | 1989-09-30 | 1991-05-20 | Taiyo Yuden Co Ltd | 電子部品の導電ペースト塗布方法及びその装置 |
| US10352339B2 (en) | 2013-12-27 | 2019-07-16 | Mitsubishi Hitachi Power Systems, Ltd. | Low-noise decompression device and combustion device |
-
1984
- 1984-09-21 JP JP59198003A patent/JPS6175505A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179502A (ja) * | 1987-01-21 | 1988-07-23 | 株式会社村田製作所 | 可変抵抗器及びその製造方法 |
| JPS6435709U (ja) * | 1987-08-26 | 1989-03-03 | ||
| JPH02137201A (ja) * | 1988-11-17 | 1990-05-25 | Rohm Co Ltd | チップ型可変抵抗器用絶縁基板の製造方法及びその製造方法に使用するセラミック素材板 |
| JPH03117902A (ja) * | 1989-09-30 | 1991-05-20 | Taiyo Yuden Co Ltd | 電子部品の導電ペースト塗布方法及びその装置 |
| US10352339B2 (en) | 2013-12-27 | 2019-07-16 | Mitsubishi Hitachi Power Systems, Ltd. | Low-noise decompression device and combustion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6175505A (ja) | チツプ型可変抵抗器用素子の製造方法 | |
| JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH08236302A (ja) | チップ型抵抗器の構造 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH03212901A (ja) | 角板型チップ抵抗器 | |
| JPH05152101A (ja) | 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JP3116579B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH03215901A (ja) | 角板型チップ抵抗器 | |
| JP2001044068A (ja) | 小型な表面実装用部品及びその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH09246006A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH08265081A (ja) | チップ型フィルタ | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| JP3415770B2 (ja) | 多連チップ電子部品 | |
| JPS6235209Y2 (ja) | ||
| JPH11307309A (ja) | チップ型サーミスタ | |
| JP3469227B2 (ja) | 多連チップ電子部品の製造方法 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JP2002208502A (ja) | チップ抵抗器及びその製造方法 | |
| JPH11176603A (ja) | チップ型抵抗器 | |
| JPH0496301A (ja) | 角形チップ抵抗器 |