JP3172673B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法

Info

Publication number
JP3172673B2
JP3172673B2 JP12497296A JP12497296A JP3172673B2 JP 3172673 B2 JP3172673 B2 JP 3172673B2 JP 12497296 A JP12497296 A JP 12497296A JP 12497296 A JP12497296 A JP 12497296A JP 3172673 B2 JP3172673 B2 JP 3172673B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
resistor
forming
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12497296A
Other languages
English (en)
Other versions
JPH09120905A (ja
Inventor
直 大郷
紘二 東
充 横山
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP12497296A priority Critical patent/JP3172673B2/ja
Publication of JPH09120905A publication Critical patent/JPH09120905A/ja
Application granted granted Critical
Publication of JP3172673B2 publication Critical patent/JP3172673B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、チップ状の絶縁性
セラミック基板の表面に抵抗体が設けられ、この基板の
両端部に電極が形成されたチップ抵抗器の製造方法に関
するものである。 【0002】 【従来の技術】チップ電子部品の一種のチップ抵抗器の
基本構造は、絶縁性セラミック基板の表面の両端部に一
対の電極が形成され、これら一対の電極に接続されるよ
うに基板表面上に抵抗体が印刷形成された構造である。
半田付け性を向上させるために、この種のチップ電子部
品には、絶縁性セラミック基板の側面及び裏面に更に側
面電極及び裏面電極を設けた構造も提案されている。 【0003】 【発明が解決しようとする課題】絶縁性セラミック基板
は、大きなセラミック板を分割して形成されるため、セ
ラミック板の分割が容易であることが、製造を容易にす
る。本発明の目的は、製造が容易なチップ抵抗器の製造
方法を提供することにある。 【0004】 【課題を解決するための手段】本発明の方法によれば、
まず厚み方向に対向するように基板両面に分割用のスリ
ット14が複数本形成されたセラミック板13の基板表
面に形成された複数本のスリット14をそれぞれ挟んで
基板表面にメタルグレーズ系の第1電極6を印刷形成す
る。またセラミック板の基板裏面に形成された複数本の
スリット14を挟んで基板裏面にメタルグレーズ系の第
2電極7を印刷形成する。そして隣接する2本のスリッ
ト14の間に形成した一対の第1電極に直接接続される
抵抗体3を基板表面上に印刷形成する。次に基板表面上
に形成された複数の抵抗体3の上にそれぞれガラスコー
ト11を施す。次に、ガラスコート11の上から複数の
抵抗体3に対してトリミングを施して複数の抵抗体3の
抵抗値を調整する。次にトリミングの後に複数の抵抗体
3のガラスコート11の上にレジンコート12をそれぞ
れ施す。そして第1電極、第2電極及び抵抗体が印刷形
成されたセラミック板を両端部に第1電極及び第2電極
が位置するようにスリット14に沿ってスクライブす
る。その後スクライブしたセラミック板の分割面を含む
両側端部に第1電極及び記第2電極と幅広に一部重畳す
る状態でレジン含有銀塗料を略コの字状に直接塗布した
後に加熱処理して両側端部に第3電極8を形成し、第1
電極、第2電極及び第3電極の外面上にメッキ層(9,
10)を形成する。 【0005】 【発明の実施の形態】以下本発明の一実施例を図面に基
づいて説明する。 【0006】この実施例のチップ抵抗器1は、図1に示
すように、セラミックの基板2の表面に凸型の抵抗体3
が印刷され、この両端に電極4が設けられている。この
セラミックの基板2は、図3に示すように、厚み方向に
対向するように基板両面に分割用のスリット14が複数
本形成されたセラミック板13をスリットに沿って分割
するものである。したがって実際には、基板2の両端部
の角部は図示のように90度にはなっておらず、基板2
の両端部の角部にはスリット14を形成する傾斜面が残
る。したがって実際の基板2の両端部に形成される角部
は90度よりも大きい鈍角になる。また、スリット14
が入っていなかった部分の分割面とスリット14を形成
する傾斜面との間の角部も鈍角になっている。抵抗体3
は、酸化ルテニウムを約10μの厚みに設け、レーザ又
はサンドブラストにより凸型の底辺から上方に向ってト
リミング溝5を形成し、抵抗値のトリミングが成されて
いる。 【0007】このチップ抵抗器1の電極4は、抵抗体3
が直接に接続している第1電極6と、この第1電極6と
基板2をはさんで対向して形成された第2電極7を有
し、この第1,第2電極6,7はAg−Pd、Ag−P
t等のメタルグレーズペーストを印刷形成したものであ
る。さらに、第1,第2電極6,7をはさんで基板2の
端面に、キシレンフェノール樹脂又はエポキシフェノー
ル樹脂にAgを混入したAg−レジン系の導電ペースト
による第3電極8が設けられ、この第3電極8は、第
1,第2電極6,7を一部被覆するように設けられ、両
者の導通を図っている。図2に示すように、第3電極8
は、第1電極6及び第2電極7に幅広に一部重畳してい
る。そして、この第1,第2,第3電極全体を覆ってN
iメッキ9及びハンダメッキ10が施されている。 【0008】また、抵抗体3の表面には、ガラスコート
11及びレジンコート12を施して保護している。 【0009】この実施例のチップ抵抗器の製造方法は、
図3AないしFに示すように、先ず基板となるセラミッ
ク板13の基板表面側のスリット14をはさんで所定間
隔で第1電極6となるメタルグレーズペーストを複数列
印刷して、900℃近い温度で焼成する。さらに同様に
して第2電極7も第1電極6と対向する基板裏面の位置
に形成する。次に、図3Bに示すように、第1電極6の
間のセラミック板13上にマトリクス状に抵抗体3を印
刷形成し、平均850℃の温度で焼成する。そして、図
3Cに示すように、抵抗体3の表面にガラスコート11
を施し平均650℃の温度で焼成する。 【0010】また、トリミングを、図3Cの状態で行
う。この場合はその後レジンコート12を施して図3D
以下の工程を行う。エポキシ樹脂等のレジンコート12
は施し200℃付近の温度で硬化させる。これによっ
て、セラミック板13をチップ毎に分離しない状態で抵
抗値のトリミングを行うので効率良くトリミング作業を
行うことができ、しかもレジンコート12によって、後
のメッキ作業時にも抵抗体に悪影響を与えることもな
い。この後、セラミック板13を各チップ抵抗器毎に縦
横に設けられたスリット14に沿って切断(スクライ
ブ)し、図3Dに示すように、基板2の端面にAg−レ
ジン系の導電ペーストの第3電極8を20μ程度の厚み
に塗布し、200℃程度の温度で硬化させる。そして、
図3E,Fに示すように、Niメッキ9,ハンダメッキ
10を各々順次施し、第1,第2,第3電極6,7,8
を被覆する。 【0011】この実施例のチップ抵抗器によれば、半田
食われに対して電極4の耐性が向上し、しかも、回路基
板の曲げに対しても、メタルグレーズ系のみでできた電
極と比べ柔軟性が高いので電極が強い。また、半田付け
の際の回路基板に対する固着力も、第1,第2電極6,
7が回路基板に強固に半田付けされるので、極めて強
く、第3電極をAg−レジン系にしたことによる固着力
の低下は生じない。 【0012】尚、この発明のチップ抵抗器の抵抗体は、
金属皮膜抵抗体、炭素皮膜抵抗体等その用途に合わせて
適宜選定し得るものである。またメタルグレーズペース
ト、Ag−レジン系導電ペーストの成分は、適宜他の添
加物が入っていても良い。 本発明の方法により製造する
チップ抵抗器は、基板の両面に設けたメタルグレーズ系
の第1,第2電極にまたがって基板の端面にAg−レジ
ン系の第3電極を設け、この第1,第2,第3電極を覆
うNiメッキ層及び該Niメッキ層を覆う半田メッキ層
を形成したので、半田食われに強く、回路基板への付け
直しが可能である。また基板の下面側の第2電極に一部
重畳して第3電極を設けたので、基板の下面側の電極で
段差が形成され、回路基板へ半田付けした際、下面側電
極と回路基板の間に生じる隙間に半田が回り込んで強い
固着力が得られる。しかも基板の端面に設けたAg−レ
ジン系の第3電極が適度の柔軟性を有するので、回路基
板の曲げに対しても十分に耐え得るものである。従っ
て、今日の実装密度の高度化の要求によりチップ抵抗器
も小型化しているが、電極が小さくても十分な固着力が
得られ、電気製品の小型軽量化、信頼性、耐久性及び生
産性の向上に大きく寄与するものである。 【0013】 【発明の効果】本発明によれば、複数の抵抗体の上をそ
れぞれ覆うガラスコートの上をそれぞれレジンコートに
より覆うようにしたので、ガラスコート及びレジンコー
トの存在がセラミック板の分割を阻害することがなく、
チップ抵抗器の製造が容易になる。
【図面の簡単な説明】 【図1】チップ抵抗器の一例の平面図である。 【図2】図1のA−A断面図である。 【図3】A,B,C,D,E,Fは本発明によりチップ
抵抗器を製造する場合の製造工程を示す横断面図であ
る。 【符号の説明】 1 チップ抵抗器 2 絶縁性セラミック基板 3 抵抗体 4 電極 5 トリミング溝 6 第1電極 7 第2電極 8 第3電極 9 Niメッキ 10 半田メッキ 11 ガラスコート 12 レジンコート 13 セラミック板 14 スリット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 充 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (56)参考文献 特開 昭61−268001(JP,A) 特開 昭62−86801(JP,A) 特開 昭61−201402(JP,A) 特開 昭57−184202(JP,A) 実開 昭57−119501(JP,U)

Claims (1)

  1. (57)【特許請求の範囲】 1.厚み方向に対向するように基板両面に分割用のスリ
    ット(14)が複数本形成されたセラミック板(13)
    の基板表面に形成された複数本の前記スリット(14)
    をそれぞれ挟んで前記基板表面にメタルグレーズ系の第
    1電極(6)を印刷形成する工程と、 前記セラミック基板の基板裏面に形成された複数本の前
    記スリット(14)を挟んで前記基板裏面にメタルグレ
    ーズ系の第2電極(7)を印刷形成する工程と、 隣接する2本の前記スリット(14)の間に形成した一
    対の前記第1電極に直接接続される抵抗体(3)を前記
    基板表面上に印刷形成する工程と、前記基板表面上に形成された複数の抵抗体(3)の上に
    それぞれガラスコート(11)を施す工程と、 前記ガラスコート(11)の上から複数の前記抵抗体
    (3)に対してトリミングを施して複数の前記抵抗体
    (3)の抵抗値を調整する工程と、 前記トリミングの後に複数の前記抵抗体(3)の前記ガ
    ラスコート(11)の上にレジンコート(12)をそれ
    ぞれ施す工程と、 その後前記第1電極、前記第2電極及び前記抵抗体が印
    刷形成された前記セラミック基板(13)を両端部に前
    記第1電極及び前記第2電極が位置するように前記スリ
    ット(14)に沿ってスクライブする工程と、 スクライブしたセラミック基板の分割面を含む両側端部
    に前記第1電極及び前記第2電極と一部重畳する状態で
    レジン含有銀塗料を略コの字状に直接塗布した後に加熱
    処理して前記両側端部に第3電極(8)を形成する工程
    と、 前記第1電極、前記第2電極及び前記第3電極の外面上
    にメッキ層(9,10)を形成する工程とからなること
    を特徴とするチップ抵抗器の製造方法。
JP12497296A 1996-05-20 1996-05-20 チップ抵抗器の製造方法 Expired - Lifetime JP3172673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12497296A JP3172673B2 (ja) 1996-05-20 1996-05-20 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12497296A JP3172673B2 (ja) 1996-05-20 1996-05-20 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JPH09120905A JPH09120905A (ja) 1997-05-06
JP3172673B2 true JP3172673B2 (ja) 2001-06-04

Family

ID=14898782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12497296A Expired - Lifetime JP3172673B2 (ja) 1996-05-20 1996-05-20 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP3172673B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016075725A (ja) * 2014-10-02 2016-05-12 株式会社ザップ パネルフック

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233281Y2 (ja) * 1981-01-16 1987-08-26
JPS61268001A (ja) * 1984-12-28 1986-11-27 コーア株式会社 チツプ状電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016075725A (ja) * 2014-10-02 2016-05-12 株式会社ザップ パネルフック

Also Published As

Publication number Publication date
JPH09120905A (ja) 1997-05-06

Similar Documents

Publication Publication Date Title
JP3172673B2 (ja) チップ抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JP3118509B2 (ja) チップ抵抗器
JP3167968B2 (ja) チップ抵抗器の製造方法
JPH0553281B2 (ja)
JP3012875B2 (ja) チップ抵抗器の製造方法
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JP2806802B2 (ja) チップ抵抗器
JP3353037B2 (ja) チップ抵抗器
JP3159963B2 (ja) チップ抵抗器
JP3110677B2 (ja) チップ抵抗器
JP3323156B2 (ja) チップ抵抗器
JPH07169601A (ja) 角形チップ抵抗器およびその製造方法
JP3435419B2 (ja) チップ抵抗器
JP3323140B2 (ja) チップ抵抗器
JPH10321404A (ja) 抵抗器およびその製造方法
JP2718232B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JPH07283004A (ja) チップ抵抗器及びその製造方法
JP2000188204A (ja) 抵抗器およびその製造方法
JP3063333B2 (ja) 角形チップ抵抗器
JP2005191402A (ja) チップ抵抗器、チップ部品及びチップ抵抗器の製造方法
JPH07211509A (ja) チップ抵抗器とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7