JPS6331313A - レベル変換のための集積可能な回路装置 - Google Patents
レベル変換のための集積可能な回路装置Info
- Publication number
- JPS6331313A JPS6331313A JP62178837A JP17883787A JPS6331313A JP S6331313 A JPS6331313 A JP S6331313A JP 62178837 A JP62178837 A JP 62178837A JP 17883787 A JP17883787 A JP 17883787A JP S6331313 A JPS6331313 A JP S6331313A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mosfet
- circuit device
- voltage
- signal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
- H03K19/09482—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors using a combination of enhancement and depletion transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、供給電圧と関係づけられた第1の信号電圧を
接地電位と関係づけられた第2の信号電圧に変換するた
めの集積可能な回路装置に関する。
接地電位と関係づけられた第2の信号電圧に変換するた
めの集積可能な回路装置に関する。
このような回路装置は、供給電圧よりも小さい任意の電
圧が論理両立性の電圧に変換されるべきときに常に必要
とされる。電子論理回路は常に電気的に接地電位に接続
されているので、前記の第1の信号信号が接地電位と関
係づけられた第2の信号電圧に変換されなければならな
い。この第2の信号電圧は電子論理回路内の処理に通し
た大きさを存していなければならない。
圧が論理両立性の電圧に変換されるべきときに常に必要
とされる。電子論理回路は常に電気的に接地電位に接続
されているので、前記の第1の信号信号が接地電位と関
係づけられた第2の信号電圧に変換されなければならな
い。この第2の信号電圧は電子論理回路内の処理に通し
た大きさを存していなければならない。
本発明の目的は、この目的を満足する簡単で集積可能な
回路装置を提供することである。
回路装置を提供することである。
〔問題点を解決するための手段〕
この目的は、本発明によれば、
a)第1の端子と第2の端子との間にMOSFETおよ
び少なくとも1つの抵抗から成る直列回路が位置してお
り、 b)MOSFETのソース端子が第1の端子と接続され
ており、 c)MOSFETのゲート端子が第3の端子と接続さ九
ており、 d)第1の端子と第3の端子との間に第1の信号電圧を
制限する第1のツェナーダイオードが接続されており、 e)第2の端子に接続されていない抵抗の端子に第4の
端子が接続されており、 f)第2の端子と第4の端子との間に第2の信号電圧を
制限する第2のツェナーダイオードが接続されている ことにより達成される。
び少なくとも1つの抵抗から成る直列回路が位置してお
り、 b)MOSFETのソース端子が第1の端子と接続され
ており、 c)MOSFETのゲート端子が第3の端子と接続さ九
ており、 d)第1の端子と第3の端子との間に第1の信号電圧を
制限する第1のツェナーダイオードが接続されており、 e)第2の端子に接続されていない抵抗の端子に第4の
端子が接続されており、 f)第2の端子と第4の端子との間に第2の信号電圧を
制限する第2のツェナーダイオードが接続されている ことにより達成される。
本発明の実施態様は特許請求の範囲第2項以下に記載さ
れている。
れている。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
第1図による回路装置は第1のMOSFETT1および
第2のMOSFET T2から成る直列回路を有する
。この直列回路は端子Iおよび2を経て供給電圧+Uに
接続されている。端子2は接地電位と接続されている。
第2のMOSFET T2から成る直列回路を有する
。この直列回路は端子Iおよび2を経て供給電圧+Uに
接続されている。端子2は接地電位と接続されている。
MOSFET Tlのゲート端子は第3の端子3と接
続されている。
続されている。
T1のドレイン端子、T2のドレイン端子または端子2
と反対側のT2の端子は第4の端子4と接続されている
。第1の端子1と第3の端子3との間に第1の信号電圧
Eが与えられる0両端子の間に、第1の信号電圧を制限
するツェナーダイオードD2が位置している。端子2と
端子4との間に第2の信号電圧Aが現れる。この電圧は
ツェナーダイオードD1により制限される。
と反対側のT2の端子は第4の端子4と接続されている
。第1の端子1と第3の端子3との間に第1の信号電圧
Eが与えられる0両端子の間に、第1の信号電圧を制限
するツェナーダイオードD2が位置している。端子2と
端子4との間に第2の信号電圧Aが現れる。この電圧は
ツェナーダイオードD1により制限される。
MOSFET Tlは、図面に記入されている供給電
圧の橿性においてpチャネル形式であるエンハンスメン
ト形FETである。Mo5FprT2は、この場合nチ
ャネル形式のデプレッション形FETである。回路装置
が負の供給電圧−Uに接続される場合には、それぞれ相
補性のチャネル形式を使用すべきである。MOSFET
T2はオーム抵抗によ/)置換されてもよい。
圧の橿性においてpチャネル形式であるエンハンスメン
ト形FETである。Mo5FprT2は、この場合nチ
ャネル形式のデプレッション形FETである。回路装置
が負の供給電圧−Uに接続される場合には、それぞれ相
補性のチャネル形式を使用すべきである。MOSFET
T2はオーム抵抗によ/)置換されてもよい。
端子1および3にT1のカントオフ電圧よりも小さい第
1の信号電圧が与えられると、T1は遮断状態に留まる
。T2のゲート端子はそのソース端子と接続されている
。それによってT2は電流源として作用し、またTIの
遮断扶植では非常にわずかな内部抵抗を有する。従って
端子4の電位は接地電位となり、この電位が端子4と端
子2との間に接続すべき論理回路によりたとえば信号り
として検出される。端子1および3にTlのカットオフ
電圧を越える電圧が与えられると、Tlは導通状態とな
り、端子4には電位十Uと接地電位との間の電位が現れ
、その値はツェナーダイオードD1のツェナー電圧によ
り定められている。この電位は、DIの作用を考慮しな
ければ、T1およびT2を通って流れる電流の比が大き
いほど電位子Uに近い、MOSFET TlおよびT
2が、導通状態でT1を通って流れる電流がT2を通っ
て流れる電流の何倍かの大きさであるように設計すると
好適である。
1の信号電圧が与えられると、T1は遮断状態に留まる
。T2のゲート端子はそのソース端子と接続されている
。それによってT2は電流源として作用し、またTIの
遮断扶植では非常にわずかな内部抵抗を有する。従って
端子4の電位は接地電位となり、この電位が端子4と端
子2との間に接続すべき論理回路によりたとえば信号り
として検出される。端子1および3にTlのカットオフ
電圧を越える電圧が与えられると、Tlは導通状態とな
り、端子4には電位十Uと接地電位との間の電位が現れ
、その値はツェナーダイオードD1のツェナー電圧によ
り定められている。この電位は、DIの作用を考慮しな
ければ、T1およびT2を通って流れる電流の比が大き
いほど電位子Uに近い、MOSFET TlおよびT
2が、導通状態でT1を通って流れる電流がT2を通っ
て流れる電流の何倍かの大きさであるように設計すると
好適である。
第2図による回路装置は、1つまたはそれ以上のダイオ
ードD3がT1のソース端子と第1の端子1との間に挿
入されている点で第1図の回路装置と相違している。こ
れらのダイオードはたとえばツェナーダイオードであっ
てよい。これにより、端子1.3に与えられる第1の信
号電圧がT1のカットオフ電圧よりも大きくても、TI
をスイッチオンしないようにすることができる。すなわ
ち、T1は、第1の信号電圧がカットオフ電圧とD3の
しきい電圧の和とを加えた電圧を越える時に初めてスイ
ッチオンされる。
ードD3がT1のソース端子と第1の端子1との間に挿
入されている点で第1図の回路装置と相違している。こ
れらのダイオードはたとえばツェナーダイオードであっ
てよい。これにより、端子1.3に与えられる第1の信
号電圧がT1のカットオフ電圧よりも大きくても、TI
をスイッチオンしないようにすることができる。すなわ
ち、T1は、第1の信号電圧がカットオフ電圧とD3の
しきい電圧の和とを加えた電圧を越える時に初めてスイ
ッチオンされる。
第3図による回路装置では、第1図による回路装置にく
らべて、追加的なデプレッション形FET T3がT
1のドレイン端子と端子4またはT2のドレイン端子ま
たは端子2と反対側にある相応の抵抗を示す端子との間
に接続されている。T3はT1の導通状態で回路を通る
横断電流を制限する。この場合、TIを開く第1の信号
電圧が端子1と端子3との間に与えられると、第1図に
よる回路装置の場合と比較してわずかな電流が回路を通
って流れる。
らべて、追加的なデプレッション形FET T3がT
1のドレイン端子と端子4またはT2のドレイン端子ま
たは端子2と反対側にある相応の抵抗を示す端子との間
に接続されている。T3はT1の導通状態で回路を通る
横断電流を制限する。この場合、TIを開く第1の信号
電圧が端子1と端子3との間に与えられると、第1図に
よる回路装置の場合と比較してわずかな電流が回路を通
って流れる。
第1の信号電圧は、第4図中に示されているように、別
のデプレッション形FET TSと直列に端子1と端
子2との間に接続されているバイポーラトランジスタT
4により発生される。T4はたとえば、電力用半導体素
子、たとえば電力用MO3FETと熱接触していてよい
。この素子が温度上昇すると、T4を通って流れる電流
が増大する。T4を通って流れる電流が電流源として接
続されているFET T5を通って流れる電流よりも
大きくなると、T5の内部抵抗が著しく増大し、また端
子3における電圧が接地電位から出発してm1M的に上
昇する。この際にT1のカットオフ電圧が下方超過され
ると、T1はスイッチオフされ、また端子4における電
位は接地電位に復帰する。
のデプレッション形FET TSと直列に端子1と端
子2との間に接続されているバイポーラトランジスタT
4により発生される。T4はたとえば、電力用半導体素
子、たとえば電力用MO3FETと熱接触していてよい
。この素子が温度上昇すると、T4を通って流れる電流
が増大する。T4を通って流れる電流が電流源として接
続されているFET T5を通って流れる電流よりも
大きくなると、T5の内部抵抗が著しく増大し、また端
子3における電圧が接地電位から出発してm1M的に上
昇する。この際にT1のカットオフ電圧が下方超過され
ると、T1はスイッチオフされ、また端子4における電
位は接地電位に復帰する。
この電位は再び、端子4に接続されている論理回路によ
り信号りとして検出され、また電力用半導体素子の切り
離しが行われ得る。
り信号りとして検出され、また電力用半導体素子の切り
離しが行われ得る。
第1図ないし第3図は本発明の3つの実施例の回路図、
第4図はバイポーラトランジスタによる温度検出への第
3図による回路の応用を示す回路図である。 1〜4・・・端子、D1〜D3・・・ツェナーダイオー
ド、TI、T2・・・MOSFET、T3・・・デプレ
ッション形FET、T4・・・バイポーラトランジスタ
、T5・・・デプレッション形FET。 FIG 3
第4図はバイポーラトランジスタによる温度検出への第
3図による回路の応用を示す回路図である。 1〜4・・・端子、D1〜D3・・・ツェナーダイオー
ド、TI、T2・・・MOSFET、T3・・・デプレ
ッション形FET、T4・・・バイポーラトランジスタ
、T5・・・デプレッション形FET。 FIG 3
Claims (1)
- 【特許請求の範囲】 1)供給電圧と関係づけられた第1の信号電圧を接地電
位と関係づけられた第2の信号電圧に変換するための集
積可能な回路装置において、a)第1の端子(1)と第
2の端子(2)との間にMOSFET(T1)および少
なくとも1つの抵抗(T2)から成る直列回路が設けら
れ、 b)MOSFET(T1)のソース端子が第1の端子(
1)と接続されており、 c)MOSFET(T1)のゲート端子が第3の端子(
3)と接続されており、 d)第1の端子(1)と第3の端子(3)との間に第1
の信号電圧を制限する第1のツェナーダイオード(D2
)が接続されており、 e)第2の端子(2)に接続されていない抵抗(T2)
の端子に第4の端子(4)が接続されており、 f)第2の端子(2)と第4の端子(4)との間に第2
の信号電圧を制限する第2のツェナーダイオード(D1
)が接続されている ことを特徴とするレベル変換のための集積可能な回路装
置。 2)第1の端子(1)とMOSFET(T1)のソース
端子との間に少なくとも1つのダイオード(D3)が導
通方向に接続されていることを特徴とする特許請求の範
囲第1項記載の回路装置。 3)MOSFET(T1)のドレイン端子と、第2の端
子(2)と反対側の抵抗(T2)の端子との間に別の抵
抗(T3)が接続されていることを特徴とする特許請求
の範囲第1項または第2項記載の回路装置。 4)抵抗が、それぞれソースおよびゲート端子を互いに
接続されているデプレッション形MOSFETであるこ
とを特徴とする特許請求の範囲第1項ないし第3項のい
ずれか1項に記載の回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3624565.8 | 1986-07-21 | ||
DE3624565 | 1986-07-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6331313A true JPS6331313A (ja) | 1988-02-10 |
JPH0754898B2 JPH0754898B2 (ja) | 1995-06-07 |
Family
ID=6305611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62178837A Expired - Lifetime JPH0754898B2 (ja) | 1986-07-21 | 1987-07-17 | レベル変換のための集積可能な回路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4801824A (ja) |
EP (1) | EP0254214B1 (ja) |
JP (1) | JPH0754898B2 (ja) |
DE (1) | DE3765203D1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2751422B2 (ja) * | 1988-06-27 | 1998-05-18 | 日本電気株式会社 | 半導体装置 |
US5087841A (en) * | 1990-04-09 | 1992-02-11 | National Semiconductor Corporation | TTL to CMOS translating circuits without static current |
JP2642512B2 (ja) * | 1990-11-16 | 1997-08-20 | シャープ株式会社 | 半導体集積回路 |
DE4108610A1 (de) * | 1991-03-16 | 1992-09-17 | Bosch Gmbh Robert | Senderendstufe |
DE19629056C1 (de) * | 1996-07-18 | 1997-09-18 | Siemens Ag | Schaltungsanordnung zum Schutz eines Leistungs-MOSFET |
US5777862A (en) * | 1996-11-15 | 1998-07-07 | Thomson Consumer Electronics, Inc. | Fault control circuit for switched power supply |
FR2782581B1 (fr) * | 1998-08-18 | 2000-09-22 | St Microelectronics Sa | Dispositif de protection contre les decharges electrostatiques |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51142830U (ja) * | 1975-05-10 | 1976-11-17 | ||
JPS53118425U (ja) * | 1977-02-28 | 1978-09-20 | ||
JPS53110437A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Logic circuit |
JPS53126567U (ja) * | 1977-03-15 | 1978-10-07 | ||
JPS5485662A (en) * | 1977-12-20 | 1979-07-07 | Nec Corp | Semiconductor device |
JPS54124458U (ja) * | 1978-02-21 | 1979-08-31 | ||
JPS5999819A (ja) * | 1982-11-27 | 1984-06-08 | Hitachi Ltd | 入力インタ−フエイス回路 |
JPS602681U (ja) * | 1983-06-15 | 1985-01-10 | パイオニア株式会社 | コンパクトデイスクケ−ス |
JPS6042627A (ja) * | 1983-08-19 | 1985-03-06 | Ishizuka Denshi Kk | 温度検出装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6907915A (ja) * | 1968-05-24 | 1969-11-26 | ||
US3746893A (en) * | 1969-03-17 | 1973-07-17 | Honeywell Inc | Field effect transistor impedance coupling network whose output voltage equals the input voltage |
US3947727A (en) * | 1974-12-10 | 1976-03-30 | Rca Corporation | Protection circuit for insulated-gate field-effect transistors |
EP0009083A1 (de) * | 1978-09-19 | 1980-04-02 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Wechseln des Bezugspotentials von logischen Signalen |
US4728821A (en) * | 1985-04-19 | 1988-03-01 | Digital Equipment Corporation | Source follower current mode logic cells |
JPS6220362A (ja) * | 1985-07-19 | 1987-01-28 | Hitachi Ltd | 積層電気回路用信号伝送回路 |
-
1987
- 1987-07-16 EP EP87110300A patent/EP0254214B1/de not_active Expired - Lifetime
- 1987-07-16 DE DE8787110300T patent/DE3765203D1/de not_active Expired - Lifetime
- 1987-07-17 JP JP62178837A patent/JPH0754898B2/ja not_active Expired - Lifetime
- 1987-07-21 US US07/076,255 patent/US4801824A/en not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51142830U (ja) * | 1975-05-10 | 1976-11-17 | ||
JPS53118425U (ja) * | 1977-02-28 | 1978-09-20 | ||
JPS53110437A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Logic circuit |
JPS53126567U (ja) * | 1977-03-15 | 1978-10-07 | ||
JPS5485662A (en) * | 1977-12-20 | 1979-07-07 | Nec Corp | Semiconductor device |
JPS54124458U (ja) * | 1978-02-21 | 1979-08-31 | ||
JPS5999819A (ja) * | 1982-11-27 | 1984-06-08 | Hitachi Ltd | 入力インタ−フエイス回路 |
JPS602681U (ja) * | 1983-06-15 | 1985-01-10 | パイオニア株式会社 | コンパクトデイスクケ−ス |
JPS6042627A (ja) * | 1983-08-19 | 1985-03-06 | Ishizuka Denshi Kk | 温度検出装置 |
Also Published As
Publication number | Publication date |
---|---|
US4801824A (en) | 1989-01-31 |
EP0254214A1 (de) | 1988-01-27 |
DE3765203D1 (de) | 1990-10-31 |
EP0254214B1 (de) | 1990-09-26 |
JPH0754898B2 (ja) | 1995-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5272399A (en) | Circuit limiting the load current of a power MOSFET | |
US7324315B2 (en) | Protection device | |
US4760293A (en) | Combined bipolar and MOSFET switch | |
US6349047B1 (en) | Full wave rectifier circuit using normally off JFETs | |
US4730228A (en) | Overtemperature detection of power semiconductor components | |
US4686383A (en) | Electronic switch with automatic protective turn-off followed by automatic reset | |
US6252442B1 (en) | Electronic circuit provided with a neutralization device | |
JPS62227215A (ja) | パワ−mosfetの制御回路 | |
US5086364A (en) | Circuitry for detecting a short circuit of a load in series with an fet | |
JPS58130726A (ja) | パワ−トランジスタの保護回路 | |
KR970019071A (ko) | 레벨 변환 회로(Level Converting Circuit) | |
US4811191A (en) | CMOS rectifier circuit | |
KR840002176A (ko) | 반도체 집적회로 장치 | |
JPS6331313A (ja) | レベル変換のための集積可能な回路装置 | |
US4550359A (en) | Voltage transient protection circuit for MOSFET power transistors | |
JPH02278915A (ja) | 電力用mosfetの保護回路 | |
KR970024162A (ko) | 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance) | |
US4677325A (en) | High voltage MOSFET switch | |
US20230412167A1 (en) | Power Electronic Module Comprising a Gate-Source Control Unit | |
JPH0531313B2 (ja) | ||
JP3532694B2 (ja) | 電力用半導体要素の温度検出用回路装置 | |
JPS55165682A (en) | Mos field effect semiconductor device | |
JP2504455B2 (ja) | 極性反転検出回路 | |
JPH01154620A (ja) | 半導体集積回路 | |
KR940012620A (ko) | 반도체 집적 회로 장치 |