KR940012620A - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치 Download PDF

Info

Publication number
KR940012620A
KR940012620A KR1019930024177A KR930024177A KR940012620A KR 940012620 A KR940012620 A KR 940012620A KR 1019930024177 A KR1019930024177 A KR 1019930024177A KR 930024177 A KR930024177 A KR 930024177A KR 940012620 A KR940012620 A KR 940012620A
Authority
KR
South Korea
Prior art keywords
mos transistor
resistance
resistor
source
value
Prior art date
Application number
KR1019930024177A
Other languages
English (en)
Other versions
KR0164615B1 (ko
Inventor
토모아키 야베
고우이치 사토우
마사타카 마츄이
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR940012620A publication Critical patent/KR940012620A/ko
Application granted granted Critical
Publication of KR0164615B1 publication Critical patent/KR0164615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45202—Indexing scheme relating to differential amplifiers the differential amplifier contains only resistors in the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 구동 전압에 가까운 동상 입력에 대하여도 가급적 높은 직류 이득을 얻는 것을 가능케 한다. 각각의 일단이 제1의 전원에 접속되는 제1 및 제2의 부하소자(MP1, MP2)와 드레인이 제1의 부하소자의 타단에 접속되는 제1도전형의 제1의 MOS 트랜지스터(MN1)와, 드레인이 제2의 부하소자의 타단에 접속되고 소스가 제1의 MOS 트랜지스터의 소스와 공통 접속되는 제1도전형의 제2의 MOS 트랜지스터(MN2)와, 일단이 공통 접속된 제1 및 제2의 MOS 트랜지스터의 소스에 접속되고, 타단이 제2의 전원에 접속되는 직렬로 접속된 저항수단(R1) 및 제1도전형의 제3의 MOS 트랜지스터(MN5)로 구성되는 직렬 회로를 구비하고, 제1 및 제2의 MOS 트랜지스터의 게이트에는 차동 입력 신호가 입력되는 것을 특징으로 한다.

Description

반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1의 발명의 제1실시예의 구성을 나타내는 회로도.
제2도는 본 발명의 효과를 설명하는 그래프.

Claims (10)

  1. 각각의 일단이 제1의 전원에 접속되는 제1 및 제2의 부하소자(MP1, MP2)와, 드레인이 상기 제1의 부하소자의 타단에 접속되는 제1도전형의 제1의 MOS 트랜지스터(MN1)와, 드레인이 상기 제2의 부하소자의 타단에 접속되고, 소스가 상기 제1의 MOS 트랜지스터의 소스와 공통 접속되는 제1도전형의 제2의 MOS 트랜지스터(MN2)와, 일단이 공통 접속된 상기 제1 및 제2의 MOS 트랜지스터의 소스에 접속되고 타단이 제2의 전원에 접속되는 직렬로 접속된 저항수단(R1) 및 제1도전형의 제3의 MOS 트랜지스터(MN5)로 구성되는 직렬 회로를 구비하고, 상기 제1 및 제2의 MOS 트랜지스터의 게이트에는 차동 입력신호(IN,)가 입력되는 것을 특징으로 하는 반도체집적 회로 장치.
  2. 제1항에 있어서, 상기 제1의 전원의 전압 VCC의 동작 보증 범위를 V1 VCC V2로 하고, 상기 제1의 전원의 전압 VCC이 VCC=V2인 경우의 상기 제3의 MOS 트랜지스터의 온시 실효 저항치를 R(V2)로 하면, 상기 저항수단의 저항치 R0는 R(V2)R0를 만족하도록 설정되는 것을 특징으로 하는 반도체집적 회로 장치.
  3. 제2항에 있어서, 상기 제1의 전원의 전압 VCC이 VCC=V1인 경우의 상기 제3의 MOS 트랜지스터의 온시 실효 저항치를 R(V1)로 하면, 상기 저항 수단의 저항치 R0는 R0 R(V1)를 만족하도록 설정되는 것을 특징으로 하는 반도체집적 회로 장치.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 저항 수단은 확산층 저항을 사용하여 실현되는 것을 특징으로 하는 반도체집적 회로 장치.
  5. 소스가 제1의 전원에 접속되는 제1도전형의 제1의 MOS 트랜지스터와, 소스가 제2의 전원에 접속되는 제2도전형의 제2의 MOS 트랜지스터와, 일단이 상기 제1의 MOS 트랜지스터의 드레인에 접속되고, 타단이 상기 제2의 MOS 트랜지스터의 드레인에 접속되는 제1의 저항을 구비하고 상기 제1의 저항의 일단 또는 타단의 어느 한쪽의 출력 단자에 접속되는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 제5항에 있어서, 상기 제1의 저항의 저항치는 구동 전압이 그 동작 보증 범위의 상한치인 경우의 상기 제1 및 제2의 MOS 트랜지스터의 온시 실효 저항치에 의하여 결정되는 제1의 소정치와 같은 큰 값을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제6항에 있어서, 상기 제1의 저항의 저항치는 구동 전압이 그 동작 보증 범위의 하한치인 경우의 상기 제1 및 제2의 MOS 트랜지스터의 온시 실효 저항치에 의하여 결정되는 제2의 소정치와 같거나 또는 작은 값을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  8. 소스가 제1의 전원에 접속되는 제1도전형의 제1의 MOS 트랜지스터(TP)와, 소스가 제2의 전원에 접속되는 제2도전형의 제2의 MOS 트랜지스터(TN)와, 일단이 상기 제1의 MOS 트랜지스터의 드레인에 접속되고 타단이 출력단자(OUT)에 접속되는 제1의 저항(R1)과, 일단이 상기 출력단자에 접속되고 타단이 상기 제2의 MOS 트랜지스터의 드레인에 접속되는 제2의 저항(R2)을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  9. 제8항에 있어서, 상기 제1 및 제2의 저항의 저항치는 각각 구동 전압이 그 동작 보증 범위의 상한치인 경우의 상기 제1 및 제2의 MOS 트랜지스터의 온시 실효 저항치에 의하여 결정되는 제1 및 제2의 소정치와 같거나 또는 큰 값을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  10. 제9항에 있어서, 상기 제1 및 제2의 저항의 저항치는 각각 구동 전압이 그 동작 보증 범위의 하한치인 경우의 상기 제1 및 제2의 MOS 트랜지스터의 온시 실효 저항치에 의하여 결정되는 제3 및 제4의 소정치와 같거나 또는 작은 값을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024177A 1992-11-17 1993-11-15 반도체 집적 회로 장치 KR0164615B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-306974 1992-11-17
JP43A JPH06164261A (ja) 1992-11-17 1992-11-17 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR940012620A true KR940012620A (ko) 1994-06-24
KR0164615B1 KR0164615B1 (ko) 1999-03-20

Family

ID=17963508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024177A KR0164615B1 (ko) 1992-11-17 1993-11-15 반도체 집적 회로 장치

Country Status (2)

Country Link
JP (1) JPH06164261A (ko)
KR (1) KR0164615B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102048150B1 (ko) * 2018-06-28 2019-11-22 주식회사 에프램 출력 Level Detection 회로 장치
KR102064081B1 (ko) * 2018-07-29 2020-01-08 주식회사 에프램 전류 제한 저항 제어 증폭 회로 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701102A (en) * 1995-11-29 1997-12-23 National Semiconductor Corporation High-speed transmission line receiver with wide range of common mode compensation
KR102046818B1 (ko) 2017-10-16 2019-12-02 한국과학기술연구원 질화 붕소 나노 물질을 이용한 가열 재생 가능한 한외여과막과 그 제조 및 재생 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102048150B1 (ko) * 2018-06-28 2019-11-22 주식회사 에프램 출력 Level Detection 회로 장치
KR102064081B1 (ko) * 2018-07-29 2020-01-08 주식회사 에프램 전류 제한 저항 제어 증폭 회로 장치

Also Published As

Publication number Publication date
KR0164615B1 (ko) 1999-03-20
JPH06164261A (ja) 1994-06-10

Similar Documents

Publication Publication Date Title
US5656957A (en) Comparator circuit with hysteresis
JPH0119297B2 (ko)
KR910006732A (ko) 전류검출회로
KR920001828A (ko) 적분 회로
KR930005363A (ko) 온도 감지 회로 및 정전류 회로
KR950020014A (ko) 기준 전류 발생 회로
KR940012562A (ko) 금속 산화물 반도체 전계효과 트랜지스터(mos fet)의 드레인 전류 모니터용 회로
KR890005977A (ko) 증폭기 장치
US5107199A (en) Temperature compensated resistive circuit
US6798277B2 (en) Reference voltage circuit and electronic device
KR860007753A (ko) 반도체 집전회로
KR970018596A (ko) 반도체 집적회로 장치
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR920008498A (ko) 전력 mosfet용 쌍방향 전류 감지 회로
KR910005448A (ko) 반도체 집적회로
KR840008091A (ko) Mos트랜지스터 증폭기
KR940012620A (ko) 반도체 집적 회로 장치
US6809575B2 (en) Temperature-compensated current reference circuit
KR960039637A (ko) 집적 버퍼회로
US6489827B1 (en) Reduction of offset voltage in current mirror circuit
KR900001813B1 (ko) 슈미트 회로
KR870004312A (ko) Mos 기술을 사용한 집적 회로용 테스트 인터페이스
US6842050B2 (en) Current-mode circuit for implementing the minimum function
JPS602681Y2 (ja) レベル・シフト回路
JPH01154620A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee