JPS63311458A - 情報処理装置におけるメモリ試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、内部に固定データを記憶するメモリを有す
る情報処理装置におけるメモリ試験方式において、固定
データを記憶するローカルメモリなどから所望のデータ
を読み出して試験し得ない問題を解決するため、制御レ
ジスタをアクセスする専用の制御バスを経由して固定デ
ータを外部に読み出すことにより、ローカルメモリなど
の試験を容易に行い得るようにしている。

〔産業上の利用分野〕

本発明は、制御バスを使用してプロセッサ内のローカル
メモリなどからデータを読み出し得るように構成した情
報処理装置におけるメモリ試験方式に関するものである
。

〔従来の技術〕

従来、情報処理装置を構成するプロセッサ（ＣＰＵ）内
に例えば命令をデコード、あるいは例外事項を検出する
ためのローカルメモリを設けた場合、このローカルメモ
リは一般にＲＯＭ　（リードオンリメモリ）、あるいは
ＲＡＭ（ランダムアクセスメモリ）が使用される。ＲＡ
Ｍを使用することによって、命令追加に対応して変更さ
れた固定データをローカルメモリに書き込むことによっ
て即座に対応することができる。また、ローカルメモリ
などのような固定データを格納するメモリは、１回に使
用するデータは数ビットであって、メモリ出力をマルチ
プレクサして使用しているのが普通である。

このローカルメモリなどは、通常の処理ではリードする
必要がないため、ハードウェアを簡素化するためにリー
ドルートは設けてない、このため、ローカルメモリなど
を試験する場合には、実際にソフトウェアを動作させ、
実際の動作に即さない場合に、ローカルメモリの固定デ
ータを書き替えるなどして故障を推測していた。以下第
３図を用いて従来の技術を簡単に説明する。

第３図において、ローカルメモリ１３−１，１３−２は
プロセッサ内に設けられたものであって、固定データを
格納するものである。命令の変更などに対応して固定デ
ータを例えばローカルメモリ１３−１に書き込む場合に
は、−ａデータバス１２を介して８亥当するアドレスを
レジスタ１およびレジスタ２にセントし、次に、−４デ
ータバス１２を介して所定の固定データを当該ローカル
メモＩＪ　１３−１に書き込む、一方、このローカルメ
モリ１３〜１に格納されている固定データを外部に読み
出すルートは設けられていなかった。

また、制御バス１１をプロセッサ内に新たに設け、当該
制御バス１１を介して外部と、制御レジスタ５ないしく
Ｎ＋１＞との交信を行うことが考えられる。しかし、こ
の制御バス１１は、−ｉデータバス１２が何らかの原因
によって障害が発生した場合でも、プロセンサの制御を
行い得るように設けられたものであって、依然としてロ
ーカルメモリ１３−１．１３−２などから固定データを
読み出すことができなかった。

〔発明が解決しようとする問題点〕

従来のローカルメモリなどの試験は、ソフトウェアを動
作させて命令を全パターン実行し、本来の動作と異なる
動作をした場合、ローカルメモリを何回も書き替えてそ
の動作から当該ローカルメモリ、またはその周辺回路の
故障個所を推定していたため、デパックに時間がかかっ
てしまうという問題点があった。また、ソフトウェアの
バグとが重なった場合、検出不可能となってしまう問題
点もあった。更に、一般データバスを使用して外部から
当８亥ローカルメモリなどをリードし得るように変更し
たのでは、デコーダ、マルチプレクサなどのハードウェ
アが増大（ローカルメモリのデータ幅が大きい程、増大
量も大〉してしまうという問題点があった。

〔問題点を解決するための手段〕

本発明は、前記問題点を解決するため、制御レジスタを
アクセスする専用の制御バスを経由して固定データを外
部に読み出して試験を行い得るようにしている。

第１図を参照して問題点を解決するための手段を説明す
る。

第１図において、制御バス１は、制御レジスタ５ないし
くＮ＋１）と、外部との交信を行うと共に、ローカルメ
モリ３−Ｌ　３−２から読み出した固定データを外部に
送出などするものである。

−Ｍデータバス２は、レジスタエないし４に所定のアド
レスを格納して外部から固定データをローカルメモリ３
−１．３−２に書き込んだりなどするものである。

ローカルメモリ３−１．３−２は、固定データを格納す
るものである。

〔作用〕

次に動作を説明する。

第１図において、例えばローカルメモリ３−１から固定
データを読み出す場合には、−ｉデータバス２を介して
該当するアドレスをレジスタ１およびレジスタ２にセッ
トする０次に、制御バス１を経由して当該ローカルメモ
リ３−１をリード状態にし、読み出された固定データを
マルチプレクサ２、マルチプレクサ１、および制御バス
１を介して外部に順次送出する。

以上のように、第１図構成は、従来の第３図構成に比し
、ローカルメモリ３−１．３−２から読み出した固定デ
ータを制御バス１を経由して外部に送出するように、マ
ルチプレクサ１に図示のように新たな入力端子を設け、
マルチプレクサ２の出力を当該追加した新たな端子に入
力することにより、簡単な構成の追加によって固定デー
タを外部に読み出すことを可能にしている。

〔実施例〕

第１図および第２図を用いて本発明の１実施例の構成お
よび動作を詳細に説明する。

第１図において、制御バスｌば、外部と、制御レジスタ
５ないしくＮ＋１）との交信を行うと共に、ローカルメ
モリ３−１．３−２から読み出したデータを外部に送出
するものである。

マルチプレクサ１は、制御レジスタ５ないしくＮ＋１）
、ローカルメモリ３−１．３−２から読み出されたデー
タのいずれかを選択し、制御バス１を介して外部に送出
するものである。この選択は、外部から入力されたアド
レスを、点線を用いて示すデコーダがデコードすること
によって行われる。

マルチプレクサ２．３は、ローカルメモリ３−１．３−
２から読み出された１ワ一ド分のデータの一部を順次選
択して取り出す（リードする）ものである。

レジスタ１は、ローカルメモリ３−Ｌ　３−２をアクセ
スするアドレスを保持するものである。

レジスタ２．３は、ローカルメモリ３−１．３−２から
読み出したｌツー１分の固定データを分割（例えば数ビ
ツト毎に分割）した態様で順次送出するものである。

次に第２図を用いて第１図構成の動作を詳細に説明する
。

第２図において、図中■は、一般データバス２を経てレ
ジスタ１，２に所定のアドレスをセントする状態を示す
、これは、ローカルメモリ３−１の所定アドレスから１
ワ一ド分の固定データを読み出すようにアドレスをセッ
トすると共に、更に読み出されたｌツー１分の固定デー
タを分割した態様で順次送出するようにアドレスをセッ
トすることを意味している。

図中■は、制御バス１によって、アドレスをローカルメ
モリにしてリードする状態を示す、これは、制御バス１
を介して所定の制御レジスタ５ないしくＮ＋１）にデー
タを格納して例えばローカルメモリ３−１をリード状態
にすることを意味している。

図中■は、制御バス１を経て外部に出力する状態を示す
、これは、既述したように、例えば図中■でアドレスを
セットし、かつ図中■でリード状態にしたローカルメモ
リ３−１から読み出した固定データの１ワ一ド分を、マ
ルチプレクサ２によって分割して数ビットづつマルチプ
レクサ１および制御バス１を介して外部に順次読み出す
ことを意味している。

図中■は、ローカルメモリの全てリードしたか否かを判
別する状態を示す、ＹＥＳの場合には、ローカルメモリ
の全てから固定データを読み出したので、終了する。Ｎ
Ｏの場合には、図中■ないし■を繰り返し実行する。

以上のように第１図に示す構成によって、ローカルメモ
リ３−１などから読み出した１ワ一ド分の固定データを
、分割した態様でマルチプレクサ２、マルチプレクサ１
、および制御バス１を経由して外部に読み出すことが可
能となる。

〔発明の効果〕

以上説明したように、本発明によれば、制御レジスタを
アクセスする専用の制御バスを経由して固定データを外
部に読み出す構成を採用しているため、簡単な構成によ
ってローカルメモリなどから固定データを読み出して試
験を行うことができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は本発明の動
作説明図、第３図は従来の技術説明図を示す。 図中、１は制御バス、２は一般データバス、３−１．３
−２は固定データを格納するローカルメモリを表す。 本発明の７実施例構八図 第　　７［！］

Claims (1)

1. 【特許請求の範囲】 内部に固定データを記憶するメモリを有する情報処理装
   置におけるメモリ試験方式において、一般データバス（
   ２）を使用してアドレス指定され、かつ固定データが書
   き込まれるように構成されたローカルメモリ（３）と、 制御レジスタをアクセスするための専用の制御バス（１
   ）とを備え、 一般データバス（２）によってアドレス指定されたロー
   カルメモリ（３）から読み出したデータを制御バス（１
   ）を経由して外部に読み出し得るように構成したことを
   特徴とする情報処理装置におけるメモリ試験方式。