JPS63307514A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS63307514A JPS63307514A JP62143002A JP14300287A JPS63307514A JP S63307514 A JPS63307514 A JP S63307514A JP 62143002 A JP62143002 A JP 62143002A JP 14300287 A JP14300287 A JP 14300287A JP S63307514 A JPS63307514 A JP S63307514A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- constant current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電源電圧の変動による影Ｃを回避した定電
流回路に関する。
流回路に関する。
定電流回路は、たとえば、第３図に示すように、電流ミ
ラー回路２．４を以て構成し、トランジスタＱ１のベー
ス・エミッタ間の順方向電圧降下■２に抵抗Ｒ１による
電圧降下Ｒ，−１を加えた電圧（ＶＦ ＋ＲＩ ・■
）と、トランジスタＱ２の順方向電圧降下■、とで設定
される定電流Ｉを、電流ミラー回路４のＰＮＰ型トラン
ジスタＱ３、Ｑ、 、Ｑ、を通して取り出し、その定電
流■を負荷としての抵抗Ｒ３に供給している。この定電
流回路において、トランジスタＱ、および抵抗Ｒ。
ラー回路２．４を以て構成し、トランジスタＱ１のベー
ス・エミッタ間の順方向電圧降下■２に抵抗Ｒ１による
電圧降下Ｒ，−１を加えた電圧（ＶＦ ＋ＲＩ ・■
）と、トランジスタＱ２の順方向電圧降下■、とで設定
される定電流Ｉを、電流ミラー回路４のＰＮＰ型トラン
ジスタＱ３、Ｑ、 、Ｑ、を通して取り出し、その定電
流■を負荷としての抵抗Ｒ３に供給している。この定電
流回路において、トランジスタＱ、および抵抗Ｒ。
は、起動回路を構成している。
ところで、この定電流回路では、電源電圧ＶＣＣが一定
であるとき、安定した定電流Ｉが得られるが、電源電圧
ＶＣＣが変化すると、トランジスタＱ１の出力アドミタ
ンスｈ。、の影響により、電源電圧■。、の変化に応じ
て定電流■の値が変化する電源電圧依存性を持っている
。
であるとき、安定した定電流Ｉが得られるが、電源電圧
ＶＣＣが変化すると、トランジスタＱ１の出力アドミタ
ンスｈ。、の影響により、電源電圧■。、の変化に応じ
て定電流■の値が変化する電源電圧依存性を持っている
。
したがって、このような定電流回路では、電源電圧■ｃ
ｃが激しく変動すると、その出力電流は定電流として得
られないばかりか、電池のように消耗によって電圧が減
衰すると、それに応じて定電流の値が減少するので、定
電流出力の信頼性が低いものであった。
ｃが激しく変動すると、その出力電流は定電流として得
られないばかりか、電池のように消耗によって電圧が減
衰すると、それに応じて定電流の値が減少するので、定
電流出力の信頼性が低いものであった。
そこで、この発明は、電源電圧の変化に無関係に安定し
た定電流を得ようとするものである。
た定電流を得ようとするものである。
この発明の定電流回路は、第１図に示すように、第１の
トランジスタＱ、のベース・コレクタに第２のトランジ
スタＱ ＋ ｘのベースを接続した第１の電流ミラー回
路３と、第３のトランジスタＱ＋３のベース・コレクタ
に第４のトランジスタＱ ＋ ａのベースを接続した第
２の電流ミラー回路５と、第１のトランジスタＱ、のベ
ース・コレクタと第３のトランジスタＱＩｆｆのベース
・コレクタとの間に設置されるとともに、第２および第
４のトランジスタＱ１□、Ｑ Ｉａのコレクタにベース
を接続した第５のトランジスタＱ ＋ ｓとを備えたも
のである。
トランジスタＱ、のベース・コレクタに第２のトランジ
スタＱ ＋ ｘのベースを接続した第１の電流ミラー回
路３と、第３のトランジスタＱ＋３のベース・コレクタ
に第４のトランジスタＱ ＋ ａのベースを接続した第
２の電流ミラー回路５と、第１のトランジスタＱ、のベ
ース・コレクタと第３のトランジスタＱＩｆｆのベース
・コレクタとの間に設置されるとともに、第２および第
４のトランジスタＱ１□、Ｑ Ｉａのコレクタにベース
を接続した第５のトランジスタＱ ＋ ｓとを備えたも
のである。
このように構成されたことによって、第１の電流ミラー
回路３の第２のトランジスタＱ ＋ ｔのコレクタ電位
が、第５のトランジスタＱ ｌｓによって固定される結
果、第２のトランジスタＱ＋ｚのコレクタ・エミッタ間
電位が一定になる。この結果、トランジスタＱＩｚの出
力アドミタンスｈ。、の補正が行われ、電源電圧ｖｃｃ
の変動の影響が軽減され、安定した定電流■を得ること
ができるのである。
回路３の第２のトランジスタＱ ＋ ｔのコレクタ電位
が、第５のトランジスタＱ ｌｓによって固定される結
果、第２のトランジスタＱ＋ｚのコレクタ・エミッタ間
電位が一定になる。この結果、トランジスタＱＩｚの出
力アドミタンスｈ。、の補正が行われ、電源電圧ｖｃｃ
の変動の影響が軽減され、安定した定電流■を得ること
ができるのである。
第１図は、この発明の定電流回路の実施例を示す。
第１の電流ミラー回路３は、第１のトランジスタＱ１．
のベース・コレクタに第２のトランジスタＱＩｚのベー
スを接続するとともに、トランジスタＱｌｌのエミッタ
側に抵抗Ｒ１１を接続したものである。また、第２の電
流ミラー回路５は、第３のトランジスタＱ ＋ ｓのベ
ース・コレクタに第４のトランジスタＱ ＋ ａのベー
スを接続するとともに、各トランジスタＱ ｌ ３、Ｑ
１４のエミッタ側に抵抗ＲＩ２、ＲＩ３を接続し、トラ
ンジスタＱ １１％ Ｑ１０のベース・コレクタ間をト
ランジスタＱ ＋ ｓのエミッタ・コレクタ間を介して
接続し、トランジスタＱＩＳのベースをトランジスタＱ
１□、Ｑ ＋ ４のコレクタに接続したものである。ト
ランジスタＱ８、Ｑ＋ｚはＮＰＮ型トランジスタ、トラ
ンジスタＱ ＋ ３、Ｑ１４はＰＮＰ型トランジスタを
以て構成し、トランジスタＱ Ｉ ＋のエミッタ面積を
トランジスタＱ ＋ ｔのｎ倍に設定する。ただし、電
流ミラー回路を構成する場合、ＰＮＰ型のトランジスタ
からなるトランジスタＱ Ｉ ：ｌ ％ Ｑ ＋ ａ、
Ｑ ＋ ｂは、ベース電流の影響を無視できる程度に十
分な電流増幅率り、。を備えていることが必要である。
のベース・コレクタに第２のトランジスタＱＩｚのベー
スを接続するとともに、トランジスタＱｌｌのエミッタ
側に抵抗Ｒ１１を接続したものである。また、第２の電
流ミラー回路５は、第３のトランジスタＱ ＋ ｓのベ
ース・コレクタに第４のトランジスタＱ ＋ ａのベー
スを接続するとともに、各トランジスタＱ ｌ ３、Ｑ
１４のエミッタ側に抵抗ＲＩ２、ＲＩ３を接続し、トラ
ンジスタＱ １１％ Ｑ１０のベース・コレクタ間をト
ランジスタＱ ＋ ｓのエミッタ・コレクタ間を介して
接続し、トランジスタＱＩＳのベースをトランジスタＱ
１□、Ｑ ＋ ４のコレクタに接続したものである。ト
ランジスタＱ８、Ｑ＋ｚはＮＰＮ型トランジスタ、トラ
ンジスタＱ ＋ ３、Ｑ１４はＰＮＰ型トランジスタを
以て構成し、トランジスタＱ Ｉ ＋のエミッタ面積を
トランジスタＱ ＋ ｔのｎ倍に設定する。ただし、電
流ミラー回路を構成する場合、ＰＮＰ型のトランジスタ
からなるトランジスタＱ Ｉ ：ｌ ％ Ｑ ＋ ａ、
Ｑ ＋ ｂは、ベース電流の影響を無視できる程度に十
分な電流増幅率り、。を備えていることが必要である。
電流ミラー回路５には、トランジスタＱ１３に流れる定
電流Ｉを取り出すために、トランジスタＱ＋３のベース
・コレクタに共通にベースヲ接続シたトランジスタＱＩ
＆が出力用トランジスタとして設置されている。
電流Ｉを取り出すために、トランジスタＱ＋３のベース
・コレクタに共通にベースヲ接続シたトランジスタＱＩ
＆が出力用トランジスタとして設置されている。
トランジスタＱ ＋ ４のコレクタ・エミッタ間電圧も
電源電圧ＶＣＣに依存し、出力アドミタンスｈ０゜の変
化をもたらすが、抵抗Ｒ＋ｚ、ＲＩ３により帰還をかけ
ることによって電流変化を防ぐことができる。
電源電圧ＶＣＣに依存し、出力アドミタンスｈ０゜の変
化をもたらすが、抵抗Ｒ＋ｚ、ＲＩ３により帰還をかけ
ることによって電流変化を防ぐことができる。
そして、トランジスタＱ ＋ 、および抵抗Ｒ１＆は、
電源投入時、トランジスタＱＩフを通してトランジスタ
Ｑ１３に起動電流を流す起動回路を構成している。
電源投入時、トランジスタＱＩフを通してトランジスタ
Ｑ１３に起動電流を流す起動回路を構成している。
このように構成すると、トランジスタＱＩ５が導通ずる
条件としてトランジスタＱＣｓのベース電位がそのエミ
ッタ電位より、トランジスタＱｌ＋のベース・エミッタ
間電圧Ｖａｔ（＝Ｖｒｉ順方向ダイオード電圧）だけ高
くなることが必要である。そして、トランジスタＱ ｒ
ｓのベース・エミッタ間電圧■ｒと、トランジスタＱ
、のベース・エミッタ間電圧ｖＦとから設定されるトラ
ンジスタＱＣｓのベース電位（＝２ＶＦ）によって、ト
ランジスタＱ ＋ ２のコレクタ電位が固定される。こ
のため、トランジスタＱ ＋ ２のコレクタ・エミッタ
間電位■。
条件としてトランジスタＱＣｓのベース電位がそのエミ
ッタ電位より、トランジスタＱｌ＋のベース・エミッタ
間電圧Ｖａｔ（＝Ｖｒｉ順方向ダイオード電圧）だけ高
くなることが必要である。そして、トランジスタＱ ｒ
ｓのベース・エミッタ間電圧■ｒと、トランジスタＱ
、のベース・エミッタ間電圧ｖＦとから設定されるトラ
ンジスタＱＣｓのベース電位（＝２ＶＦ）によって、ト
ランジスタＱ ＋ ２のコレクタ電位が固定される。こ
のため、トランジスタＱ ＋ ２のコレクタ・エミッタ
間電位■。
が一定になり、トランジスタＱ１２の出力アドミタンス
ｈ０゜が補正される。電源電圧ＶＣＣの変動による影響
が軽減され、安定した定電流ｒを取り出すことができる
。この場合、定電流Ｉは、トランジスタＱ ＋ ｂを通
して負荷としての抵抗ＲＩ５に流れる。
ｈ０゜が補正される。電源電圧ＶＣＣの変動による影響
が軽減され、安定した定電流ｒを取り出すことができる
。この場合、定電流Ｉは、トランジスタＱ ＋ ｂを通
して負荷としての抵抗ＲＩ５に流れる。
ここで、抵抗Ｒ０の抵抗値をＲ、トランジスタＱ ＋
ｒ、Ｑ ｔ ｚのエミツタ面積比をｎ：１とすると定電
流Ｉは、 となる。７丁は、電圧定数を表す。
ｒ、Ｑ ｔ ｚのエミツタ面積比をｎ：１とすると定電
流Ｉは、 となる。７丁は、電圧定数を表す。
第２図は、第１図および第３図に示した定電流回路にお
ける電源電圧ＶＣＣに対する定電流■の変化を示してお
り、Ａは、従来の定電流回路によって得られた定電流Ｉ
の変化、Ｂは、第１図に示す定電流回路で得られた定電
流■の変化を表す、出力アドミタンスｈ０゜の補正を行
った第１図に示す定電流回路では、大幅に出力定電流の
変化が小さく、電源電圧ＶＣＣの依存度が低いことが分
かる。
ける電源電圧ＶＣＣに対する定電流■の変化を示してお
り、Ａは、従来の定電流回路によって得られた定電流Ｉ
の変化、Ｂは、第１図に示す定電流回路で得られた定電
流■の変化を表す、出力アドミタンスｈ０゜の補正を行
った第１図に示す定電流回路では、大幅に出力定電流の
変化が小さく、電源電圧ＶＣＣの依存度が低いことが分
かる。
この発明によれば、第１の電流ミラー回路の第１のトラ
ンジスタのベース・コレクタと、第２の電流ミラー回路
の第３のトランジスタのベース・コレクタとの間に、第
２および第４のトランジスタのコレクタにベースを接続
した第５のトランジスタを設置したので、第２のトラン
ジスタのコレクタ電位が第５のトランジスタによって固
定されて第２のトランジスタのコレクタ・エミッタ間電
位が一定になる結果、電源電圧の変化に無関係に安定し
た定電流を得ることができる。
ンジスタのベース・コレクタと、第２の電流ミラー回路
の第３のトランジスタのベース・コレクタとの間に、第
２および第４のトランジスタのコレクタにベースを接続
した第５のトランジスタを設置したので、第２のトラン
ジスタのコレクタ電位が第５のトランジスタによって固
定されて第２のトランジスタのコレクタ・エミッタ間電
位が一定になる結果、電源電圧の変化に無関係に安定し
た定電流を得ることができる。
第１図はこの発明の定電流回路の実施例を示す回路図、
第２図は電源電圧の変動に対する定電流の変化を示す図
、第３図は従来の定電流回路を示す回路図である。 ３・・・第１の電流ミラー回路 ５・・・第２の電流ミラー回路 Ｑ、・・・トランジスタ（第１のトランジスタ）Ｑ Ｉ
ｚ・・・トランジスタ（第２のトランジスタ）Ｑ ＋３
・・・トランジスタ（第３のトランジスタ）Ｑ ＋ ａ
・・・トランジスタ（第４のトランジスタ）ＱＩＳ・・
・トランジスタ（第５のトランジスタ）３：第１の電流
ミラー回路 ５：第２の電流ミラー回路 第 １ 図 第２図
第２図は電源電圧の変動に対する定電流の変化を示す図
、第３図は従来の定電流回路を示す回路図である。 ３・・・第１の電流ミラー回路 ５・・・第２の電流ミラー回路 Ｑ、・・・トランジスタ（第１のトランジスタ）Ｑ Ｉ
ｚ・・・トランジスタ（第２のトランジスタ）Ｑ ＋３
・・・トランジスタ（第３のトランジスタ）Ｑ ＋ ａ
・・・トランジスタ（第４のトランジスタ）ＱＩＳ・・
・トランジスタ（第５のトランジスタ）３：第１の電流
ミラー回路 ５：第２の電流ミラー回路 第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 第１のトランジスタのベース・コレクタに第２のトラン
ジスタのベースを接続した第１の電流ミラー回路と、 第３のトランジスタのベース・コレクタに第４のトラン
ジスタのベースを接続した第２の電流ミラー回路と、 第１のトランジスタのベース・コレクタと第３のトラン
ジスタのベース・コレクタとの間に設置されるとともに
、第２および第４のトランジスタのコレクタにベースを
接続した第５のトランジスタとを備えた定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143002A JP2537235B2 (ja) | 1987-06-08 | 1987-06-08 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143002A JP2537235B2 (ja) | 1987-06-08 | 1987-06-08 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63307514A true JPS63307514A (ja) | 1988-12-15 |
| JP2537235B2 JP2537235B2 (ja) | 1996-09-25 |
Family
ID=15328663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143002A Expired - Lifetime JP2537235B2 (ja) | 1987-06-08 | 1987-06-08 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537235B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5030903A (en) * | 1989-01-11 | 1991-07-09 | Sgs-Thomson Microelectronics S.A. | Voltage generator for generating a stable voltage independent of variations in the ambient temperature and of variations in the supply voltage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156153A (en) * | 1978-05-31 | 1979-12-08 | Toshiba Corp | Temperature compensating constant voltage circuit |
-
1987
- 1987-06-08 JP JP62143002A patent/JP2537235B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156153A (en) * | 1978-05-31 | 1979-12-08 | Toshiba Corp | Temperature compensating constant voltage circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5030903A (en) * | 1989-01-11 | 1991-07-09 | Sgs-Thomson Microelectronics S.A. | Voltage generator for generating a stable voltage independent of variations in the ambient temperature and of variations in the supply voltage |
| USRE34772E (en) * | 1989-01-11 | 1994-11-01 | Sgs-Thomson Microelectronics, S.A. | Voltage generator for generating a stable voltage independent of variations in the ambient temperature and of variations in the supply voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2537235B2 (ja) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6091425A (ja) | 定電圧電源回路 | |
| JPS63307514A (ja) | 定電流回路 | |
| JPH0479171B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0738379A (ja) | 電子的負荷インピーダンス | |
| JPS6133710Y2 (ja) | ||
| JPH01305609A (ja) | 出力回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPS6325769Y2 (ja) | ||
| JPH0153928B2 (ja) | ||
| JPH0422214A (ja) | コンパレータ回路 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH09153768A (ja) | 可変遅延回路 | |
| JPH0245812A (ja) | 電圧源回路 | |
| JPH01133403A (ja) | 自動利得可変増幅器 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPH0420209B2 (ja) | ||
| JPH08125474A (ja) | 演算増幅器 | |
| JPH01276918A (ja) | 波形制御回路 | |
| JPH05327361A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |