JPS6330036B2 - - Google Patents
Info
- Publication number
- JPS6330036B2 JPS6330036B2 JP55152265A JP15226580A JPS6330036B2 JP S6330036 B2 JPS6330036 B2 JP S6330036B2 JP 55152265 A JP55152265 A JP 55152265A JP 15226580 A JP15226580 A JP 15226580A JP S6330036 B2 JPS6330036 B2 JP S6330036B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- signal
- patterns
- baseline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009958 sewing Methods 0.000 claims description 19
- 238000004364 calculation method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 239000004744 fabric Substances 0.000 description 12
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 4
- 238000003079 width control Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 2
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- D—TEXTILES; PAPER
- D05—SEWING; EMBROIDERING; TUFTING
- D05B—SEWING
- D05B19/00—Programme-controlled sewing machines
- D05B19/02—Sewing machines having electronic memory or microprocessor control unit
- D05B19/12—Sewing machines having electronic memory or microprocessor control unit characterised by control of operation of machine
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Textile Engineering (AREA)
- Sewing Machines And Sewing (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、縫い目制御信号を電子的記憶装置に
記憶していて縫い目模様を形成可能にしている、
いわゆる電子ミシンにおいて、模様の基線を調節
する制御装置に係るものである。
記憶していて縫い目模様を形成可能にしている、
いわゆる電子ミシンにおいて、模様の基線を調節
する制御装置に係るものである。
（目的）
ミシンが形成する縫い目模様は、振巾調節する
場合に、針振巾座標のどの位置を基準にして調節
されるかというその基準（連続した縫い目に対し
て、基線）が各模様に対して適切に設定されてい
ることが要求される。この要望に対して基線が設
定されて、互いに基線の異なる模様を含含み複数
の模様を順次形成して組合わせ模様とする場合
に、振巾調節するに伴つて模様の振巾中心位置が
これら複数の模様相互に移動することは好ましく
ない。よつて予定の複数の模様を記憶するに当つ
てこれらに共通な基線を自動的に指定しようとす
るものである。
場合に、針振巾座標のどの位置を基準にして調節
されるかというその基準（連続した縫い目に対し
て、基線）が各模様に対して適切に設定されてい
ることが要求される。この要望に対して基線が設
定されて、互いに基線の異なる模様を含含み複数
の模様を順次形成して組合わせ模様とする場合
に、振巾調節するに伴つて模様の振巾中心位置が
これら複数の模様相互に移動することは好ましく
ない。よつて予定の複数の模様を記憶するに当つ
てこれらに共通な基線を自動的に指定しようとす
るものである。
（従来技術）
各種の縫い目模様を形成可能にしているミシン
において、直線縫は一般にミシンが可能にしてい
る針の左右最大振巾の中心（これを記号Ｍで表わ
す）にて縫い目を形成し、ジグザグ縫いを含め一
般の縫い目模様はＭ基線に設定されることが好ま
しいが、第５図に示す模様Ａの如く、例えば左端
Ｌを基準にした方が基準線がはつきりしていて布
に対する位置決めがやり易く、特に振巾調節した
場合において、左側の布送りに平行な直線部が左
右に移動しないので都合が良い。またブラインド
スステツチの如く布の端を基準にしたい場合にお
いても、同様にＭ基線よりも端（例えばＬ）基線
が好ましい。これらの模様を単独に連続して形成
するには問題が生じないが、互いに異なる基線の
複数の模様を適宜組合わせて、その組合わせと形
成順序とを記憶させて組合わせ模様を形成可能に
しているミシンにおいては、その組合わせ模様間
の基線の相違が模様相互を不揃いにする。即ち、
それぞれの模様を振巾調節最大となしてミシンが
可能にしている針の左右最大振巾に（または最大
振巾を含んで）制御されるならば問題ないが適宜
振巾調節されるにつれて単位模様の各々がそれぞ
れの基線に収斂していくので模様中心位置がずれ
てしまうという不具合が生ずる。
において、直線縫は一般にミシンが可能にしてい
る針の左右最大振巾の中心（これを記号Ｍで表わ
す）にて縫い目を形成し、ジグザグ縫いを含め一
般の縫い目模様はＭ基線に設定されることが好ま
しいが、第５図に示す模様Ａの如く、例えば左端
Ｌを基準にした方が基準線がはつきりしていて布
に対する位置決めがやり易く、特に振巾調節した
場合において、左側の布送りに平行な直線部が左
右に移動しないので都合が良い。またブラインド
スステツチの如く布の端を基準にしたい場合にお
いても、同様にＭ基線よりも端（例えばＬ）基線
が好ましい。これらの模様を単独に連続して形成
するには問題が生じないが、互いに異なる基線の
複数の模様を適宜組合わせて、その組合わせと形
成順序とを記憶させて組合わせ模様を形成可能に
しているミシンにおいては、その組合わせ模様間
の基線の相違が模様相互を不揃いにする。即ち、
それぞれの模様を振巾調節最大となしてミシンが
可能にしている針の左右最大振巾に（または最大
振巾を含んで）制御されるならば問題ないが適宜
振巾調節されるにつれて単位模様の各々がそれぞ
れの基線に収斂していくので模様中心位置がずれ
てしまうという不具合が生ずる。
（解決手段）
本発明はこれらの問題を解決するために創案さ
れたものであり、複数の模様の縫い目制御信号を
記憶している第１の固定記憶装置と、これら模様
のいずれかを指定して選択する模様選択装置と、
該模様選択装置の操作と並用して操作し複数個の
模様を組合わせて形成するために指定する記憶用
操操作部と、前記模様選択装置と記憶用操作部の
操作に基づきこれらの組合わせを構成する各模様
の種類と形成順序とを記憶する一時記憶装置と、
選択された模様を形成するに当つて前記第１の固
定記憶装置から縫い目毎に読み出される針振巾用
の縫い目制御信号を各縫い目相互に同一比をもつ
て調節する針振巾調節装置と、各模様指定毎に固
定的に基線指定信号を記憶している第２の固定記
憶装置と、前記基線指定信号を受けて前記針振巾
調節装置がその調節基準線として作用するところ
の基線位置を制御するためのものであり且つ前記
複数の模様の組合わせにおいて前記基線指定信号
のうち予め定められた特定な基線指定を優先して
記憶して該優先した指定に基づいて組合わせ模様
の各模様に共通に同様に基線位置を制御するため
の基線位置指定装置と、該基線位置指定装置の信
号と前記縫い目制御信号と針振巾調節装置の信号
とを受けて該縫い目制御信号を各縫い目相互に同
一比をもつて調節し且つ基線の設定を行うための
演算をしその結果を縫い目形成装置に出力する演
算装置とを設けてなり、単一模様においては、各
模様に特有に要求される基線に制御し、組合わせ
模様においては、その組合わせに含まれる各単一
模様が特有に要求する基線のうち優先すべき一方
を予め指定しておいてこれに合わせることによつ
て概ね満足な結果が得られるようになしたもので
ある。
れたものであり、複数の模様の縫い目制御信号を
記憶している第１の固定記憶装置と、これら模様
のいずれかを指定して選択する模様選択装置と、
該模様選択装置の操作と並用して操作し複数個の
模様を組合わせて形成するために指定する記憶用
操操作部と、前記模様選択装置と記憶用操作部の
操作に基づきこれらの組合わせを構成する各模様
の種類と形成順序とを記憶する一時記憶装置と、
選択された模様を形成するに当つて前記第１の固
定記憶装置から縫い目毎に読み出される針振巾用
の縫い目制御信号を各縫い目相互に同一比をもつ
て調節する針振巾調節装置と、各模様指定毎に固
定的に基線指定信号を記憶している第２の固定記
憶装置と、前記基線指定信号を受けて前記針振巾
調節装置がその調節基準線として作用するところ
の基線位置を制御するためのものであり且つ前記
複数の模様の組合わせにおいて前記基線指定信号
のうち予め定められた特定な基線指定を優先して
記憶して該優先した指定に基づいて組合わせ模様
の各模様に共通に同様に基線位置を制御するため
の基線位置指定装置と、該基線位置指定装置の信
号と前記縫い目制御信号と針振巾調節装置の信号
とを受けて該縫い目制御信号を各縫い目相互に同
一比をもつて調節し且つ基線の設定を行うための
演算をしその結果を縫い目形成装置に出力する演
算装置とを設けてなり、単一模様においては、各
模様に特有に要求される基線に制御し、組合わせ
模様においては、その組合わせに含まれる各単一
模様が特有に要求する基線のうち優先すべき一方
を予め指定しておいてこれに合わせることによつ
て概ね満足な結果が得られるようになしたもので
ある。
（実施例）
本発明の実施例を図によつて説明するに、第１
図はミシンが記憶している縫い目模様の形成例で
あり、第５図ａは模様Ａとジグザグ模様Ｂとを予
め組合わせ記憶しておき、針振巾調節装置を最大
にしてミシンが可能にしているところの最大振巾
を含んで縫い目が形成されたことを表わしてい
る。そしてＬ及びＲはそれぞれ針振巾の左と右と
の各最大制御位置でそれぞれ信号０及び30に対応
しており、Ｍはその中心で15に対応している。第
５図ｂは針振巾制御装置によつて針振巾をＬ基線
をもつて第５図ａの模様を1/2に縮小して形成し
た図である。第２図はこれらの模様を形成可能に
している制御回路図であり、図中SW1は複数個よ
りなる模様選択スイツチで、そのいずれかを押操
作するとエンコーダＥが選択された模様に個有な
３ビツトのコードとなしてラツチ回路L1に出力
する。Vccはプラスの制御用電源、R1はブルアツ
プ抵抗である。MM1は単安定回路で、NAND回
路（NAND）を介してスイツチSW1の押操作の
信号を受けて出力端Ｑからラツチ回路L1のトリ
ガ用端子Cpにその信号を与えて該スイツチの操
作による前記コード信号をラツチせしめる。
RAMは電子的一時記憶装置で、４ビツトのアド
レスadが指定する記憶欄にその入力端INのデー
タをモード指定端子Ｒ／Ｗの書込みの指定に応じ
て記憶し、且つ読み出し指定に応じてその出力端
OUTから出力する。ROM1は電子的固定記憶装
置よりなり、各縫い目模様の縫い目制御信号を記
憶している縫い目制御信号記憶装置で、そのアド
レス用の端子A0〜A7のうちA5〜A7に記憶装置
RAMの出力端OUTからスイツチSW1によつて選
択された模様を示すコード信号を直接または間接
的に受ける。SW2は選択模様記憶用のスイツチ
で、その操作による立下り信号によつて単安定回
路MM2を作動せしめ、その肯定側出力Ｑを遅延
回路TD1に与え、該肯定側出力と遅延回路TD1の
否定側出力とを受けているAND回路AND1を
介してNOR回路NOR1の入力をなす。R2はプル
アツプ抵抗である。NOR回路NOR1はまた単安
定回路MM1の出力端Ｑの信号を受け、その出力
を記憶装置RAMの端子Ｒ／Ｗに与えてスイツチ
SW1またはSW2の操作毎に該記憶装置RAMに対
してラツチ回路L1の信号の記憶または記憶の書
き換えを行う。即ち、これらの操作がないときに
は端子Ｒ／ＷをＨ（高）レベルとして読み出し指
令としており、これら操作毎に端子Ｒ／Ｗを一時
的にＬ（低）レベルとなして書込み指令とし、後
記するカウンタCTがスイツチSW2によつて記憶
装置RAMのアドレスを進めた後においてはスイ
ツチSW1によるデータが新たなアドレスに書き込
まれる。スイツチSW2を伴わないでスイツチSW1
堆繰り返し操作する場合は、その最新操作による
指定に書き換えられる。カウンタCTは制御用電
源投入時に別途リセツトされ、そそのカウントア
ツプ端子upにOR回路OR1を介して単安定回路
MM2と遅延回路TD1の各肯定側出力Ｑを受けて
いるAND回路AND2の出力を受けており、スイ
ツチSW2の操作より遅れてカウントアツプされ
る。L2はラツチ回路で、カウンタCTの計数信号
をその入力端INに受けている。前記ラツチ回路
のトリガ用端子Cpは、単安定回路MM2の否定側
出力、遅延回路TD1の肯定側出力Ｑを受けてい
るAND回路AND3とOR回路OR2、単安定回路
MM3を介してスイツチSW2の信号を受けており、
該スイツチの操作によるカウンタCTのカウント
アツプされた信号をラツチさせる。TBはタイミ
ングバツフアで、リセツト用端子ＲがNOR回路
NOR1の出力側に接続されていて、スイツチ
SW1SW2の操作毎にその出力を０となして、これ
に接続の記憶装置ROM1のアドレス入力A0〜A4
を０となす。そしてミシン上軸（図示せず）の回
転に同期してパルス信号を発生するところの同期
信号発生装置PGの信号を端子Cpにトリガ信号と
して受け、記憶装置ROM1が出力するアドレス用
信号B0〜B4をラツチしてアドレスを縫い目毎に
進める。これら記憶装置ROM1、タイミングバツ
フアTB等の関係における制御は本発明と同一出
願人による特願昭51―124306号と基本的には同一
のものである。記憶装置ROM1は針振巾制御信号
DBと布送り制御信号DFとを演算装置PVA1、
PVA2にそれぞれ出力し、これら演算装置は針振
調節装置VRB、布送り調節装置VRFの調節信号を
それぞれアナログ―デジタル変換器Ａ／D1、
Ａ／D2を介して縮小率信号KB，KFとして受け
て、その各データと各制御信号DB，DFとのそれ
ぞれ対応の乗算を含む後記する演算を行つて模様
形成装置DVに出力する。なお針振巾制御信号DB
はそのデータ０が第１図におけるＲ上の座標を指
定し、データ３０がＬ上の座標を指定してその間
を30等分して指定するものであり、布送り制御信
号DFはそのデータ０が逆送り最大、データ３０
が正送り最大の制御を指定するものである。SW3
はコントローラスイツチで、ミシン速度制御用の
コントローラの操作開始において閉となるもので
あり、その操作による立下り信号によつて単安定
回路MM4を作動せしめる。R3はプルアツプ抵抗
である。単安定回路はその肯定側出力ＱをJKフ
リツプフロツプ回路FF1のセツト用端子Ｓに与え
てスイツチSW3の操作によつてこれをセツトする
ようになしている。そして端子ＪがＬレベル、端
子Ｋが該フリツプフロツプ回路の肯定側出力端Ｑ
に接続され、トリガ用端子Cpに単安定回路MM1
の出力Ｑを受けてその立下りでリセツトされるよ
うになつている。フリツプフロツプ回路の否定側
出力を受けて動作する遅延回路TD2の出力と単
安定回路MM4の出力とを受けているところの
AND回路AND4の出力は、OR回路OR3を介して
カウンタCTのリセツト用端子Ｒの入力をなして
おり、スイツチSW1の操作後においてスイツチ
SW3が最初に操作されたとき該カウンタをリセツ
トするようになしている。フリツプフロツプ回路
FF1の肯定側出力端Ｑは単安定回路MM2のリセ
ツト用端子Ｒに接続されているとともに、AND
回路AND5AND6の各一方の入力側に接続されて
いる。記憶装置ROM1は、そのアドレス信号A0
〜A4が最初の縫い目に対応して０になつており、
そのときNOR回路NOR2を介して単安定回路
MM5を作動させる。そして前記AND回路AND5
の他方の入力側に該単安定回路の出力端Ｑが接続
され、該AND回路の出力側がOR回路OR1を介し
てカウンタCTのカウントアツプ端子upに接続さ
れていて新たな単位模様の縫いが開始される毎に
該カウンタの計数を進めるようにしてある。前記
AND回路AND6は、その他方の入力端子に単安
定回路MM1の出力Ｑを受けていて、スイツチ
SW3が操作された後においてスイツチSW1が操作
されるとOR回路OR3を介してカウンタCTをリセ
ツトし、OR回回OR2、単位定回路MM5を介して
ラツチ回路L2にそのときのカウンタCTの値０を
ラツチさせ、且つ後記するフリツプフロツプ回路
FF2をリセツトすべくこれらに接続されている。
排他的OR回路ExOR1〜ExOR4は、カウンタCT
の出力信号と、ラツチ回路L2の出力信号OUTと
を互いに対応のビツト毎に比較して、これがすべ
て一致したときにNOR回路NOR3を介して単安
定回路MM6を作動させて、その出力ＱがOR回路
OR3を介してカウンタCTをリセツトさせること
により、組合わせ模様の最初の単位模様に対応せ
しめようとするものである。ROM2は電子的固定
記憶装置よりなる基線信号記憶装置で、記憶装置
RAMの出力端OUTから模様を示すコード信号を
端子G0，G1，G2に受け、該コード信号に対応し
て後記する基線制御のための基線信号を出力端Ｐ
に発生する。前記基線信号は、直線縫いを含み一
般の縫い目模様に対応しては中央Ｍ基線を示すと
ころのＬ（低）レベルであり、第５図における模
様Ａの如く、一端、この場合左Ｌを基準にして模
様巾伸縮を行うような模様に対応してＬ基線を示
すところのＨ（高）レベルとなしている。FF2は
フリツプフロツプ回路で、前記の如くスイツチ
SW3の操作後におけるスイツチSW1の操作によつ
てリセツトされ、そして記憶装置ROM2の出力Ｐ
とOR回路OR1の出力とを受けているところの
AND回路AND7の出力信号をそのセツト用端子
Ｓに受けていて、模様選択スイツチSW1の操作に
基づく模様指定が出力ＰをしてＨレベルとしてお
り且つその後に選択模様記憶用スイツチSW2の操
作があつたときセツトされるようになつている。
即ち、複数の模様を記憶装置RAMに記憶させる
操作においてＬ基線の模様が含まれているならば
セツトされてその出力端子Ｑの出力をＨレベルと
し、含まれていないならばＬレベルのままであ
る。NOR回路NOR4は該フリツプフロツプ回路
の出力Ｑと記憶装置ROM2の出力Ｐとを受け、そ
の出力をもつて共通な４ビツトとなし基線制御コ
ードKDとなして針振巾用演算装置PVA1に与え
る。該NOR回路はまた記憶操作を伴わない通常
縫いのために出力Ｐを直接受けている。OR回路
OR4は記憶装置RAMの出力OUTの各ビツト信号
を受けてその出力を針振巾用演算装置PVA1に与
えており、スイツチSW1の操作によつて直接縫い
が指定されたことによつて、直線縫い実行中にお
いてその指定を示すコードが記憶装置RAMの出
力OUTをして000となしていて（直線縫い等選択
との対応については図示していない）演算装置
PVA1に信号０を与え、直線縫い以外の模様縫い
が実行されているときは出力OUTが１を含んで
いて信号１を与えるようになしている。該針振巾
用演算装置は、記憶装置ROM1の針振巾制御信号
DB、針振巾縮小率信号KB、基線制御コードKD、
及びOR回路OR4の信号を受けて、DB―KD×KB＋
KDの演算を行い且つOR回路OR4が信号１のとき
は該演算結果をそのまま、０のときは該演算結果
をデータKDとなしてそれぞれ模様形成装置DVに
与える。なお布送り用演算装置PVA2は布送り制
御信号DF及び布送り縮小率信号KFを受けてDF×
KFの演算を行つてその演算結果を模様形成装置
DVに与える。
図はミシンが記憶している縫い目模様の形成例で
あり、第５図ａは模様Ａとジグザグ模様Ｂとを予
め組合わせ記憶しておき、針振巾調節装置を最大
にしてミシンが可能にしているところの最大振巾
を含んで縫い目が形成されたことを表わしてい
る。そしてＬ及びＲはそれぞれ針振巾の左と右と
の各最大制御位置でそれぞれ信号０及び30に対応
しており、Ｍはその中心で15に対応している。第
５図ｂは針振巾制御装置によつて針振巾をＬ基線
をもつて第５図ａの模様を1/2に縮小して形成し
た図である。第２図はこれらの模様を形成可能に
している制御回路図であり、図中SW1は複数個よ
りなる模様選択スイツチで、そのいずれかを押操
作するとエンコーダＥが選択された模様に個有な
３ビツトのコードとなしてラツチ回路L1に出力
する。Vccはプラスの制御用電源、R1はブルアツ
プ抵抗である。MM1は単安定回路で、NAND回
路（NAND）を介してスイツチSW1の押操作の
信号を受けて出力端Ｑからラツチ回路L1のトリ
ガ用端子Cpにその信号を与えて該スイツチの操
作による前記コード信号をラツチせしめる。
RAMは電子的一時記憶装置で、４ビツトのアド
レスadが指定する記憶欄にその入力端INのデー
タをモード指定端子Ｒ／Ｗの書込みの指定に応じ
て記憶し、且つ読み出し指定に応じてその出力端
OUTから出力する。ROM1は電子的固定記憶装
置よりなり、各縫い目模様の縫い目制御信号を記
憶している縫い目制御信号記憶装置で、そのアド
レス用の端子A0〜A7のうちA5〜A7に記憶装置
RAMの出力端OUTからスイツチSW1によつて選
択された模様を示すコード信号を直接または間接
的に受ける。SW2は選択模様記憶用のスイツチ
で、その操作による立下り信号によつて単安定回
路MM2を作動せしめ、その肯定側出力Ｑを遅延
回路TD1に与え、該肯定側出力と遅延回路TD1の
否定側出力とを受けているAND回路AND1を
介してNOR回路NOR1の入力をなす。R2はプル
アツプ抵抗である。NOR回路NOR1はまた単安
定回路MM1の出力端Ｑの信号を受け、その出力
を記憶装置RAMの端子Ｒ／Ｗに与えてスイツチ
SW1またはSW2の操作毎に該記憶装置RAMに対
してラツチ回路L1の信号の記憶または記憶の書
き換えを行う。即ち、これらの操作がないときに
は端子Ｒ／ＷをＨ（高）レベルとして読み出し指
令としており、これら操作毎に端子Ｒ／Ｗを一時
的にＬ（低）レベルとなして書込み指令とし、後
記するカウンタCTがスイツチSW2によつて記憶
装置RAMのアドレスを進めた後においてはスイ
ツチSW1によるデータが新たなアドレスに書き込
まれる。スイツチSW2を伴わないでスイツチSW1
堆繰り返し操作する場合は、その最新操作による
指定に書き換えられる。カウンタCTは制御用電
源投入時に別途リセツトされ、そそのカウントア
ツプ端子upにOR回路OR1を介して単安定回路
MM2と遅延回路TD1の各肯定側出力Ｑを受けて
いるAND回路AND2の出力を受けており、スイ
ツチSW2の操作より遅れてカウントアツプされ
る。L2はラツチ回路で、カウンタCTの計数信号
をその入力端INに受けている。前記ラツチ回路
のトリガ用端子Cpは、単安定回路MM2の否定側
出力、遅延回路TD1の肯定側出力Ｑを受けてい
るAND回路AND3とOR回路OR2、単安定回路
MM3を介してスイツチSW2の信号を受けており、
該スイツチの操作によるカウンタCTのカウント
アツプされた信号をラツチさせる。TBはタイミ
ングバツフアで、リセツト用端子ＲがNOR回路
NOR1の出力側に接続されていて、スイツチ
SW1SW2の操作毎にその出力を０となして、これ
に接続の記憶装置ROM1のアドレス入力A0〜A4
を０となす。そしてミシン上軸（図示せず）の回
転に同期してパルス信号を発生するところの同期
信号発生装置PGの信号を端子Cpにトリガ信号と
して受け、記憶装置ROM1が出力するアドレス用
信号B0〜B4をラツチしてアドレスを縫い目毎に
進める。これら記憶装置ROM1、タイミングバツ
フアTB等の関係における制御は本発明と同一出
願人による特願昭51―124306号と基本的には同一
のものである。記憶装置ROM1は針振巾制御信号
DBと布送り制御信号DFとを演算装置PVA1、
PVA2にそれぞれ出力し、これら演算装置は針振
調節装置VRB、布送り調節装置VRFの調節信号を
それぞれアナログ―デジタル変換器Ａ／D1、
Ａ／D2を介して縮小率信号KB，KFとして受け
て、その各データと各制御信号DB，DFとのそれ
ぞれ対応の乗算を含む後記する演算を行つて模様
形成装置DVに出力する。なお針振巾制御信号DB
はそのデータ０が第１図におけるＲ上の座標を指
定し、データ３０がＬ上の座標を指定してその間
を30等分して指定するものであり、布送り制御信
号DFはそのデータ０が逆送り最大、データ３０
が正送り最大の制御を指定するものである。SW3
はコントローラスイツチで、ミシン速度制御用の
コントローラの操作開始において閉となるもので
あり、その操作による立下り信号によつて単安定
回路MM4を作動せしめる。R3はプルアツプ抵抗
である。単安定回路はその肯定側出力ＱをJKフ
リツプフロツプ回路FF1のセツト用端子Ｓに与え
てスイツチSW3の操作によつてこれをセツトする
ようになしている。そして端子ＪがＬレベル、端
子Ｋが該フリツプフロツプ回路の肯定側出力端Ｑ
に接続され、トリガ用端子Cpに単安定回路MM1
の出力Ｑを受けてその立下りでリセツトされるよ
うになつている。フリツプフロツプ回路の否定側
出力を受けて動作する遅延回路TD2の出力と単
安定回路MM4の出力とを受けているところの
AND回路AND4の出力は、OR回路OR3を介して
カウンタCTのリセツト用端子Ｒの入力をなして
おり、スイツチSW1の操作後においてスイツチ
SW3が最初に操作されたとき該カウンタをリセツ
トするようになしている。フリツプフロツプ回路
FF1の肯定側出力端Ｑは単安定回路MM2のリセ
ツト用端子Ｒに接続されているとともに、AND
回路AND5AND6の各一方の入力側に接続されて
いる。記憶装置ROM1は、そのアドレス信号A0
〜A4が最初の縫い目に対応して０になつており、
そのときNOR回路NOR2を介して単安定回路
MM5を作動させる。そして前記AND回路AND5
の他方の入力側に該単安定回路の出力端Ｑが接続
され、該AND回路の出力側がOR回路OR1を介し
てカウンタCTのカウントアツプ端子upに接続さ
れていて新たな単位模様の縫いが開始される毎に
該カウンタの計数を進めるようにしてある。前記
AND回路AND6は、その他方の入力端子に単安
定回路MM1の出力Ｑを受けていて、スイツチ
SW3が操作された後においてスイツチSW1が操作
されるとOR回路OR3を介してカウンタCTをリセ
ツトし、OR回回OR2、単位定回路MM5を介して
ラツチ回路L2にそのときのカウンタCTの値０を
ラツチさせ、且つ後記するフリツプフロツプ回路
FF2をリセツトすべくこれらに接続されている。
排他的OR回路ExOR1〜ExOR4は、カウンタCT
の出力信号と、ラツチ回路L2の出力信号OUTと
を互いに対応のビツト毎に比較して、これがすべ
て一致したときにNOR回路NOR3を介して単安
定回路MM6を作動させて、その出力ＱがOR回路
OR3を介してカウンタCTをリセツトさせること
により、組合わせ模様の最初の単位模様に対応せ
しめようとするものである。ROM2は電子的固定
記憶装置よりなる基線信号記憶装置で、記憶装置
RAMの出力端OUTから模様を示すコード信号を
端子G0，G1，G2に受け、該コード信号に対応し
て後記する基線制御のための基線信号を出力端Ｐ
に発生する。前記基線信号は、直線縫いを含み一
般の縫い目模様に対応しては中央Ｍ基線を示すと
ころのＬ（低）レベルであり、第５図における模
様Ａの如く、一端、この場合左Ｌを基準にして模
様巾伸縮を行うような模様に対応してＬ基線を示
すところのＨ（高）レベルとなしている。FF2は
フリツプフロツプ回路で、前記の如くスイツチ
SW3の操作後におけるスイツチSW1の操作によつ
てリセツトされ、そして記憶装置ROM2の出力Ｐ
とOR回路OR1の出力とを受けているところの
AND回路AND7の出力信号をそのセツト用端子
Ｓに受けていて、模様選択スイツチSW1の操作に
基づく模様指定が出力ＰをしてＨレベルとしてお
り且つその後に選択模様記憶用スイツチSW2の操
作があつたときセツトされるようになつている。
即ち、複数の模様を記憶装置RAMに記憶させる
操作においてＬ基線の模様が含まれているならば
セツトされてその出力端子Ｑの出力をＨレベルと
し、含まれていないならばＬレベルのままであ
る。NOR回路NOR4は該フリツプフロツプ回路
の出力Ｑと記憶装置ROM2の出力Ｐとを受け、そ
の出力をもつて共通な４ビツトとなし基線制御コ
ードKDとなして針振巾用演算装置PVA1に与え
る。該NOR回路はまた記憶操作を伴わない通常
縫いのために出力Ｐを直接受けている。OR回路
OR4は記憶装置RAMの出力OUTの各ビツト信号
を受けてその出力を針振巾用演算装置PVA1に与
えており、スイツチSW1の操作によつて直接縫い
が指定されたことによつて、直線縫い実行中にお
いてその指定を示すコードが記憶装置RAMの出
力OUTをして000となしていて（直線縫い等選択
との対応については図示していない）演算装置
PVA1に信号０を与え、直線縫い以外の模様縫い
が実行されているときは出力OUTが１を含んで
いて信号１を与えるようになしている。該針振巾
用演算装置は、記憶装置ROM1の針振巾制御信号
DB、針振巾縮小率信号KB、基線制御コードKD、
及びOR回路OR4の信号を受けて、DB―KD×KB＋
KDの演算を行い且つOR回路OR4が信号１のとき
は該演算結果をそのまま、０のときは該演算結果
をデータKDとなしてそれぞれ模様形成装置DVに
与える。なお布送り用演算装置PVA2は布送り制
御信号DF及び布送り縮小率信号KFを受けてDF×
KFの演算を行つてその演算結果を模様形成装置
DVに与える。
以上の第２図の構成において、第３図、第４図
のタイミングチヤートをも参照してその動作を説
明する。模様選択スイツチSW1を操作して最初第
５図の模様Ａを選択したものとする。該操作によ
る立下り信号によつて単安定回路MM1が動作し、
そのときラツチ回路L1は旧データOLDから新デ
ータNEWに切替わる。一時記憶装置RAMは同
様に新データNEWに書換えられる。そのときの
アドレスadは例えばｎ―１とする。前記スイツ
チ操作においてフリツプフロツプ回路路FF1はリ
セツトされているのでAND回路AND6は該スイ
ツチ信号を無効にしていてカウンタCTはリセツ
トされることなく、そしてカウントアツプ入力も
ない。つぎに組合わせ模様を構成するに当たり、
この場合第５図のジグザグ模様Ｂを記憶するため
に、まず選択模様記憶用スイツチSW2を一度操作
すると、その立下り信号によつて単安定回路
MM2が動作してパルス信号を発生し、引続き遅
延回路TD1が動作して単安定回路MM2と同一巾
のパルスを発生する。そしてこれら２信号の組合
わせにより、AND回路AND1、AND2 AND3が
第４図の如く順次パルスを出力する。AND回路
AND1の立上り信号によつて記憶装置RAMのモ
ード指定端子Ｒ／ＷをＬレベルとなし、アドレス
adが前記ｎ―１であるところの記憶欄に前記と
同一データが再記憶される。そして引続くAND
回路AND2の立上り信号によつてカウンタCTが
カウントアツプされ、アドレスadがｎになる。
そして引続くAND回路AND3の立上り信号によ
つてラツチ回路L2には該カウンタの出力データ
ｎがラツチされる。その後において模様選択スイ
ツチSW1をしてジグザグ模様Ｂを指定すると、ラ
ツチ回路L1には該指定信号がラツチされ、引続
き記憶用スイツチSW2を操作すると、AND回路
AND1、NOR回路NOR1等を介して記憶装置
RAMに書込み指定がなされて前記指定信号がそ
のアドレスｎに記憶され、同様にカウンタCTが
カウントアツプされ、アドレスがｎ＋１になる。
以下同様にしてスイツチSW1とスイツチSW2の操
作の繰り返しによつて記憶装置RAMに書込み且
つアドレスを進めそしてラツチ回路L2に単位模
様の記憶総数としてラツチする。本実施例におい
ては前記２個の縫い目模様が記憶されたものとす
る。前記模様Ａを選択したとき記憶装置ROM2の
基線信号ＰはＨレベルであり、引続くスイツチ
SW2の操作がAND回路AND2、OR回路OR1、
AND回路AND7等を介してフリツプフロツプ回
路FF2をセツトする。引続くジグザグ模様Ｂの選
択によつてAND回路AND6の一方の入力をＨレ
ベルにするが、フリツプフロツプ回路FF1がリセ
ツトされているのでフリツプフロツプ回路FF2は
リセツトされない。よつて最初の模様選択記憶以
後、演算装置KVA1の基線制御コードKDを0000
即ち10進数の０にしている。つぎにコントローラ
（図示せず）を操作すると、その最初の操作によ
るスイツチSW3の作動により、フリツプフロツプ
回路FF1はセツトされる。カウンタCTはリセツ
トされて記憶装置RAMのアドレスadは０とな
る。これは本動作説明におけるスイツチSW1の最
初の操作による模様Ａの縫い目制御データ記憶装
置ROM1に関する先頭アドレスに相当し、第４図
においてはアドレスｎ―１として説明したもので
ある。演算装置PVA1、PVA2は、記憶装置
ROM1がアドレス信号A7〜A0について、そのA7
〜A5を模様Ａ指定のための先頭アドレス（他は
０となつている）として読み出した針振巾と布送
りの各制御データDB，DFと、これに対応の針振
巾と布送りの各調節装置VRB、VRFによる各縮小
率データKB，KFとをそれぞれ受け、演算装置
PVA1は更に基線制御コードKDの0000と、OR回
路OR4から信号１を受けており、該演算装置
PVA1はDB―０×KB＋０の演算を行つてその演
算結果を模様形成装置DVに与える。
のタイミングチヤートをも参照してその動作を説
明する。模様選択スイツチSW1を操作して最初第
５図の模様Ａを選択したものとする。該操作によ
る立下り信号によつて単安定回路MM1が動作し、
そのときラツチ回路L1は旧データOLDから新デ
ータNEWに切替わる。一時記憶装置RAMは同
様に新データNEWに書換えられる。そのときの
アドレスadは例えばｎ―１とする。前記スイツ
チ操作においてフリツプフロツプ回路路FF1はリ
セツトされているのでAND回路AND6は該スイ
ツチ信号を無効にしていてカウンタCTはリセツ
トされることなく、そしてカウントアツプ入力も
ない。つぎに組合わせ模様を構成するに当たり、
この場合第５図のジグザグ模様Ｂを記憶するため
に、まず選択模様記憶用スイツチSW2を一度操作
すると、その立下り信号によつて単安定回路
MM2が動作してパルス信号を発生し、引続き遅
延回路TD1が動作して単安定回路MM2と同一巾
のパルスを発生する。そしてこれら２信号の組合
わせにより、AND回路AND1、AND2 AND3が
第４図の如く順次パルスを出力する。AND回路
AND1の立上り信号によつて記憶装置RAMのモ
ード指定端子Ｒ／ＷをＬレベルとなし、アドレス
adが前記ｎ―１であるところの記憶欄に前記と
同一データが再記憶される。そして引続くAND
回路AND2の立上り信号によつてカウンタCTが
カウントアツプされ、アドレスadがｎになる。
そして引続くAND回路AND3の立上り信号によ
つてラツチ回路L2には該カウンタの出力データ
ｎがラツチされる。その後において模様選択スイ
ツチSW1をしてジグザグ模様Ｂを指定すると、ラ
ツチ回路L1には該指定信号がラツチされ、引続
き記憶用スイツチSW2を操作すると、AND回路
AND1、NOR回路NOR1等を介して記憶装置
RAMに書込み指定がなされて前記指定信号がそ
のアドレスｎに記憶され、同様にカウンタCTが
カウントアツプされ、アドレスがｎ＋１になる。
以下同様にしてスイツチSW1とスイツチSW2の操
作の繰り返しによつて記憶装置RAMに書込み且
つアドレスを進めそしてラツチ回路L2に単位模
様の記憶総数としてラツチする。本実施例におい
ては前記２個の縫い目模様が記憶されたものとす
る。前記模様Ａを選択したとき記憶装置ROM2の
基線信号ＰはＨレベルであり、引続くスイツチ
SW2の操作がAND回路AND2、OR回路OR1、
AND回路AND7等を介してフリツプフロツプ回
路FF2をセツトする。引続くジグザグ模様Ｂの選
択によつてAND回路AND6の一方の入力をＨレ
ベルにするが、フリツプフロツプ回路FF1がリセ
ツトされているのでフリツプフロツプ回路FF2は
リセツトされない。よつて最初の模様選択記憶以
後、演算装置KVA1の基線制御コードKDを0000
即ち10進数の０にしている。つぎにコントローラ
（図示せず）を操作すると、その最初の操作によ
るスイツチSW3の作動により、フリツプフロツプ
回路FF1はセツトされる。カウンタCTはリセツ
トされて記憶装置RAMのアドレスadは０とな
る。これは本動作説明におけるスイツチSW1の最
初の操作による模様Ａの縫い目制御データ記憶装
置ROM1に関する先頭アドレスに相当し、第４図
においてはアドレスｎ―１として説明したもので
ある。演算装置PVA1、PVA2は、記憶装置
ROM1がアドレス信号A7〜A0について、そのA7
〜A5を模様Ａ指定のための先頭アドレス（他は
０となつている）として読み出した針振巾と布送
りの各制御データDB，DFと、これに対応の針振
巾と布送りの各調節装置VRB、VRFによる各縮小
率データKB，KFとをそれぞれ受け、演算装置
PVA1は更に基線制御コードKDの0000と、OR回
路OR4から信号１を受けており、該演算装置
PVA1はDB―０×KB＋０の演算を行つてその演
算結果を模様形成装置DVに与える。
ミシンが回転すると、同期信号発生装置PGは
その回転毎にパルス信号を発生する。最初のパル
スで読み出される前記先頭アドレスによてデータ
DB，DFと対をなして出力されたアドレス用デー
タB4〜B0がタイミングバツフアTBにラツチさ
れ、２番目の縫い目のためのアドレスA4〜A0と
して与えられる。かくしてミシン回転毎に縫い目
を形成して単位模様の最後の縫い目のためのデー
タDB，DFと対をなすアドレス用データB4〜B0は
０であり、よつてカウンタCTはカウントアツプ
される。記憶装置RAMは記憶装置ROM1に対し
てジグザグ模様Ｂの先頭アドレスを指定する。以
後、同様にして縫い目が形成きれ、且つカウンタ
CTがカウントアツプされ、該カウンタの値が単
位模様の記憶総数としてラツチ回路L2に記憶さ
れている数と一致すると、単安定回路MM6が作
動してカウンタCTはリセツトされる。よつて最
初の模様Ａに戻つて、組合わせ模様は繰り返し形
成される。これら２個の模様の形成における各縫
い目制御データDB，DFが出力される間にわたつ
て、基線制御コードKD、OR回路OR4の出力は一
定であるので、針振巾調節装置VRBの操作による
縮小率KBが１であるならば（DB―０）＋０＝DBと
なつて第１図ａに示す如く縮小されない２個の模
様が形成される。そして縮小率KBが0.5であるな
らば、DB―０×0.5＋０＝0.5DBとなつて第５図ｂ
に示す如くＬを基線として1/2に縮小された２個
の模様が形成される。なお布送り制御は、説明が
なくてもこの発明の構成を理解し得るので動作説
明を省略する。
その回転毎にパルス信号を発生する。最初のパル
スで読み出される前記先頭アドレスによてデータ
DB，DFと対をなして出力されたアドレス用デー
タB4〜B0がタイミングバツフアTBにラツチさ
れ、２番目の縫い目のためのアドレスA4〜A0と
して与えられる。かくしてミシン回転毎に縫い目
を形成して単位模様の最後の縫い目のためのデー
タDB，DFと対をなすアドレス用データB4〜B0は
０であり、よつてカウンタCTはカウントアツプ
される。記憶装置RAMは記憶装置ROM1に対し
てジグザグ模様Ｂの先頭アドレスを指定する。以
後、同様にして縫い目が形成きれ、且つカウンタ
CTがカウントアツプされ、該カウンタの値が単
位模様の記憶総数としてラツチ回路L2に記憶さ
れている数と一致すると、単安定回路MM6が作
動してカウンタCTはリセツトされる。よつて最
初の模様Ａに戻つて、組合わせ模様は繰り返し形
成される。これら２個の模様の形成における各縫
い目制御データDB，DFが出力される間にわたつ
て、基線制御コードKD、OR回路OR4の出力は一
定であるので、針振巾調節装置VRBの操作による
縮小率KBが１であるならば（DB―０）＋０＝DBと
なつて第１図ａに示す如く縮小されない２個の模
様が形成される。そして縮小率KBが0.5であるな
らば、DB―０×0.5＋０＝0.5DBとなつて第５図ｂ
に示す如くＬを基線として1/2に縮小された２個
の模様が形成される。なお布送り制御は、説明が
なくてもこの発明の構成を理解し得るので動作説
明を省略する。
前記組合わせ模様におけるジグザグ模様Ｂに代
えて直線縫が選択された場合は、同様に模様Ａを
含んでいるのでフリツプフロツプ回路FF2はセツ
トされて、基線制御コードKDは0000となり、模
様Ａは前記同様に形成される。引続く直線縫いに
移行すると、記憶装置RAMの出力OUTは000で
あり、OR回路OR4の出力は０となる。よつて演
算装置PVA1の出力は、データKDの0000そのもの
となり、縫い目の進行及び調節装置VRBの調節に
無関係にＬ基線上に制御される。
えて直線縫が選択された場合は、同様に模様Ａを
含んでいるのでフリツプフロツプ回路FF2はセツ
トされて、基線制御コードKDは0000となり、模
様Ａは前記同様に形成される。引続く直線縫いに
移行すると、記憶装置RAMの出力OUTは000で
あり、OR回路OR4の出力は０となる。よつて演
算装置PVA1の出力は、データKDの0000そのもの
となり、縫い目の進行及び調節装置VRBの調節に
無関係にＬ基線上に制御される。
つぎにこれら３個の模様それぞれの単独模様の
形成については、いずれもスイツチSW2の操作を
含まないのでフリツプフロツプ回路FF2はセツト
されることはない。NOR回路NOR4は記憶装置
ROM2の出力Ｐを直接受けているので、演算装置
PVA0の基線制御信号KDは、模様Ａのとき0000、
その他の模様のとき1111となり、よつて模様Ａの
ときは前記同様であるがジグザグ模様Ｂのときの
演算装置PVA1の出力は（DB―15）×KB＋15とな
り、縮小率KBが１のときは演算結果がDBとなつ
て第１図ａと同一であるが、例えばKB＝０のと
きは演算結果が15となつてＭ基線上に収斂する。
直線縫い単独のときは、基線制御信号KDが1111、
OR回路OR4の出力が０であるから、演算装置
PVA1の出力は、データKDの1111そのものとな
り、Ｍ基線上に形成される。
形成については、いずれもスイツチSW2の操作を
含まないのでフリツプフロツプ回路FF2はセツト
されることはない。NOR回路NOR4は記憶装置
ROM2の出力Ｐを直接受けているので、演算装置
PVA0の基線制御信号KDは、模様Ａのとき0000、
その他の模様のとき1111となり、よつて模様Ａの
ときは前記同様であるがジグザグ模様Ｂのときの
演算装置PVA1の出力は（DB―15）×KB＋15とな
り、縮小率KBが１のときは演算結果がDBとなつ
て第１図ａと同一であるが、例えばKB＝０のと
きは演算結果が15となつてＭ基線上に収斂する。
直線縫い単独のときは、基線制御信号KDが1111、
OR回路OR4の出力が０であるから、演算装置
PVA1の出力は、データKDの1111そのものとな
り、Ｍ基線上に形成される。
（効果）
以上の如く本発明によれば、単一模様について
は個々の模様に要求される最も適切な基線をもつ
て模様が形成され、そして複数の模様を記憶して
いて組合わせ模様を形成させる場合にはその組合
わせに含まれる模様のうち例えば実施例における
模様Ａの如く端の基線を要求している模様を含ん
でいるならばその組合わせの他の模様に優先して
その端基線に統一されるので、針振巾調節によつ
て模様が不揃いになるという問題は解消される。
は個々の模様に要求される最も適切な基線をもつ
て模様が形成され、そして複数の模様を記憶して
いて組合わせ模様を形成させる場合にはその組合
わせに含まれる模様のうち例えば実施例における
模様Ａの如く端の基線を要求している模様を含ん
でいるならばその組合わせの他の模様に優先して
その端基線に統一されるので、針振巾調節によつ
て模様が不揃いになるという問題は解消される。
第１図は本発明の実施例における制御が可能に
している縫い目模様の形成例、第２図は制御回路
図、第３図及び第４図は第２図の制御回路の動作
を説明するタイミングチヤート図、第５図は本発
明の別の実施例における制御が可能にしている縫
目模様の形成例である。 図中、ROM1，ROM2はそれぞれ第１，第２の
固定記憶装置、RAMは一時記憶装置、SW1は模
様選択装置の主たる要素、SW2は記憶用操作部、
VRBは針振巾調節装置、FF2は基線位置指定装置
の主たる要素、PVA1は演算装置、DVは縫い目
形成装置である。
している縫い目模様の形成例、第２図は制御回路
図、第３図及び第４図は第２図の制御回路の動作
を説明するタイミングチヤート図、第５図は本発
明の別の実施例における制御が可能にしている縫
目模様の形成例である。 図中、ROM1，ROM2はそれぞれ第１，第２の
固定記憶装置、RAMは一時記憶装置、SW1は模
様選択装置の主たる要素、SW2は記憶用操作部、
VRBは針振巾調節装置、FF2は基線位置指定装置
の主たる要素、PVA1は演算装置、DVは縫い目
形成装置である。
Claims (1)
- １ 針振巾座標を電子的に制御して縫い目模様を
形成可能にしているミシンにおいて、複数の模様
の縫い目制御信号を記憶している第１の固定記憶
装置と、これら模様のいずれかを指定して選択す
る模様選択装置と、複数の模様を組合わせて形成
するために模様の指定を行う記憶用操作部と、前
記模様選択装置と記憶用操作部の操作に基づきこ
れらの組合わせを構成する各模様の種類と形成順
序とを記憶する一時記憶装置と、形成する模様に
応じて前記第１の記憶装置から読出される針振巾
用の縫い目制御信号を各縫い目に共通比をもつて
調節する針振巾調節装置と、各模様毎に固定的に
基線指定信号を記憶している第２の固定記憶装置
と、前記基線指定信号を受けて前記針振巾調節装
置がその調節基準として作用するところの基線位
置を制御するためのものであり且つ前記複数の模
様の組合わせにおいて前記基線指定信号のうち予
め定められた特定な基線指定を優先して記憶して
該優先した指定に基づいて組合わせ模様の各模様
に共通に基線位置を制御するための基線位置指定
装置と、該基線位置指定装置の信号と前記縫い目
制御信号と針振巾調節装置の信号とを受けて該縫
い目制御信号を縫い目相互に同一比をもつて調節
し且つ基線の設定を行うための演算をする演算装
置とを設けてなり、該演算装置の結果を縫い目形
成装置に出力することを特徴とする基線調節型電
子ミシン。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55152265A JPS5775687A (en) | 1980-10-31 | 1980-10-31 | Electronic sewing machine |
| US06/315,209 US4389954A (en) | 1980-10-31 | 1981-10-26 | Electronic sewing machine |
| SE8106415A SE445934B (sv) | 1980-10-31 | 1981-10-30 | Elektronisk symaskin, med anordningar for syning av valda kombinationer av stygnmonster |
| DE19813143448 DE3143448A1 (de) | 1980-10-31 | 1981-11-02 | Elektronisch gesteuerte naehmaschine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55152265A JPS5775687A (en) | 1980-10-31 | 1980-10-31 | Electronic sewing machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775687A JPS5775687A (en) | 1982-05-12 |
| JPS6330036B2 true JPS6330036B2 (ja) | 1988-06-16 |
Family
ID=15536705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55152265A Granted JPS5775687A (en) | 1980-10-31 | 1980-10-31 | Electronic sewing machine |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4389954A (ja) |
| JP (1) | JPS5775687A (ja) |
| DE (1) | DE3143448A1 (ja) |
| SE (1) | SE445934B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001300166A (ja) * | 2000-04-27 | 2001-10-30 | Juki Corp | 電子ミシン |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515968B2 (ja) * | 1983-04-30 | 1996-07-10 | 蛇の目ミシン工業株式会社 | 電子ミシン |
| JPS59218187A (ja) * | 1983-05-24 | 1984-12-08 | 蛇の目ミシン工業株式会社 | ミシンにおける文字間デ−タの作成方法 |
| US4557207A (en) * | 1984-02-13 | 1985-12-10 | Melco Industries, Inc. | Method and apparatus for improved automatic stitching |
| JPH0673578B2 (ja) * | 1984-07-20 | 1994-09-21 | 蛇の目ミシン工業株式会社 | コンピユ−タミシン |
| JPH0644951B2 (ja) * | 1984-11-30 | 1994-06-15 | 蛇の目ミシン工業株式会社 | コンピユ−タミシン |
| JPH07100090B2 (ja) * | 1985-08-09 | 1995-11-01 | 蛇の目ミシン工業株式会社 | ミシンに於けるくけ縫い縫い目形成装置 |
| US4879314A (en) * | 1986-01-08 | 1989-11-07 | Hsu Adam C | Dihaloformaldoxime |
| DE19505483A1 (de) * | 1995-02-17 | 1996-08-22 | Rombold Syst Gmbh | Festonierverfahren und Festoniermaschine |
| JP4464546B2 (ja) * | 1999-10-05 | 2010-05-19 | Ｊｕｋｉ株式会社 | 電子千鳥ミシン |
| DE10051685B4 (de) * | 1999-10-18 | 2006-01-19 | Juki Corp., Chofu | Elektronische Zickzack-Nähmaschine |
| JP2001187286A (ja) * | 1999-10-18 | 2001-07-10 | Juki Corp | 電子千鳥ミシン及び針振りデータ作成装置 |
| DE10066297B4 (de) * | 1999-10-18 | 2007-04-26 | Juki Corp., Tokio/Tokyo | Elektronische Zickzack-Nähmaschine |
| JP4769351B2 (ja) * | 1999-10-18 | 2011-09-07 | Ｊｕｋｉ株式会社 | 電子千鳥ミシン |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847190B2 (ja) * | 1975-10-17 | 1983-10-20 | 蛇の目ミシン工業株式会社 | デンシセイギヨミシン |
| JPS53128445A (en) * | 1977-04-15 | 1978-11-09 | Janome Sewing Machine Co Ltd | Electronic controlled sewing machine |
| JPS6025981B2 (ja) * | 1978-07-07 | 1985-06-21 | 蛇の目ミシン工業株式会社 | 電子ミシンによる異種模様間補間法 |
| JPS5734885A (en) * | 1980-08-08 | 1982-02-25 | Janome Sewing Machine Co Ltd | Automatic change pattern generator in electronic sewing machine |
-
1980
- 1980-10-31 JP JP55152265A patent/JPS5775687A/ja active Granted
-
1981
- 1981-10-26 US US06/315,209 patent/US4389954A/en not_active Expired - Lifetime
- 1981-10-30 SE SE8106415A patent/SE445934B/sv not_active IP Right Cessation
- 1981-11-02 DE DE19813143448 patent/DE3143448A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001300166A (ja) * | 2000-04-27 | 2001-10-30 | Juki Corp | 電子ミシン |
Also Published As
| Publication number | Publication date |
|---|---|
| US4389954A (en) | 1983-06-28 |
| DE3143448A1 (de) | 1982-10-21 |
| SE8106415L (sv) | 1982-05-01 |
| JPS5775687A (en) | 1982-05-12 |
| SE445934B (sv) | 1986-07-28 |
| DE3143448C2 (ja) | 1988-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6330036B2 (ja) | ||
| JPS5847190B2 (ja) | デンシセイギヨミシン | |
| US4345532A (en) | Electronic sewing machine with back stitching system | |
| JPS6314635B2 (ja) | ||
| JPS6254517B2 (ja) | ||
| US4391212A (en) | Electronic control sewing machine | |
| JPS6351713B2 (ja) | ||
| JPH0575437B2 (ja) | ||
| JPS5912310B2 (ja) | 電子ミシンの模様発生装置 | |
| JP2515968B2 (ja) | 電子ミシン | |
| JPS5949819B2 (ja) | 電子ミシンの縫目調節装置 | |
| JPS588873B2 (ja) | 模様縫いミシンの電子制御装置 | |
| JP3476236B2 (ja) | ミシン装置 | |
| JPS588871B2 (ja) | 電子式ミシン | |
| JP2764631B2 (ja) | ミシンの停止縫い制御装置 | |
| JP6432899B2 (ja) | ジグザグミシンおよびジグザグミシンの自動一時停止制御方法 | |
| JPS6124033B2 (ja) | ||
| JPH0380518B2 (ja) | ||
| JPS5940469B2 (ja) | 電子制御ミシン | |
| JPS6359711B2 (ja) | ||
| JPS5941750B2 (ja) | 電子制御ミシン | |
| JPS639245B2 (ja) | ||
| JPS6152716B2 (ja) | ||
| JPH06142353A (ja) | ミシン | |
| JPH043235B2 (ja) |