JPS63299134A - ワイヤボンディング方法 - Google Patents
ワイヤボンディング方法Info
- Publication number
- JPS63299134A JPS63299134A JP62131171A JP13117187A JPS63299134A JP S63299134 A JPS63299134 A JP S63299134A JP 62131171 A JP62131171 A JP 62131171A JP 13117187 A JP13117187 A JP 13117187A JP S63299134 A JPS63299134 A JP S63299134A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- value
- logic circuit
- correction
- coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000013461 design Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000012937 correction Methods 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000000007 visual effect Effects 0.000 abstract description 5
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 238000004364 calculation method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の半導体チップがマトリクス状に配列さ
れた論理回路基板の個々の半導体チップの周辺に並べら
れている多数のボンディングパッドへのワイヤボンディ
ング方法に関する。
れた論理回路基板の個々の半導体チップの周辺に並べら
れている多数のボンディングパッドへのワイヤボンディ
ング方法に関する。
近年、大型計算機等に使用される論理回路基板は、機能
の拡張性、および小形高密度化を図る目的から集積度の
高い半導体チップを多数使用する傾向にあ〕、これに伴
りて個々の半導体チップの周辺に並べられているボンデ
ィングパッドも増加、微小寸法化され、これらへのワイ
ヤボンディング作業は極めて高ｆｆＪ［のものが要求さ
れている。
の拡張性、および小形高密度化を図る目的から集積度の
高い半導体チップを多数使用する傾向にあ〕、これに伴
りて個々の半導体チップの周辺に並べられているボンデ
ィングパッドも増加、微小寸法化され、これらへのワイ
ヤボンディング作業は極めて高ｆｆＪ［のものが要求さ
れている。
ところで、この種のワイヤボンディング作業では、視覚
装置を利用して基板上に設けられたマーク位ｔＩＩＬｔ
−検出し、この検出信号和よりて基板上のボンディング
パッドの位置ずれ量を算出し、この算出結果に応じてボ
ンディング位置を補正してワイヤボンディングするとい
う方法が主流である。
装置を利用して基板上に設けられたマーク位ｔＩＩＬｔ
−検出し、この検出信号和よりて基板上のボンディング
パッドの位置ずれ量を算出し、この算出結果に応じてボ
ンディング位置を補正してワイヤボンディングするとい
う方法が主流である。
例えば、特開昭１−２０３４４号公報に記載の方法は、
基板の一方側（始端部）のマーク位置と他方側（終端部
）のマーク位置をそれぞれ検出し、この検出信号を予め
設定された基本パターンと比較して複数の回路の位置ず
れ量を算出し、この算出値に応じてボンディング位置を
補正してワイヤボンディングを行なうようにしていた。
基板の一方側（始端部）のマーク位置と他方側（終端部
）のマーク位置をそれぞれ検出し、この検出信号を予め
設定された基本パターンと比較して複数の回路の位置ず
れ量を算出し、この算出値に応じてボンディング位置を
補正してワイヤボンディングを行なうようにしていた。
しかしながら、この方法は印刷回路基板のように複数の
回路が所定ピッチで等間隔に設けられている場合忙は有
効であるが、第５図（ａ）、および（ｂ）Ｋ示すよう九
回路パターンが歪んでいる場合には、中央部分の回路に
おける位置ずれ量が大きくなるという欠点があった。こ
れを解決するため、始端部と終端部の他に、中間部の半
導体チップのボンディングパッドの位置も検出し、これ
ら測定座標値と予め設定している基準座標値とを比較し
て個々の位置の誤差が最少となる修正値を算出し、この
算出値によって基板上のボンディング位置を補正してワ
イヤボンディングを行なうという方法であった。
回路が所定ピッチで等間隔に設けられている場合忙は有
効であるが、第５図（ａ）、および（ｂ）Ｋ示すよう九
回路パターンが歪んでいる場合には、中央部分の回路に
おける位置ずれ量が大きくなるという欠点があった。こ
れを解決するため、始端部と終端部の他に、中間部の半
導体チップのボンディングパッドの位置も検出し、これ
ら測定座標値と予め設定している基準座標値とを比較し
て個々の位置の誤差が最少となる修正値を算出し、この
算出値によって基板上のボンディング位置を補正してワ
イヤボンディングを行なうという方法であった。
−〔発明が解決しようとする問題点〕
上記従来技術は、論理回路基板の回路パターンの歪が極
端な非線形である場合には線形補間による歪補正方法で
あるため、位置ずれ誤差の小さい位置での位置ずれ菫が
大きくなるという問題があった０ 本発明の目的は、複数の半導体チップがマトリクス状に
配列された論理回路基板の個々の半導体チップの周辺に
並べられている多数のボンディングパッドへのワイヤボ
ンディングとして、基板上の回路パターンに極端な非線
形歪を待った論理回路基板にも有効なワイヤボンティン
グ方法を提供することＫある。
端な非線形である場合には線形補間による歪補正方法で
あるため、位置ずれ誤差の小さい位置での位置ずれ菫が
大きくなるという問題があった０ 本発明の目的は、複数の半導体チップがマトリクス状に
配列された論理回路基板の個々の半導体チップの周辺に
並べられている多数のボンディングパッドへのワイヤボ
ンディングとして、基板上の回路パターンに極端な非線
形歪を待った論理回路基板にも有効なワイヤボンティン
グ方法を提供することＫある。
上記目的は、複数の半導体チップがマトリクス状に配列
された論理回路基板において、半導体チップ毎にボンデ
ィングパッドの位置を検出し、最小二乗法によってボン
ディングパッドの測定座標値と予め設定しておいた設計
座標値とを比較して個々における誤差が最小となる修正
値を求め、この修正値によって個々のボンディングパッ
ドの位置を補正することにより、達成される。
された論理回路基板において、半導体チップ毎にボンデ
ィングパッドの位置を検出し、最小二乗法によってボン
ディングパッドの測定座標値と予め設定しておいた設計
座標値とを比較して個々における誤差が最小となる修正
値を求め、この修正値によって個々のボンディングパッ
ドの位置を補正することにより、達成される。
上記論理回路基板において、半導体チップ毎にボンディ
ングパッドの位置を検出することＬυ、非線形歪がある
基板をミクロに見ることＫなシ非線形の回路パターン歪
を線形の回路パターンとして扱うことができる。これに
よりて、線形補間による歪補正方法は、最小二乗法を用
いて直線近似を行なっても高い精度の修正値を得ること
ができるので、誤差の小さいボンディング位置補正がで
きる。
ングパッドの位置を検出することＬυ、非線形歪がある
基板をミクロに見ることＫなシ非線形の回路パターン歪
を線形の回路パターンとして扱うことができる。これに
よりて、線形補間による歪補正方法は、最小二乗法を用
いて直線近似を行なっても高い精度の修正値を得ること
ができるので、誤差の小さいボンディング位置補正がで
きる。
以下、本発明の一実施例を第１図〜第４図によシ説明す
る。
る。
第１図はワイヤボンディング装置全体の構成を示したも
のである。図中において、ワイヤボンディングヘッド２
は平面上をＸ、Ｙ方向に駆動制御されるＸＹステージ３
の上に設置されている。このボンディングヘッド２には
先端にキャピラリ５を有し、Ｚ方向に駆動制御されるボ
ンディングアーム４が取付けられている。また、これと
対向した位置に論理回路基板６を搬送するフィーダ７が
配置され、ＸＹステージ３と共にベース１上に設置され
ている。このフィーダ７のボンディング位置の真上には
論理回路基板６を撮像する視覚装置８が設置され、検出
信号が制御装置９に、取込まれるようＫなっている。制
御装置９ではこの検出信号に基づいた出力信号を生成し
、上記ＸＹステージ３、およびボンディングヘッド２を
駆動制御するようＫなっている。第２図は論理回路基板
の平面構成を模式的に示したものである。この論理回路
基板６は回路の高密度化を図るために回路パターンを施
した多層のセラミック基板が使用され、高温処理によっ
て基板の生成が行なわれている。
のである。図中において、ワイヤボンディングヘッド２
は平面上をＸ、Ｙ方向に駆動制御されるＸＹステージ３
の上に設置されている。このボンディングヘッド２には
先端にキャピラリ５を有し、Ｚ方向に駆動制御されるボ
ンディングアーム４が取付けられている。また、これと
対向した位置に論理回路基板６を搬送するフィーダ７が
配置され、ＸＹステージ３と共にベース１上に設置され
ている。このフィーダ７のボンディング位置の真上には
論理回路基板６を撮像する視覚装置８が設置され、検出
信号が制御装置９に、取込まれるようＫなっている。制
御装置９ではこの検出信号に基づいた出力信号を生成し
、上記ＸＹステージ３、およびボンディングヘッド２を
駆動制御するようＫなっている。第２図は論理回路基板
の平面構成を模式的に示したものである。この論理回路
基板６は回路の高密度化を図るために回路パターンを施
した多層のセラミック基板が使用され、高温処理によっ
て基板の生成が行なわれている。
また、この論理回路基板６の表面上忙は複数個の半導体
チップ１０がマトリクス状に配置され、個々の半導体チ
ップ１０の周辺には多数のボンディングパッド１１が設
けられている。第３図はワイヤボンディング装置の処理
概要を示したものである。ボンディング予定の論ｍ回路
基板６が所定のボンディング作業領域で位１１１決め固
定されると、検出対象の論理回路基板６を視覚装ｆｊｋ
８によりて撮像する。視′ｊｔ、装置８では基板上のボ
ンディングパッド１１の位置を検出して個々の測定座標
値を求め、これを比較演算部１２に出力する。比較演算
部１２ではこの測定座標値とメモリ部１５からの個々の
位置に対応し予め２足された設計座標値とを比較し、個
々の位置における誤差を算出して誤差解析部１４に出力
する。誤差解析部１４では、比較演′ＪｊＬ部１２から
の個々の誤差を集計してこれらの各誤差が最小となるよ
うな修正値を求め、補正演算部１５に出力する。補正演
算部１５では、この修正値とメモリ１５からの設計座標
値とを基にして論理回路基板６のボンディング位置の補
正を行ない、その演算結果をＸＹステージ制御駆動部１
６に出力する。ステージ制御駆動１！ｌ＄１６で嫁、補
正演算により【得たボンディング位置データに従ってＸ
Ｙステージ３を位置決め制御し、ボンディング作業を実
行する。
チップ１０がマトリクス状に配置され、個々の半導体チ
ップ１０の周辺には多数のボンディングパッド１１が設
けられている。第３図はワイヤボンディング装置の処理
概要を示したものである。ボンディング予定の論ｍ回路
基板６が所定のボンディング作業領域で位１１１決め固
定されると、検出対象の論理回路基板６を視覚装ｆｊｋ
８によりて撮像する。視′ｊｔ、装置８では基板上のボ
ンディングパッド１１の位置を検出して個々の測定座標
値を求め、これを比較演算部１２に出力する。比較演算
部１２ではこの測定座標値とメモリ部１５からの個々の
位置に対応し予め２足された設計座標値とを比較し、個
々の位置における誤差を算出して誤差解析部１４に出力
する。誤差解析部１４では、比較演′ＪｊＬ部１２から
の個々の誤差を集計してこれらの各誤差が最小となるよ
うな修正値を求め、補正演算部１５に出力する。補正演
算部１５では、この修正値とメモリ１５からの設計座標
値とを基にして論理回路基板６のボンディング位置の補
正を行ない、その演算結果をＸＹステージ制御駆動部１
６に出力する。ステージ制御駆動１！ｌ＄１６で嫁、補
正演算により【得たボンディング位置データに従ってＸ
Ｙステージ３を位置決め制御し、ボンディング作業を実
行する。
第４図は、線形補間による位置補正の原理を示したもの
である。半導体チップ１ｏの周辺に多数のボンディング
パッド１１が並べられている状態において、視覚装置に
よ）検出したボンディングパッドの測定座標値を（ａ↓
、ｂＡ）、論理回路基板６の設計座標値を（ｚＬ、ｙＬ
）とする。
である。半導体チップ１ｏの周辺に多数のボンディング
パッド１１が並べられている状態において、視覚装置に
よ）検出したボンディングパッドの測定座標値を（ａ↓
、ｂＡ）、論理回路基板６の設計座標値を（ｚＬ、ｙＬ
）とする。
ここで
とし、
Ａ冨Ｔ−Ｘの関係を仮定する。
このとき、Ｔの値は最小二乗法によシ
Ｔ＝ＡＸ’（ＸＸ’ｒ’ とｆｔル。
このＴの値をボンディング位置補正の修正値として、
Ａ′シＴ、Ｘの計算を行ない、測定されていない未知の
ポンプインクパッドの位置を演算によシ求める。
ポンプインクパッドの位置を演算によシ求める。
即ち、本発明は非線形歪の回路パターンを有する論理回
路基板において、位置補正を行なう回路パターンをミク
ロに見ることによシ、線形の回路、パターンとして扱□
い、これを利用して線形補間によるボンディング位置補
正を行なっている。従り【、少ない測定データ数で高精
度の修正値が求められ、これによって位置ずれ誤差の小
さいボンディング位置補正を実現することができる。
路基板において、位置補正を行なう回路パターンをミク
ロに見ることによシ、線形の回路、パターンとして扱□
い、これを利用して線形補間によるボンディング位置補
正を行なっている。従り【、少ない測定データ数で高精
度の修正値が求められ、これによって位置ずれ誤差の小
さいボンディング位置補正を実現することができる。
不発ＢＡＫよれば、最小二乗法忙よシ求めた修正値によ
って未知のボンディングパッドの位置を算出することが
できるので、ボンディング作業の能率向上を図ることが
できる。また、非線形歪の回路パターンを有する論理回
路基板をミクロ的に見ることによシ、少ない測定データ
数で精度の高い修正値が求められ、これによって位置ず
れ誤差の小さいボンディング位置補正を実現することが
できる。等の効果がある。
って未知のボンディングパッドの位置を算出することが
できるので、ボンディング作業の能率向上を図ることが
できる。また、非線形歪の回路パターンを有する論理回
路基板をミクロ的に見ることによシ、少ない測定データ
数で精度の高い修正値が求められ、これによって位置ず
れ誤差の小さいボンディング位置補正を実現することが
できる。等の効果がある。
第１図は本発明の一実施例のワイヤボンディング装置全
体の構成図、第２図は同じく論理回路基板の平面模式図
、第３図は第１図におけるボンディング位置補正の処理
概要を示すブロック図、第４図は線形補間による位置補
正の原理を示す説明図、ｌ［５図は論理回路基板の回路
パターン歪例を示す説明図である。 ２・・・ボンディングヘッド、３・・・ＸＹステージ、
６・・・論理回路基板、８・・・視覚装置、９・・・制
１ｓｕｉ置、１０・・・半導体チップ、１１・・・ボン
ディングパット、１２・・・比較演算部、１３・・・メ
モリ部、１４・・・誤差解析部、１５・・・補正演算部
、１６・・・ＸＹステージ制御駆動部、晃 ｌ 図 第 ２ 図 ＄３ 図 晃 ４６ 拓 ５ｒＡ （ａ＞ ■ （ｂ）
体の構成図、第２図は同じく論理回路基板の平面模式図
、第３図は第１図におけるボンディング位置補正の処理
概要を示すブロック図、第４図は線形補間による位置補
正の原理を示す説明図、ｌ［５図は論理回路基板の回路
パターン歪例を示す説明図である。 ２・・・ボンディングヘッド、３・・・ＸＹステージ、
６・・・論理回路基板、８・・・視覚装置、９・・・制
１ｓｕｉ置、１０・・・半導体チップ、１１・・・ボン
ディングパット、１２・・・比較演算部、１３・・・メ
モリ部、１４・・・誤差解析部、１５・・・補正演算部
、１６・・・ＸＹステージ制御駆動部、晃 ｌ 図 第 ２ 図 ＄３ 図 晃 ４６ 拓 ５ｒＡ （ａ＞ ■ （ｂ）
Claims (1)
- 【特許請求の範囲】 １、複数の半導体チップがマトリクス状に配列された論
理回路基板において、上記基板の半導体チップ毎に任意
のボンディングパッドの位置を検出し、上記検出した点
を測定座標値（ａｉ、ｂｉとしてこれに対応する設計上
の点を設計座標値（ｘｉ、ｙｉ）として、 Ｘ＝▲数式、化学式、表等があります▼ Ａ＝▲数式、化学式、表等があります▼ より、Ａ＝Ｔ・Ｘの関係式を仮定して、最小二乗法によ
り算出した修正値Ｔを求め、前記修正値と予め設定され
ている設計座標値とによって上記基板上の個々のボンデ
ィングパッドの位置を補正する手段を具備することを特
徴とするワイヤボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62131171A JPS63299134A (ja) | 1987-05-29 | 1987-05-29 | ワイヤボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62131171A JPS63299134A (ja) | 1987-05-29 | 1987-05-29 | ワイヤボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299134A true JPS63299134A (ja) | 1988-12-06 |
Family
ID=15051669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62131171A Pending JPS63299134A (ja) | 1987-05-29 | 1987-05-29 | ワイヤボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011514673A (ja) * | 2008-02-29 | 2011-05-06 | クリック アンド ソッファ インダストリーズ、インク． | ワイヤーボンディング機械上でボンディング位置を教示し、ワイヤーループを検査する方法およびこの方法を実施する機器 |
-
1987
- 1987-05-29 JP JP62131171A patent/JPS63299134A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011514673A (ja) * | 2008-02-29 | 2011-05-06 | クリック アンド ソッファ インダストリーズ、インク． | ワイヤーボンディング機械上でボンディング位置を教示し、ワイヤーループを検査する方法およびこの方法を実施する機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01227499A (ja) | 電気又は電子部品を取り扱う装置の設定方法 | |
| JP4004702B2 (ja) | 電子部品実装方法 | |
| JPS63299134A (ja) | ワイヤボンディング方法 | |
| JPH1051198A (ja) | 電子部品実装方法 | |
| JP2002122630A (ja) | Ｉｃテスタ調整装置 | |
| JP3286105B2 (ja) | 実装機の装着位置補正方法 | |
| JP2002239877A (ja) | 穴加工位置補正方法、穴加工位置補正装置、およびレーザ加工装置 | |
| JPS6376445A (ja) | ワイヤボンデイング方法 | |
| KR950008413B1 (ko) | 와이어 본딩장치의 본딩좌표데이타 입력방법 및 장치 | |
| WO2020012621A1 (ja) | テンプレート作成装置および部品装着機 | |
| JPS6120345A (ja) | ボンディング方法およびボンディング装置 | |
| JP2553786B2 (ja) | 回路基板認識マ−クの配置方法 | |
| JPS6412091B2 (ja) | ||
| JP3348299B2 (ja) | リード位置検査方法及び検査装置 | |
| JP2001013189A (ja) | 回路基板検査装置の制御方法 | |
| JPS63310116A (ja) | 半導体チツプパタンの基準位置合せ方法 | |
| JPH03272151A (ja) | ワイヤボンデイング装置の位置補正方法 | |
| JP2021166246A (ja) | 部品実装方法及び部品実装システム | |
| KR20020029250A (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JPS62152608A (ja) | 基板の基準穴加工方法 | |
| JPH0527978B2 (ja) | ||
| JPH0477461B2 (ja) | ||
| JPH02165060A (ja) | プローブカード | |
| JPS6119137A (ja) | ボンデイング方法 | |
| JPS5867033A (ja) | ワイヤボンデイング方法 |